JPH07177379A - Television signal processor - Google Patents

Television signal processor

Info

Publication number
JPH07177379A
JPH07177379A JP5343848A JP34384893A JPH07177379A JP H07177379 A JPH07177379 A JP H07177379A JP 5343848 A JP5343848 A JP 5343848A JP 34384893 A JP34384893 A JP 34384893A JP H07177379 A JPH07177379 A JP H07177379A
Authority
JP
Japan
Prior art keywords
signal
data
programmable
television
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5343848A
Other languages
Japanese (ja)
Inventor
Masaiku Yugami
昌郁 湯上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP5343848A priority Critical patent/JPH07177379A/en
Publication of JPH07177379A publication Critical patent/JPH07177379A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a television signal processor capable of generating data for signal processing without increasing the scale of hardware. CONSTITUTION:A programmable signal arithmetic circuit 14 instructs arithmetic contents by software so as to execute. A programmable control signal generator 15 generates various kinds of data by the instruction of software. A selector 3 selectively provides a television signal outputted from an A/D converter 1 or signal data to be used by the circuit 14 to the circuit 14. Signal data to be used in the circuit 14, the selection signal switching the operation of the selector 3 and a control signal controlling the circuit 14 are respectively assigned from data outputted from the generator 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン信号を処
理するためのテレビジョン信号処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal processing device for processing television signals.

【0002】[0002]

【従来の技術】最近になって、テレビジョン信号をデジ
タル信号に変換して信号処理するテレビジョン信号処理
装置が用いられるようになってきた。図4は従来のテレ
ビジョン信号処理装置の一例を示すブロック図である。
なお、ここでは信号処理に用いられる復調の基準波形デ
ータや、カラーバーの信号のような信号を発生するため
の信号発生器7が追加されて構成されている。
2. Description of the Related Art Recently, a television signal processing device for converting a television signal into a digital signal and processing the signal has been used. FIG. 4 is a block diagram showing an example of a conventional television signal processing device.
Here, a demodulation reference waveform data used for signal processing and a signal generator 7 for generating a signal such as a color bar signal are additionally provided.

【0003】図4において、入来したテレビジョン信号
はA/D変換器1及びクロック発生・同期分離回路2に
入力される。A/D変換器1は入力されたテレビジョン
信号をデジタル信号に変換しセレクタ3に入力する。ク
ロック発生・同期分離回路2は、A/D変換器1,信号
発生器7,信号演算回路4,制御信号発生器5,D/A
変換器6にクロックを供給し、信号発生器7,制御信号
発生器5に水平同期信号(HSYNC),垂直同期信号
(FSYNC),フレーム判別信号(FRM)を供給す
る。
In FIG. 4, an incoming television signal is input to an A / D converter 1 and a clock generation / synchronization separation circuit 2. The A / D converter 1 converts the input television signal into a digital signal and inputs it to the selector 3. The clock generation / synchronization separation circuit 2 includes an A / D converter 1, a signal generator 7, a signal calculation circuit 4, a control signal generator 5, and a D / A.
A clock is supplied to the converter 6, and a horizontal synchronizing signal (HSYNC), a vertical synchronizing signal (FSYNC) and a frame discrimination signal (FRM) are supplied to the signal generator 7 and the control signal generator 5.

【0004】セレクタ3はA/D変換器1より入力され
たテレビジョン信号と信号発生器7より入力された信号
(データ)とを選択して信号演算回路4に入力する。セ
レクタ3がA/D変換器1を選択している場合は、A/
D変換器1より入力されたテレビジョン信号はそのまま
信号演算回路4に入力され、例えばY/C分離等の演算
処理を受ける。一方、選択信号によってセレクタ3が設
定された画面位置あるいは強制的に信号発生器7を選択
すると、信号発生器7より出力されるデータが信号演算
回路4に入力される。
The selector 3 selects the television signal input from the A / D converter 1 and the signal (data) input from the signal generator 7 and inputs them to the signal arithmetic circuit 4. If the selector 3 selects the A / D converter 1, A / D
The television signal input from the D converter 1 is input to the signal calculation circuit 4 as it is and subjected to calculation processing such as Y / C separation. On the other hand, when the selector 3 sets the screen position or the signal generator 7 is forcibly selected by the selection signal, the data output from the signal generator 7 is input to the signal arithmetic circuit 4.

【0005】ここで、信号発生器7は、図5に示すよう
に、アドレス発生器71,ROM72,ラッチ回路73
より構成される。上記のように、セレクタ3が信号発生
器7を選択すると、信号発生器7中のROM72に予め
記録されたデータがクロック発生・同期分離回路2より
得たクロック,水平同期信号,垂直同期信号,フレーム
判別信号に従って予め決められたROMアドレスを読み
出し、セレクタ3に入力する。例えば、カラーバーの信
号を得るには、入力されるテレビジョン信号に代わって
強制的に信号発生器7を選択するよう選択信号を設定
し、画面上のアドレスに応じた信号をROM72より得
る。また、信号処理に用いられる復調の基準波形データ
を得るには垂直(V)ブランキング期間等に信号発生器
7を選択するよう選択信号を設定し、信号演算回路4は
このデータに基づいて演算処理する。以上のようにして
必要な処理が行われた画像データは、D/A変換器6に
よってアナログ信号に戻されて出力される。
Here, the signal generator 7 is, as shown in FIG. 5, an address generator 71, a ROM 72, and a latch circuit 73.
It is composed of As described above, when the selector 3 selects the signal generator 7, the data pre-recorded in the ROM 72 in the signal generator 7 is clocked by the clock generation / synchronization separation circuit 2, the horizontal synchronization signal, the vertical synchronization signal, A ROM address determined in advance according to the frame discrimination signal is read out and input to the selector 3. For example, in order to obtain a color bar signal, a selection signal is set to forcibly select the signal generator 7 instead of the input television signal, and a signal corresponding to the address on the screen is obtained from the ROM 72. Further, in order to obtain demodulation reference waveform data used for signal processing, a selection signal is set so as to select the signal generator 7 in the vertical (V) blanking period or the like, and the signal calculation circuit 4 calculates based on this data. To process. The image data that has undergone the necessary processing as described above is converted into an analog signal by the D / A converter 6 and output.

【0006】[0006]

【発明が解決しようとする課題】このように、従来のテ
レビジョン信号処理装置において、復調の基準波形デー
タやカラーバーの信号のような信号を発生するために
は、図5に示すような信号発生器7を追加する必要があ
った。この種の回路は装置規模が大きく、従って、通常
のテレビジョン受像機(テレビジョン信号処理装置)で
はこの種の回路、即ち信号発生器7を合わせ持つことが
困難であった。本発明はこのような問題点に鑑みなされ
たものであり、ハードウェアの規模を増やすことなく信
号処理のためのデータを発生することができるテレビジ
ョン信号処理装置を提供することを目的とする。
As described above, in the conventional television signal processing apparatus, in order to generate signals such as demodulation reference waveform data and color bar signals, signals as shown in FIG. 5 are used. It was necessary to add the generator 7. This kind of circuit has a large device scale, and therefore, it is difficult for an ordinary television receiver (television signal processing device) to have this kind of circuit, that is, the signal generator 7. The present invention has been made in view of the above problems, and an object of the present invention is to provide a television signal processing device capable of generating data for signal processing without increasing the scale of hardware.

【0007】[0007]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、デジタル信号とされたテ
レビジョン信号を信号処理するテレビジョン信号処理装
置であり、演算内容をソフトウェアによって指示し実行
するプログラマブル信号演算回路と、種々のデータをソ
フトウェアの指示によって発生するプログラマブル制御
信号発生器と、前記テレビジョン信号と前記プログラマ
ブル信号演算回路で用いる信号データとを選択的に前記
プログラマブル信号演算回路に供給するセレクタとを設
けて構成し、前記プログラマブル制御信号発生器より出
力される前記データの一部を前記信号データとすると共
に、前記データの他の一部を前記セレクタの動作を切り
換える選択信号として前記セレクタに供給し、前記プロ
グラマブル制御信号発生器より出力される前記データの
さらに他の一部を前記プログラマブル信号演算回路を制
御する制御信号として前記プログラマブル信号演算回路
に供給するよう構成したことを特徴とするテレビジョン
信号処理装置を提供するものである。
In order to solve the above-mentioned problems of the prior art, the present invention is a television signal processing device for processing a television signal that has been converted into a digital signal. Programmable signal arithmetic circuit for instructing and executing, programmable control signal generator for generating various data according to software instruction, and the programmable signal arithmetic for selectively selecting the television signal and the signal data used in the programmable signal arithmetic circuit A selector for supplying to the circuit is provided, and a part of the data output from the programmable control signal generator is used as the signal data, and another part of the data is switched to switch the operation of the selector. The signal is supplied to the selector as a signal, and the programmable control signal is supplied. A television signal processing device, characterized in that a part of the data output from the generator is supplied to the programmable signal arithmetic circuit as a control signal for controlling the programmable signal arithmetic circuit. It is a thing.

【0008】[0008]

【実施例】以下、本発明のテレビジョン信号処理装置に
ついて、添付図面を参照して説明する。図1は本発明の
テレビジョン信号処理装置の一実施例を示すブロック
図、図2は本発明のテレビジョン信号処理装置を説明す
るための部分ブロック図、図3は本発明のテレビジョン
信号処理装置を説明するための波形図である。なお、図
1において、図3と同一部分には同一符号が付してあ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A television signal processing device of the present invention will be described below with reference to the accompanying drawings. 1 is a block diagram showing an embodiment of a television signal processing device of the present invention, FIG. 2 is a partial block diagram for explaining the television signal processing device of the present invention, and FIG. 3 is a television signal processing of the present invention. It is a wave form diagram for explaining a device. In FIG. 1, the same parts as those in FIG. 3 are designated by the same reference numerals.

【0009】図1において、入来したテレビジョン信号
はA/D変換器1及びクロック発生・同期分離回路2に
入力される。A/D変換器1は入力されたテレビジョン
信号をデジタル信号に変換しセレクタ3に入力する。ク
ロック発生・同期分離回路2は、A/D変換器1,プロ
グラマブル信号演算回路14,プログラマブル制御信号
発生器15,D/A変換器6にクロックを供給し、プロ
グラマブル制御信号発生器15に水平同期信号(HSY
NC),垂直同期信号(FSYNC),フレーム判別信
号(FRM)を供給する。
In FIG. 1, an incoming television signal is input to an A / D converter 1 and a clock generation / synchronization separation circuit 2. The A / D converter 1 converts the input television signal into a digital signal and inputs it to the selector 3. The clock generation / synchronization separation circuit 2 supplies a clock to the A / D converter 1, the programmable signal arithmetic circuit 14, the programmable control signal generator 15, and the D / A converter 6, and horizontally synchronizes with the programmable control signal generator 15. Signal (HSY
NC), vertical synchronization signal (FSYNC), and frame determination signal (FRM).

【0010】セレクタ3はA/D変換器1より入力され
たテレビジョン信号とプログラマブル制御信号発生器1
5より入力された信号(データ)とを選択してプログラ
マブル信号演算回路14に入力する。セレクタ3がA/
D変換器1を選択している場合は、A/D変換器1より
入力されたテレビジョン信号はそのままプログラマブル
信号演算回路14に入力され、例えばY/C分離等の演
算処理を受ける。一方、選択信号によってセレクタ3が
設定された画面位置あるいは強制的にプログラマブル制
御信号発生器15を選択すると、プログラマブル制御信
号発生器15より出力されるデータがプログラマブル信
号演算回路14に入力される。
The selector 3 includes the television signal input from the A / D converter 1 and the programmable control signal generator 1.
The signal (data) inputted from 5 is selected and inputted to the programmable signal arithmetic circuit 14. Selector 3 is A /
When the D converter 1 is selected, the television signal input from the A / D converter 1 is directly input to the programmable signal arithmetic circuit 14 and subjected to arithmetic processing such as Y / C separation. On the other hand, when the screen position set by the selector 3 or the programmable control signal generator 15 is forcibly selected by the selection signal, the data output from the programmable control signal generator 15 is input to the programmable signal arithmetic circuit 14.

【0011】ここで、プログラマブル信号演算回路14
及びプログラマブル制御信号発生器15はソフトウェア
によって動作するものであり、既に実用化されている。
本来、プログラマブル制御信号発生器15はプログラマ
ブル信号演算回路14内のメモリあるいはプログラマブ
ル信号演算回路14内の演算デバイスのリセット制御等
の制御信号発生に用いられているが、本発明ではプログ
ラマブル制御信号発生器15を次のように用いている。
Here, the programmable signal arithmetic circuit 14
The programmable control signal generator 15 is operated by software and has already been put to practical use.
Originally, the programmable control signal generator 15 is used for generating control signals such as reset control of the memory in the programmable signal arithmetic circuit 14 or the arithmetic device in the programmable signal arithmetic circuit 14, but in the present invention, the programmable control signal generator is used. 15 is used as follows.

【0012】即ち、図2に詳細に示しているように、プ
ログラマブル制御信号発生器15より発生する信号(デ
ータ)の内、複数ビット(例えば8ビット)の各ビット
を信号発生のための信号データとして利用するために、
データS0〜S7をセレクタ3に入力する。さらに、プ
ログラマブル制御信号発生器15より発生する信号の1
つを選択信号としてセレクタ3に入力し、プログラマブ
ル制御信号発生器15より発生する別の1つの信号を制
御信号としてプログラマブル信号演算回路14に入力す
る。このようにすることでテレビジョン信号中の自由な
場所で信号データを取り込むことができる。
That is, as shown in detail in FIG. 2, among the signals (data) generated by the programmable control signal generator 15, each bit of a plurality of bits (for example, 8 bits) is signal data for signal generation. To use as
The data S0 to S7 are input to the selector 3. Furthermore, one of the signals generated by the programmable control signal generator 15
One is input to the selector 3 as a selection signal, and another one signal generated by the programmable control signal generator 15 is input to the programmable signal arithmetic circuit 14 as a control signal. By doing so, the signal data can be taken in a free place in the television signal.

【0013】一例として、図3に示すようなランプ波形
データを得る場合、Vブランキング期間等を利用し、セ
レクタ3を介してプログラマブル信号演算回路14にテ
レビジョン信号(A/D変換器1からのデータA0〜A
7)をデータS0〜S7にすげ替えて入力する。この
時、プログラマブル信号演算回路14はこの波形(デー
タ)を内部メモリに記憶するようプログラマブル制御信
号発生器15の指示と同期してその動作を切り換える。
その後、プログラマブル信号演算回路14の処理を通常
に戻し、その記憶データを利用して再生を行う。また、
カラーバー等の信号を得るには強制的にプログラマブル
制御信号発生器15を選択するようプログラマブル制御
信号発生器15より出力される選択信号を設定し、画面
上の位置に応じた信号をプログラマブル制御信号発生器
15より得る。以上のようにしてプログラマブル信号演
算回路14によって必要な処理が行われた画像データ
は、D/A変換器6によってアナログ信号に戻されて出
力される。
As an example, when the ramp waveform data as shown in FIG. 3 is obtained, the television signal (from the A / D converter 1 to the programmable signal arithmetic circuit 14 via the selector 3 is utilized by utilizing the V blanking period or the like. Data A0-A
7) is replaced with data S0 to S7 and input. At this time, the programmable signal arithmetic circuit 14 switches its operation in synchronization with the instruction of the programmable control signal generator 15 to store this waveform (data) in the internal memory.
After that, the processing of the programmable signal arithmetic circuit 14 is returned to normal, and the stored data is used for reproduction. Also,
In order to obtain a signal such as a color bar, the selection signal output from the programmable control signal generator 15 is set so that the programmable control signal generator 15 is forcibly selected, and the signal corresponding to the position on the screen is set to the programmable control signal. Obtained from the generator 15. The image data subjected to the necessary processing by the programmable signal arithmetic circuit 14 as described above is converted into an analog signal by the D / A converter 6 and output.

【0014】このように、本発明はプログラマブル制御
信号発生器15より得られる種々のデータを有効に用い
ることにより、ハードウェアの規模を増やすことなく、
復調の基準波形データ等の信号処理に必要なデータやカ
ラーバーの信号のような特殊信号のデータを簡単に発生
することができる。なお、本実施例では、入来するテレ
ビジョン信号より得たクロックによってプログラマブル
信号演算回路14及びプログラマブル制御信号発生器1
5を動作させているので、外部映像と同期したデータを
得ることができる。
As described above, the present invention effectively uses various data obtained from the programmable control signal generator 15 to increase the scale of hardware without increasing the scale of hardware.
It is possible to easily generate data necessary for signal processing such as demodulation reference waveform data and special signal data such as color bar signals. In the present embodiment, the programmable signal arithmetic circuit 14 and the programmable control signal generator 1 are controlled by the clock obtained from the incoming television signal.
Since 5 is operated, the data synchronized with the external image can be obtained.

【0015】以上説明した本実施例では、プログラマブ
ル信号演算回路14,プログラマブル制御信号発生器1
5をそれぞれ1つ用いて構成しているが、複数用いても
よく、また、周辺の遅延用メモリ装置等を含めて構成し
てもよいことは勿論である。
In this embodiment described above, the programmable signal arithmetic circuit 14 and the programmable control signal generator 1 are used.
5 is used for each one, but a plurality may be used, and needless to say, a peripheral delay memory device or the like may be included.

【0016】[0016]

【発明の効果】以上詳細に説明したように、本発明のテ
レビジョン信号処理装置は、演算内容をソフトウェアに
よって指示し実行するプログラマブル信号演算回路と、
種々のデータをソフトウェアの指示によって発生するプ
ログラマブル制御信号発生器と、テレビジョン信号とプ
ログラマブル信号演算回路で用いる信号データとを選択
的にプログラマブル信号演算回路に供給するセレクタと
を設けて構成し、プログラマブル制御信号発生器より出
力されるデータの一部を信号データとすると共に、デー
タの他の一部をセレクタの動作を切り換える選択信号と
してセレクタに供給し、プログラマブル制御信号発生器
より出力されるデータのさらに他の一部をプログラマブ
ル信号演算回路を制御する制御信号としてプログラマブ
ル信号演算回路に供給するよう構成したので、プログラ
マブル制御信号発生器の機能を有効に利用してハードウ
ェア規模を増やすことなく、信号処理のためのデータを
簡単に発生することができる。従って、従来では困難で
あった信号発生器を有するテレビジョン受像機を実現す
ることが可能となる。
As described in detail above, the television signal processing device of the present invention includes a programmable signal arithmetic circuit for instructing and executing arithmetic contents by software.
A programmable control signal generator that generates various data according to software instructions and a selector that selectively supplies a television signal and signal data used in the programmable signal arithmetic circuit to the programmable signal arithmetic circuit are provided and configured. A part of the data output from the control signal generator is used as signal data, and the other part of the data is supplied to the selector as a selection signal for switching the operation of the selector. Since a part of the other part is configured to be supplied to the programmable signal arithmetic circuit as a control signal for controlling the programmable signal arithmetic circuit, the function of the programmable control signal generator can be effectively used without increasing the hardware scale. Data can be easily generated for processing. Can. Therefore, it becomes possible to realize a television receiver having a signal generator, which has been difficult in the past.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明を説明するための部分ブロック図であ
る。
FIG. 2 is a partial block diagram for explaining the present invention.

【図3】本発明を説明するための波形図である。FIG. 3 is a waveform diagram for explaining the present invention.

【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.

【図5】図4中の信号発生器7の具体的構成を示すブロ
ック図である。
5 is a block diagram showing a specific configuration of a signal generator 7 in FIG.

【符号の説明】[Explanation of symbols]

1 A/D変換器 2 クロック発生・同期分離回路 3 セレクタ 6 D/A変換器 14 プログラマブル信号演算回路 15 プログラマブル制御信号発生器 1 A / D converter 2 Clock generation / synchronization separation circuit 3 Selector 6 D / A converter 14 Programmable signal arithmetic circuit 15 Programmable control signal generator

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】デジタル信号とされたテレビジョン信号を
信号処理するテレビジョン信号処理装置であり、 演算内容をソフトウェアによって指示し実行するプログ
ラマブル信号演算回路と、 種々のデータをソフトウェアの指示によって発生するプ
ログラマブル制御信号発生器と、 前記テレビジョン信号と前記プログラマブル信号演算回
路で用いる信号データとを選択的に前記プログラマブル
信号演算回路に供給するセレクタとを設けて構成し、 前記プログラマブル制御信号発生器より出力される前記
データの一部を前記信号データとすると共に、前記デー
タの他の一部を前記セレクタの動作を切り換える選択信
号として前記セレクタに供給し、 前記プログラマブル制御信号発生器より出力される前記
データのさらに他の一部を前記プログラマブル信号演算
回路を制御する制御信号として前記プログラマブル信号
演算回路に供給するよう構成したことを特徴とするテレ
ビジョン信号処理装置。
1. A television signal processing device for processing a television signal converted into a digital signal, wherein a programmable signal arithmetic circuit for instructing and executing arithmetic contents by software and various data is generated by an instruction of software. A programmable control signal generator, and a selector for selectively supplying the television signal and signal data used in the programmable signal arithmetic circuit to the programmable signal arithmetic circuit are provided, and output from the programmable control signal generator. The data output from the programmable control signal generator, wherein a part of the data is the signal data and the other part of the data is supplied to the selector as a selection signal for switching the operation of the selector. The other part of Television signal processing apparatus characterized by being configured to supply to the programmable signal operation circuit as a control signal for controlling the enable signal calculation circuit.
【請求項2】前記プログラマブル信号演算回路は、前記
信号データを基にして発生した信号によって前記テレビ
ジョン信号を信号処理して出力するものであることを特
徴とする請求項1記載のテレビジョン信号処理装置。
2. The television signal according to claim 1, wherein the programmable signal arithmetic circuit processes the television signal by a signal generated based on the signal data and outputs the signal. Processing equipment.
【請求項3】前記プログラマブル信号演算回路は、前記
信号データを基にして発生した信号を前記テレビジョン
信号に代わって出力するものであることを特徴とする請
求項1記載のテレビジョン信号処理装置。
3. The television signal processing apparatus according to claim 1, wherein the programmable signal arithmetic circuit outputs a signal generated based on the signal data instead of the television signal. .
JP5343848A 1993-12-17 1993-12-17 Television signal processor Pending JPH07177379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5343848A JPH07177379A (en) 1993-12-17 1993-12-17 Television signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5343848A JPH07177379A (en) 1993-12-17 1993-12-17 Television signal processor

Publications (1)

Publication Number Publication Date
JPH07177379A true JPH07177379A (en) 1995-07-14

Family

ID=18364710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5343848A Pending JPH07177379A (en) 1993-12-17 1993-12-17 Television signal processor

Country Status (1)

Country Link
JP (1) JPH07177379A (en)

Similar Documents

Publication Publication Date Title
JPH087567B2 (en) Image display device
US6664970B1 (en) Display apparatus capable of on-screen display
US5434624A (en) Apparatus for producing a multi-scene video signal
JP2007248589A (en) Video display device and method
JPH07177379A (en) Television signal processor
JPS63252080A (en) Video signal output device
JP3338173B2 (en) Video signal processing device
JP4016366B2 (en) Interface device and video signal processing method
US7463306B1 (en) Processing interlaced and pseudo interlaced signals
JP2884589B2 (en) Image output device
JPH04274283A (en) Display
JPS61131975A (en) Picture processor
JP3052423B2 (en) Special effect generator for digital video signals
KR0132433Y1 (en) Writing controll device of video field memory
JP2884588B2 (en) Image output device
KR200254360Y1 (en) Multi-output screen-divider
JPH01174077A (en) Video signal processor
JP2537250B2 (en) Information signal processor
JPH0738806A (en) Signal switching device
JPS60152191A (en) Picture display device
JPH066707A (en) On-screen display device
JPH0522660A (en) Video signal generation device
JPH0675553A (en) Method and apparatus for dividing screen
JPH0774981A (en) Video interface
JPH03125581A (en) Multi-screen television receiver