JPS60152191A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS60152191A
JPS60152191A JP59007039A JP703984A JPS60152191A JP S60152191 A JPS60152191 A JP S60152191A JP 59007039 A JP59007039 A JP 59007039A JP 703984 A JP703984 A JP 703984A JP S60152191 A JPS60152191 A JP S60152191A
Authority
JP
Japan
Prior art keywords
signal
sampling
sampling pulse
circuit
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59007039A
Other languages
Japanese (ja)
Other versions
JPH038631B2 (en
Inventor
Toyohiro Iwao
岩尾 豊広
Minoru Ueda
稔 上田
Sadahiro Takuhara
宅原 貞裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59007039A priority Critical patent/JPS60152191A/en
Publication of JPS60152191A publication Critical patent/JPS60152191A/en
Publication of JPH038631B2 publication Critical patent/JPH038631B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a picture display device capable of reproducing pictures faithfully by discriminating an input signal and inverting the phase of a sampling pulse of an A/D convertor at every one line enly when a component signal is selected. CONSTITUTION:Sampling pulses phi1 and phi2 which are generated in a sampling pulse generator circuit 102 and have the same period and inverted phases are supplied to a sampling pulse switching circuit 16, which is controlled by a sampling pulse control circuit 15. A signal output of a signal switching control circuit 5 and horizontal/vertical synchronizing signals are added to the sampling pulse switching circuit 15, and in accordance with the input signal status, the sampling pulse switching circuit 16 is controlled. Namely, the sampling pulse phi1 is always outputted at the time of selecting a composite image signal, but when the component signal is selected, the sampling pulses phi1 and phi2 are alternately outputted at every one line.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、A/D変換器を用いて画像表示をする画像表
示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an image display device that displays images using an A/D converter.

(従来例の構成とその問題点) 従来、この種の画像表示装置においては複合映像信号の
画像表示とコンポーネント信号の画像表示の場合にもA
/D変換回路に供給するサンプリングパルスは同一のも
のである。以下第1図により従来例について説明する。
(Configuration of conventional example and its problems) Conventionally, in this type of image display device, A
The sampling pulses supplied to the /D conversion circuit are the same. A conventional example will be explained below with reference to FIG.

複合映像信号は入力端子1を介して、又コンポ−ネント
信号は、入力端子2を介して信号切換回路4にそれぞれ
供給される。一方、上記の信号を選択するための信号は
入力端子3を介して信号切換回路4を制御するための信
号切換制御回路5に供給される。信号切換回路4により
選択された複合映像信号の場合は、映像信号処理回路6
に供給されて、各種の信号処理を行い、R,G、Bのそ
れぞれの色信号として出力され、信号切換回路8に供給
される。又、信号切換回路4によりコンポーネント信号
が選択された場合、各色信号毎に信号処理回路71〜7
3に供給され各種信号処理を行いそれぞれ色信号が出力
され信号切換回路8に供給される。信号切換回路8は、
信号切換制御回路5により制御され、上記の信号切換回
路4の信号選択と同期した信号を選択するように切換え
を行い、その出力をA/D、変換器9□〜93に供給す
る。以下、色信号Rのみ説明する。
The composite video signal is supplied to a signal switching circuit 4 through an input terminal 1, and the component signal is supplied to a signal switching circuit 4 through an input terminal 2. On the other hand, the signal for selecting the above signal is supplied via the input terminal 3 to the signal switching control circuit 5 for controlling the signal switching circuit 4. In the case of a composite video signal selected by the signal switching circuit 4, the video signal processing circuit 6
The signals are supplied to the signal processing circuit 8, undergo various signal processing, and are output as R, G, and B color signals, and are supplied to the signal switching circuit 8. Further, when a component signal is selected by the signal switching circuit 4, the signal processing circuits 71 to 7 are activated for each color signal.
The signals are supplied to the signal switching circuit 3, undergo various signal processing, and output color signals, which are then supplied to the signal switching circuit 8. The signal switching circuit 8 is
Controlled by the signal switching control circuit 5, switching is performed to select a signal synchronized with the signal selection of the signal switching circuit 4, and its output is supplied to the A/D and converters 9□ to 93. Hereinafter, only the color signal R will be explained.

A/D変換器91には、色信号Rとサンプリング7Fル
スib生器lO1により発生されたサンプリング・ぐル
スが供給され、nビット(11は2以上の整数)のデジ
タル信号が出力され信号処理、出力回路111に供給さ
れる。又信号処理、出力回路11゜にはサンプリングパ
ルス発生回路101よりサンプリング・やルス等を供給
して、IHメモリ、パルス幅変調等の信号処理を行い出
力回路を介して画像表示器12に供給される(色信号G
1色信号Bも同様である)。
The A/D converter 91 is supplied with the color signal R and the sampling signal generated by the sampling 7F signal ib generator IO1, outputs an n-bit digital signal (11 is an integer of 2 or more), and performs signal processing. , are supplied to the output circuit 111. Further, the signal processing/output circuit 11° is supplied with sampling pulses, etc. from the sampling pulse generation circuit 101, and is subjected to signal processing such as IH memory and pulse width modulation, and is then supplied to the image display 12 via the output circuit. (color signal G
The same applies to the single color signal B).

又、画像表示器12を水平垂直方向に偏向するために、
信号切換回路4より選択された信号を同期信号処理回路
13に供給して同期信号(水平同期信号:HDと垂直同
期信号: VD)’Th得、これを偏向信号処理出力回
路14に供給し、画像表示器i2に必要な偏向電圧を印
加している。
Also, in order to deflect the image display 12 in horizontal and vertical directions,
The signal selected from the signal switching circuit 4 is supplied to the synchronization signal processing circuit 13 to obtain a synchronization signal (horizontal synchronization signal: HD and vertical synchronization signal: VD) 'Th, which is supplied to the deflection signal processing output circuit 14, A necessary deflection voltage is applied to the image display device i2.

ところで、以上のような画像表示装着において第2図の
ようなデジタルのコンポーネント信号が入力された場合
(例えば・ぐ−ソナルコンピーータのビデオモニター出
力)忠実に画像を再現した場合の画像は第3図のように
なる。しかし、A/D変換器がサンプリングパルスの立
ち上りでサンプリングをする場合、第4図のようにサン
プリング・ぐルス幅より、入力信号が同等又は細い時(
TAの期間)、入力信号とサンプ0リングタイミングが
一致しない場合があシ第5図のように忠実な画像が再現
されなくなる。
By the way, when the above-mentioned image display is installed and a digital component signal as shown in Figure 2 is input (for example, the video monitor output of a computer), the image that is faithfully reproduced is as follows. It will look like Figure 3. However, when the A/D converter samples at the rising edge of the sampling pulse, as shown in Figure 4, when the input signal is equal to or narrower than the sampling pulse width (
During the TA period), the input signal and the sampling timing may not match, and a faithful image as shown in FIG. 5 will not be reproduced.

(発明の目的) 本発明は上記問題点を解決するもので、デジタル信号の
コンポーネント信号が入力され選択された場合に、忠実
に画像表示器に画像を再現することのできる画像表示装
置を提供することを目的とする。
(Object of the Invention) The present invention solves the above problems, and provides an image display device that can faithfully reproduce an image on an image display when a component signal of a digital signal is input and selected. The purpose is to

(発明のイ再成) 本発明i A/D変換器のサンプリングパルスを入力信
号の信号選択を判別してコンポーネント信号が選択され
た場合のみ1ライン(IH)毎に位相を反転することに
より、人力信号を忠実に画像再生するようにしたもので
ある。
(Regeneration of the invention) The present invention i By determining the signal selection of the input signal of the sampling pulse of the A/D converter and inverting the phase for each line (IH) only when a component signal is selected, This system faithfully reproduces images based on human input signals.

(実施例の説明) 以下その一実施例を第6図〜第io図を用いて説明する
。第6図において、サンプリングパルス発生回路102
により発生された周期が同じで位相が反転(180度)
したサンプリング・ぐルスφ1 、φ2がサンプリング
パルス切換回路16に供給され、その切換回路16の制
御は、サンプリングミ9ルス制御回路15により制御さ
れる。サンプリングパルス制御回路15には信号切換制
御回路5の信号出力と水平同期信号:HDと垂直同期信
号:VDが供給され、人力信号の状態により、サンプリ
ング・ぐルス切換回路16を制御する。人力信号の複合
映像信号が選択されている場合はサンプリングパルス’
fi−1がサンプ0リングパルス切換回路16より常時
出力されるように切換える。又、コンポーネント信号が
選択されている場合ハ、1ライン(I H)毎にサンプ
リングノぐルスφl とφ2が交互に、又垂直同期信号
:vDにより、−垂直期間毎に上記動作を解除すること
により、同じライン(IH)には同相のサンプリング・
ぐルスがサンプリングパルス切換回路16より出力され
る。
(Description of Embodiment) One embodiment will be described below with reference to FIGS. 6 to io. In FIG. 6, the sampling pulse generation circuit 102
The period generated by is the same but the phase is reversed (180 degrees)
The sampling pulses φ1 and φ2 are supplied to a sampling pulse switching circuit 16, and the switching circuit 16 is controlled by a sampling pulse control circuit 15. The sampling pulse control circuit 15 is supplied with the signal output of the signal switching control circuit 5, a horizontal synchronizing signal: HD, and a vertical synchronizing signal: VD, and controls the sampling/gurus switching circuit 16 according to the state of the human input signal. If the composite video signal of the human input signal is selected, the sampling pulse'
It is switched so that fi-1 is always output from the sampling 0 ring pulse switching circuit 16. In addition, when the component signal is selected, the sampling nozzles φl and φ2 are alternately set for each line (IH), and the above operation is canceled every -vertical period by the vertical synchronizing signal: vD. Therefore, the same line (IH) has in-phase sampling and
The sampling pulse switching circuit 16 outputs the pulse signal.

上記説明をタイミング図で示すと第7図のようになる。The above explanation is shown in a timing diagram as shown in FIG.

第8図は本発明による水平nラインがらn + 3ライ
ンまでの入力信号、サンプリングパルス、A/DX換器
出力のタイミング図で、(a)はnライン、(b) D
i n +1ライン、(c)はn + 2ライン、(→
はn+3ライン葡示したもので、以下、同図を参照して
入力信号のTwの期間のみ説明を行う。A/D変換器の
サンプリングはサンプリングパルスの立ち上りで行うと
した場合、nライン(、)のサンプリングパルスをφ1
 と仮定するとA/D変換器の出力はローレベルである
。次にn + 1ライン(b)ハ、サンプリングパルス
は上記説明の辿りφ1に対し、位相が反転してφ2と6
 p A/D変換器の出力はノ・イレベルとなる。次に
れ+2(C)ラインは、サンプリング・ぐルスの位相が
捷た反転してφlとなp A/D変換器の出力tよロー
レベルとなる。次にn +3 (d)ラインはサンプリ
ング・ぞルスの位相が反転してφ2となりA/D変換器
の出力は・・イレベルとなる。
FIG. 8 is a timing diagram of input signals, sampling pulses, and A/DX converter outputs from horizontal n lines to n + 3 lines according to the present invention, (a) is n line, (b) D
i n +1 line, (c) is n + 2 line, (→
shows the n+3 line.Hereinafter, only the period Tw of the input signal will be explained with reference to the same figure. If sampling of the A/D converter is performed at the rising edge of the sampling pulse, the sampling pulse of n lines (,) is
Assuming that, the output of the A/D converter is at a low level. Next, on the n + 1 line (b), the sampling pulse follows the path φ1 in the above explanation, and the phase is reversed to φ2 and 6.
The output of the p A/D converter becomes a no level. Next, on the +2 (C) line, the phase of the sampling signal is reversed and becomes φl, which becomes a low level as the output t of the A/D converter. Next, on the n+3 (d) line, the phase of the sampling signal is reversed and becomes φ2, and the output of the A/D converter becomes . . . level.

同様に従来の方法によると第9図に示すように、サンプ
リング・々ルスをφえと仮定するとnライン(a)のA
/D変換器の出力はローレベルである。次にn+1ライ
ン(b)、n +2ライン(C〕、n + 3ライン(
d)においてもサンf IJソングルスはφ□で位相は
同じであるためA/D &換器の出力はローレベルであ
る。
Similarly, according to the conventional method, as shown in FIG.
The output of the /D converter is at low level. Next, line n+1 (b), line n+2 (C), line n+3 (
Also in d), the output of the A/D & converter is at a low level because the Sun f IJ songs are φ□ and have the same phase.

第10図は上記状態を画像表示装置で再現した場合の図
でそれぞれ同図(a)は忠実に画像を再現した場合、同
図(b)は従来例の画像の再現、同図(C)は本発明に
よる画像の再現を示したもので、この図からも明らかな
ように、従来例に比較して本発明の方がより忠実な画像
を再現することができる。
Figure 10 is a diagram showing the above state reproduced on an image display device. Figure 10 (a) shows the case where the image is faithfully reproduced, Figure 10 (b) shows the reproduction of the image of the conventional example, and Figure 10 (C) shows the case where the image is reproduced faithfully. 1 shows the reproduction of an image according to the present invention, and as is clear from this figure, the present invention can reproduce a more faithful image compared to the conventional example.

(発明の効果) 以上説明したように本発明によると、デジタル信号゛の
コンポーネント信号が入力された場合にサンプリングパ
ルスの位相を1ライン毎に反転することにより、より忠
実な画像を再現することができる。
(Effects of the Invention) As explained above, according to the present invention, when a component signal of a digital signal is input, a more faithful image can be reproduced by inverting the phase of the sampling pulse line by line. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画像表示装置の基本構成を示すブロック
図、第2図〜第5図は同従来例について説明する為の図
、第6図は、本発明の一実施例における画像表示装置の
基本構成を示すブロック1Δ、第7図は同実施例におけ
る水平同期信号:HDとサンプリング・ぐルスのタイミ
ング図、第8図、第9図はそれぞれ本発明および従来例
における入力信号とサンプリングパルスとA/D変換器
出力のタイミング図、第10図は画像表示器に再生され
た画像を示す図、である。 1.2.3・・・入力端子、4,8・・・信号切換回路
、5・・・信号切換制御回路、6・・・映像信号処理回
路、71〜73・・・信号処理回路、9!〜93・・・
A/D変換器、101〜102 ・サンプリングパルス
発生回路、111〜113・・信号処理、出力回路、1
2・・・画像表示器、13・・・同期信号処理回路、1
4・・・偏向信号処理、出力回路、15・ザンフ0リン
グパルス制御回路、16 ・ザンフ0リング・ぐルス切
換回路O 第2図 第3図 n+3ライン 第4図 第5図 nライン 第8図 第9図 %p
FIG. 1 is a block diagram showing the basic configuration of a conventional image display device, FIGS. 2 to 5 are diagrams for explaining the conventional example, and FIG. 6 is an image display device according to an embodiment of the present invention. 7 is a timing diagram of the horizontal synchronizing signal: HD and sampling pulse in the same embodiment, and FIGS. 8 and 9 are input signals and sampling pulses in the present invention and the conventional example, respectively. and a timing diagram of the A/D converter output, and FIG. 10 is a diagram showing the image reproduced on the image display. 1.2.3... Input terminal, 4, 8... Signal switching circuit, 5... Signal switching control circuit, 6... Video signal processing circuit, 71-73... Signal processing circuit, 9 ! ~93...
A/D converter, 101-102 ・Sampling pulse generation circuit, 111-113...Signal processing, output circuit, 1
2... Image display device, 13... Synchronous signal processing circuit, 1
4... Deflection signal processing, output circuit, 15. Zanf O-ring pulse control circuit, 16. Zanf O-ring/Grus switching circuit O Fig. 2 Fig. 3 n+3 line Fig. 4 Fig. 5 n line Fig. 8 Figure 9%p

Claims (1)

【特許請求の範囲】[Claims] 複合映像信号入力端子より入力された複合映像信号を信
号処理回路によシ信号処理された信号とコンポーネント
信号(赤、緑、W、水平同期、垂直同期の各信号)入力
端子より人力された各信号を信号処理回路により信号処
理された信号を信号切換回路に供給して、切換制御端子
より切換制御信号を信号切換回路に供給し、上記信号を
選択し、選択された信号と、サンブリング発生器により
発生された周波数は同一で位相の異なる二種類のサンプ
リングパルスを上記信号切換回路の制御信号によシ判別
して複合信号が選択されている場合は同一のサンプリン
グパルスが出力され、又コンポーネント信号が選択され
ている場合は、水平lライン(IH)毎に交互に2種類
のサンプリングパルスが出力する様に制御するサンプリ
ングノやルス制御回路を介したサンプリング・ぞルスを
アナログ−デジタル変換器(A/D変換器)に供給し、
A/D変換出力を信号処理回路に供給し、信号処理して
画像表示器に供給し画像を表示するようにした画像表示
装置であって、上記A/D変換器のサンプリング・ぐル
スを入力信号の信号選択を判別してコンポーネント信号
が選択された場合のみ1ライン(IH)毎に位相を反転
するようにしたことを特徴とする画像表示装置。
The composite video signal input from the composite video signal input terminal is processed by the signal processing circuit, and the component signals (red, green, W, horizontal sync, and vertical sync signals) are input manually from the input terminal. The signal processed by the signal processing circuit is supplied to the signal switching circuit, the switching control signal is supplied from the switching control terminal to the signal switching circuit, the above signal is selected, and sampling occurs with the selected signal. Two types of sampling pulses with the same frequency and different phases generated by the component are discriminated by the control signal of the signal switching circuit, and if the composite signal is selected, the same sampling pulse is output, When a signal is selected, the sampling pulse is controlled to be outputted alternately for each horizontal line (IH) by an analog-to-digital converter. (A/D converter),
An image display device that supplies an A/D conversion output to a signal processing circuit, processes the signal, and supplies it to an image display device to display an image, the sampling signal of the A/D converter being input. An image display device characterized in that the phase is inverted for each line (IH) only when a component signal is selected by determining signal selection of a signal.
JP59007039A 1984-01-20 1984-01-20 Picture display device Granted JPS60152191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007039A JPS60152191A (en) 1984-01-20 1984-01-20 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007039A JPS60152191A (en) 1984-01-20 1984-01-20 Picture display device

Publications (2)

Publication Number Publication Date
JPS60152191A true JPS60152191A (en) 1985-08-10
JPH038631B2 JPH038631B2 (en) 1991-02-06

Family

ID=11654900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007039A Granted JPS60152191A (en) 1984-01-20 1984-01-20 Picture display device

Country Status (1)

Country Link
JP (1) JPS60152191A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022817A1 (en) * 1998-10-15 2000-04-20 Matsushita Electric Industrial Co., Ltd. Component video signal switch
JP2008241645A (en) * 2007-03-29 2008-10-09 Nippon Seiki Co Ltd Display device and alarm display method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022817A1 (en) * 1998-10-15 2000-04-20 Matsushita Electric Industrial Co., Ltd. Component video signal switch
JP2008241645A (en) * 2007-03-29 2008-10-09 Nippon Seiki Co Ltd Display device and alarm display method

Also Published As

Publication number Publication date
JPH038631B2 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
JPH0526196B2 (en)
JPH04293384A (en) Image display device
JPH0681322B2 (en) Storage of television signals
JPS60152191A (en) Picture display device
JPS58164392A (en) Color demodulating circuit
JPH05199543A (en) Digital video signal processing circuit
JP3063480B2 (en) Digital color signal processing method
JPH10322723A (en) Video signal matrix converter
US7463306B1 (en) Processing interlaced and pseudo interlaced signals
JP2785339B2 (en) Clamp circuit
JP2520606B2 (en) Composite television signal processor
JPH0630324A (en) Image pickup device compatible with wide pattern
JP2629834B2 (en) Delay error correction device
JPH0532957B2 (en)
JP2692128B2 (en) Image processing circuit
JP2598926B2 (en) Color system conversion circuit
JPH074023B2 (en) TV image enlargement method
JP3018384B2 (en) Video signal processing circuit
JPS6367093A (en) Magnetic recording and reproducing device
JPH0199380A (en) Video signal processor
JPH0318180A (en) Synchronizing separator circuit
JPS62189894A (en) Multiplexing and reproducing circuit for carrier wave signal
JPH0426280A (en) Video signal processing circuit
JPH03117298A (en) Pal system still picture device
JPH0783439B2 (en) Video signal processor