JPH07175440A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【目的】 擬似紋様除去回路による補正時に発生するノ
イズを低減することを目的とするものである。 【構成】 補正値を加算するための擬似紋様除去回路４
５は、補正量制御部４２と、位相反転回路４６と、補正
量出力部４３と、補正加算回路４４とからなり、この擬
似紋様除去回路４５を回路中に挿入し、位相反転回路４
６に、各フレーム毎に＋と−を反転する位相反転信号入
力端子４７を接続する。すると、奇数フレームで付加し
た補正量を偶数フレームで差し引くこととなり、付加量
は相殺され、ノイズの影響を受けることがなく、入力レ
ベルが連続したときの擬似紋様を低減することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、擬似紋様消去回路によ
る補正時に発生するノイズを低減するためのＰＤＰなど
のディスプレイ装置に関するものである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。

【０００３】ＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが階調表示に関しては、試作
レベルで最大６４階調表示までの報告しかなかった。し
かるに、最近、アドレス・表示分離型駆動法（ＡＤＳサ
ブフィールド法）による将来の２５６階調の手法が提案
されている。この方法に使用されるＰＤＰ（プラズマ・
ディスプレイ・パネル）１０のパネル構造が図６に示さ
れ、駆動シーケンスと駆動波形が図７（ａ）（ｂ）に示
される。

【０００４】図６において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。

【０００５】図７（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図７（ｂ）のよう
に、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。

【０００６】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。そのため、少ない階調
で連続的に、かつ自然に濃淡が変化する手法−擬似中間
調表示−として、印刷、電子コピーなどの分野では、
白、黒の２階調で中間調を表わす研究、開発が行われ、
多くの方式が提案されている。しかし、映像の分野で
は、この種の擬似中間調表示の決定的方法がまだ存在し
ないのが現状である。

【０００７】

【発明が解決しようとする課題】そこで、本出願人は、
図２に示すような誤差拡散回路を提案した。これは、誤
差検出回路３５で求めた誤差出力を、ｈライン遅延回路
３６とｄドット遅延回路３７に加え、この再現誤差を映
像信号入力端子３０に入力した原画素映像信号に組み入
れ、かつビット変換回路３３により入力ビットよりも少
ないビットで出力するようにしたものにおいて、前記誤
差検出回路３５は、補正された輝度レベルのデータを記
憶するメモリ３８と、この誤差検出回路３５に入力する
拡散出力信号とメモリ３８の補正された輝度レベルのデ
ータとの差から誤差出力を得るための減算回路３９と、
この減算回路３９の出力に、ｈライン遅延データとｄド
ット遅延データに重み付けする荷重回路４０、４１と、
映像信号入力または再現誤差値に、原画質を劣化させな
い程度のランダムな＋または−の補正値を加算する擬似
紋様除去回路４５とを具備し、この擬似紋様除去回路４
５は、補正量出力部４３と、この補正量出力部４３の補
正値を制御する補正量制御部４２と、補正量出力部４３
の補正値を誤差検出回路３５中に加算する補正加算回路
４４とからなるものである。

【０００８】以上のような構成における誤差拡散方式の
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差がとられて誤差出力信号が得られる。この誤差出力信
号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重み
付けされた誤差荷重出力信号δｖ、δｈとなり、１ライ
ン遅延回路３６と１ドット遅延回路３７に入力し、垂直
方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベルである。 このようにして、原映像入力信号に誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られる。

【０００９】以上のような擬似中間調表示によって得ら
れた画像は、略自然な変化であって概ね好ましい結果が
得られているが、擬似中間調表示は規則的なパターンが
繰返し発生し、擬似紋様を作ってしまうという若干の問
題がある。これを図４により説明する。この図４は、図
５の一部を抽出し拡大したものであり、また、図５は、
ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
し、この発光輝度レベルをその最大値で正規化したもの
である。なお、この例では、映像入力信号が８ビットで
あるものを、ビット変換回路３３により駆動信号を４ビ
ットにした例を示している。前記実測線に基づいて、図
４の補正輝度線が求められる。この図４において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、また、図示のように、発光輝度レベルＢｒを黒、
黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ２＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。そこで、映像
信号入力または再現誤差値に、原画質を劣化させない程
度のランダムな＋または−の補正値を加算する擬似紋様
除去回路４５を回路中に挿入したので、擬似中間調表示
は規則的なパターンが発生しなくなり、擬似紋様を解消
する。

【００１０】ところが、擬似紋様除去回路４５を回路中
に挿入すると、補正のために付加したものが逆にノイズ
となって目に付くという問題があった。

【００１１】本発明は、出力対象画素に、その周辺画素
の多値化誤差を荷重して加え、入力信号と発光輝度との
濃淡誤差を最小にするとともに、擬似紋様除去回路によ
る補正時に発生するノイズを低減することを目的とする
ものである。

【００１２】

【課題を解決するための手段】本発明は、誤差検出回路
３５で求めた誤差出力を、ｈライン遅延回路３６とｄド
ット遅延回路３７に加え、この再現誤差を、映像信号入
力端子３０に入力した原画素映像信号に組み入れるよう
にしたものにおいて、前記映像信号入力または再現誤差
値に原画質を劣化させない程度のランダムな＋または−
の補正値を加算する擬似紋様除去回路４５を具備し、こ
の擬似紋様除去回路４５は、補正量出力部４３と、この
補正量出力部４３の補正値を制御する補正量制御部４２
と、前記補正量出力部４３の補正値を誤差検出回路３５
中に加算する補正加算回路４４と、前記補正量制御部４
２と補正量出力部４３との間に挿入された位相反転回路
４６とからなり、この位相反転回路４６に、各フレーム
毎に＋と−を反転する位相反転信号入力端子４７を接続
してなることを特徴とするディスプレイ装置である。

【００１３】

【作用】奇数のフレームの映像信号入力時に、位相反転
信号入力端子４７から位相反転回路４６に、＋が入力し
たものとすると、補正量制御部４２からの＋の補正量
が、補正量出力部４３を経て補正加算回路４４で加算さ
れ、擬似紋様を解消する。第２番目偶数のフレームの映
像信号入力時に、位相反転信号入力端子４７から位相反
転回路４６に、偶数フレーム信号として−が入力され、
補正量制御部４２からの−の補正量が、補正量出力部４
３を経て補正加算回路４４で減算される。その結果、先
に加えられた補正量と相殺される。このように、補正量
を各フレーム毎に、＋と−を交互に入力することによっ
て、ノイズと認識されることがなくなる。

【００１４】

【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、図２に示した擬似紋様除去回路４５にお
いて、補正量制御部４２と補正量出力部４３との間に、
位相反転回路４６を付加することによって、この擬似紋
様除去回路４５は、補正量出力部４３と、この補正量出
力部４３の補正値を制御する補正量制御部４２と、前記
補正量出力部４３の補正値を誤差検出回路３５中に加算
する補正加算回路４４と、位相反転回路４６とで構成し
たものである。そして、付加した位相反転回路４６に、
各フレーム毎に＋と−を反転する位相反転信号入力端子
４７を接続したものである。

【００１５】このような構成において、第１番目のフレ
ームの映像信号入力時に、位相反転信号入力端子４７か
ら位相反転回路４６に、奇数フレーム信号として＋が入
力したものとすると、補正量制御部４２からの＋の補正
量が、補正量出力部４３で係数を掛けて出力し補正加算
回路４４で加算される。その結果、擬似中間調表示は規
則的なパターンが発生しなくなり、擬似紋様を解消す
る。ところが、その補正量がノイズとなるのを防止する
ため、第２番目のフレームの映像信号入力時に、位相反
転信号入力端子４７から位相反転回路４６に、偶数フレ
ーム信号として−が入力され、補正量制御部４２からの
−の補正量が、補正量出力部４３を経て補正加算回路４
４で減算される。その結果、奇数フレームで付加した補
正量を偶数フレームで差し引くこととなり、付加量は相
殺される。このように、補正量を各フレーム毎に、＋と
−を交互に入力することによって、ノイズの影響を受け
ることがなく、入力レベルが連続したときの擬似紋様を
低減することができる。

【００１６】擬似紋様除去回路４５の補正加算回路４４
の挿入位置は、つぎのいずれであってもよい。 （１）図１のように、垂直方向加算回路３１と水平方向
加算回路３２の間に挿入する場合 （２）映像入力端子３０と垂直方向加算回路３１の間に
挿入する場合 （３）水平方向加算回路３２の出力側に挿入する場合 （４）減算回路３９と荷重回路４０、荷重回路４１の間
に挿入する場合

【００１７】前記実施例では、ディスプレイ装置とし
て、ＰＤＰの場合を説明したが、液晶などであってもよ
い。

【００１８】

【発明の効果】本発明は、以上のように、映像信号入力
または再現誤差値に原画質を劣化させない程度のランダ
ムな＋または−の補正値を加算する擬似紋様除去回路４
５は、補正量出力部４３と、この補正量出力部４３の補
正値を制御する補正量制御部４２と、前記補正量出力部
４３の補正値を誤差検出回路３５中に加算する補正加算
回路４４と、前記補正量制御部４２と補正量出力部４３
との間に挿入された位相反転回路４６とからなり、この
位相反転回路４６に、各フレーム毎に＋と−を反転する
位相反転信号入力端子４７を接続したので、補正量を各
フレーム毎に、＋と−を交互に入力することによって、
ノイズと認識されることがなくなり、入力レベルが連続
したときの擬似紋様を低減することができる。

【図面の簡単な説明】

【図１】本発明によるディスプレイ装置の一実施例を示
すブロック図である。

【図２】本出願人により先に提案されたディスプレイ装
置を示すブロック図である。

【図３】画素の座標位置の説明図である。

【図４】図５に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。

【図５】駆動信号対発光輝度レベルの実測線図である。

【図６】２５６階調の手法に使用されるＰＤＰの斜視図
である。

【図７】２５６階調の手法における駆動シーケンスと駆
動波形図である。

【符号の説明】

１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３４…映像出力端子、３５…誤差検出回路、３６
…ｈライン遅延回路、３７…ｄドット遅延回路、３８…
メモリ、３９…減算回路、４０…荷重回路、４１…荷重
回路、４２…補正量制御部、４３…補正量出力部、４４
…補正加算回路、４５…擬似紋様除去回路、４６…位相
反転回路、４７…位相反転信号入力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 誤差検出回路３５で求めた誤差出力を、
   ｈライン遅延回路３６とｄドット遅延回路３７に加え、
   この再現誤差を、映像信号入力端子３０に入力した原画
   素映像信号に組み入れるようにしたものにおいて、前記
   映像信号入力または再現誤差値に原画質を劣化させない
   程度のランダムな＋または−の補正値を加算する擬似紋
   様除去回路４５を具備し、この擬似紋様除去回路４５
   は、補正量出力部４３と、この補正量出力部４３の補正
   値を制御する補正量制御部４２と、前記補正量出力部４
   ３の補正値を誤差検出回路３５中に加算する補正加算回
   路４４と、前記補正量制御部４２と補正量出力部４３と
   の間に挿入された位相反転回路４６とからなり、この位
   相反転回路４６に、各フレーム毎に＋と−を反転する位
   相反転信号入力端子４７を接続してなることを特徴とす
   るディスプレイ装置。
2. 【請求項２】 誤差検出回路３５で求めた誤差出力を、
   ｈライン遅延回路３６とｄドット遅延回路３７に加え、
   この再現誤差をそれぞれ垂直方向加算回路３１と水平方
   向加算回路３２を介して映像信号入力端子３０に入力し
   た原画素映像信号に組み入れるようにしたものにおい
   て、前記映像信号入力または再現誤差値に原画質を劣化
   させない程度のランダムな＋または−の補正値を加算す
   る擬似紋様除去回路４５を具備し、この擬似紋様除去回
   路４５は、補正量出力部４３と、この補正量出力部４３
   の補正値を制御する補正量制御部４２と、前記補正量出
   力部４３の補正値を誤差検出回路３５中に加算する補正
   加算回路４４と、前記補正量制御部４２と補正量出力部
   ４３との間に挿入された位相反転回路４６とからなり、
   この擬似紋様除去回路４５を前記垂直方向加算回路３１
   と水平方向加算回路３２の間に挿入するとともに、前記
   位相反転回路４６に、各フレーム毎に＋と−を反転する
   位相反転信号入力端子４７を接続してなることを特徴と
   するディスプレイ装置。
3. 【請求項３】 誤差検出回路３５で求めた誤差出力を、
   ｈライン遅延回路３６とｄドット遅延回路３７に加え、
   この再現誤差をそれぞれ垂直方向加算回路３１と水平方
   向加算回路３２を介して映像信号入力端子３０に入力し
   た原画素映像信号に組み入れるようにしたものにおい
   て、前記映像信号入力または再現誤差値に原画質を劣化
   させない程度のランダムな＋または−の補正値を加算す
   る擬似紋様除去回路４５を具備し、この擬似紋様除去回
   路４５は、補正量出力部４３と、この補正量出力部４３
   の補正値を制御する補正量制御部４２と、前記補正量出
   力部４３の補正値を誤差検出回路３５中に加算する補正
   加算回路４４と、前記補正量制御部４２と補正量出力部
   ４３との間に挿入された位相反転回路４６とからなり、
   この擬似紋様除去回路４５を前記映像入力端子３０と垂
   直方向加算回路３１の間に挿入するとともに、前記位相
   反転回路４６に、各フレーム毎に＋と−を反転する位相
   反転信号入力端子４７を接続してなることを特徴とする
   ディスプレイ装置。
4. 【請求項４】 誤差検出回路３５で求めた誤差出力を、
   ｈライン遅延回路３６とｄドット遅延回路３７に加え、
   この再現誤差を映像信号入力端子３０に入力した原画素
   映像信号に組み入れ、かつビット変換回路３３により入
   力ビットよりも少ないビットで出力するようにしたもの
   において、前記映像信号入力または再現誤差値に原画質
   を劣化させない程度のランダムな＋または−の補正値を
   加算する擬似紋様除去回路４５を具備し、この擬似紋様
   除去回路４５は、補正量出力部４３と、この補正量出力
   部４３の補正値を制御する補正量制御部４２と、前記補
   正量出力部４３の補正値を誤差検出回路３５中に加算す
   る補正加算回路４４と、前記補正量制御部４２と補正量
   出力部４３との間に挿入された位相反転回路４６とから
   なり、前記擬似紋様除去回路４５を前記ビット変換回路
   ３３の前段に挿入するとともに、前記位相反転回路４６
   に、各フレーム毎に＋と−を反転する位相反転信号入力
   端子４７を接続してなることを特徴とするディスプレイ
   装置。