JPH07162002A - Manufacture of semiconductor film and manufacture of thin-film transistor - Google Patents
Manufacture of semiconductor film and manufacture of thin-film transistorInfo
- Publication number
- JPH07162002A JPH07162002A JP30561093A JP30561093A JPH07162002A JP H07162002 A JPH07162002 A JP H07162002A JP 30561093 A JP30561093 A JP 30561093A JP 30561093 A JP30561093 A JP 30561093A JP H07162002 A JPH07162002 A JP H07162002A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- manufacturing
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は半導体膜の製造方法に
関する。更に、液晶ディスプレイ、イメージセンサなど
の駆動回路作製に用いられる薄膜トランジスタの製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor film. Further, the present invention relates to a method of manufacturing a thin film transistor used for manufacturing a drive circuit of a liquid crystal display, an image sensor and the like.
【0002】[0002]
【従来の技術及び発明が解決しようとする課題】近年、
液晶ディスプレイ、イメージセンサなどのための外部実
装駆動回路を、ディスプレイやイメージセンサーと同一
基板上に作り込むために、ガラス基板などの透明絶縁性
基板上に、薄膜トランジスタを作製する必要性が高まっ
ている。例えば、大面積のガラス基板上に薄膜トランジ
スタを作製する場合、ガラス基板を使用することができ
る700℃以下の低温プロセスで、トランジスタを作製
する必要がある。また、薄膜トランジスタ特性は一般に
チャネルとなる半導体膜の質に非常に大きく影響され
る。2. Description of the Related Art In recent years,
In order to build an externally mounted drive circuit for a liquid crystal display, an image sensor, etc. on the same substrate as a display, an image sensor, it is increasingly necessary to fabricate a thin film transistor on a transparent insulating substrate such as a glass substrate. . For example, when a thin film transistor is manufactured over a large-area glass substrate, the transistor needs to be manufactured by a low temperature process at 700 ° C. or lower at which a glass substrate can be used. In addition, the characteristics of thin film transistors are generally greatly affected by the quality of a semiconductor film that serves as a channel.
【0003】ここで、駆動回路を形成するためには高移
動度のトランジスタを作製する必要がある。低温プロセ
スにより、高移動度の薄膜トランジスタを作製するに
は、半導体膜中の欠陥を低減して高品質な半導体膜を作
製することが不可欠である。通常半導体膜として用いら
れる多結晶シリコン膜は、直接成膜するよりも、非晶質
シリコンを出発材料として、600℃程度でアニールし
て多結晶シリコンを形成する固相成長法による方が、結
晶粒径も大きくなり、また大面積にわたって均一性が良
いことが知られている(U.Mitra et al,IEEE,Electron
Device Letters,Vol.12,No.7参照)。Here, in order to form a driving circuit, it is necessary to manufacture a transistor having high mobility. In order to manufacture a high mobility thin film transistor by a low temperature process, it is indispensable to reduce defects in the semiconductor film and manufacture a high quality semiconductor film. A polycrystalline silicon film, which is usually used as a semiconductor film, is crystallized by a solid phase growth method in which amorphous silicon is used as a starting material and annealed at about 600 ° C. to form polycrystalline silicon, rather than by direct film formation. It is known that the particle size becomes large and the uniformity is good over a large area (U. Mitra et al, IEEE, Electron
Device Letters, Vol.12, No.7).
【0004】ところが、この固相成長法によって得られ
る半導体膜には、結晶粒界や結晶粒内などに欠陥が残っ
てしまうために、トランジスタ特性を十分向上させるこ
とができなかった。また、安価で大面積可能なガラス基
板が使用できる700℃以下の低温で、かつスループッ
トが大きく量産性の良い処理を行わなければならないと
いう問題もあった。However, in the semiconductor film obtained by this solid phase growth method, defects remain in crystal grain boundaries, crystal grain boundaries, etc., so that the transistor characteristics cannot be sufficiently improved. In addition, there is a problem that it is necessary to carry out a process having a large throughput and a large mass productivity at a low temperature of 700 ° C. or less, which can use an inexpensive glass substrate having a large area.
【0005】[0005]
【課題を解決するための手段】かくして、この発明によ
れば、絶縁性基板上に非単結晶半導体膜を形成する工程
と、該非単結晶半導体膜の表面層を酸化して酸化膜を形
成する工程と、該酸化膜を除去することにより半導体膜
を製造する工程とからなることを特徴とする半導体膜の
製造方法が提供される。Thus, according to the present invention, a step of forming a non-single-crystal semiconductor film on an insulating substrate, and a surface layer of the non-single-crystal semiconductor film is oxidized to form an oxide film. There is provided a method for producing a semiconductor film, comprising the steps of: and a step of producing a semiconductor film by removing the oxide film.
【0006】また、この発明によれば、絶縁性基板上に
非単結晶半導体膜を形成する工程と、該非単結晶半導体
膜をアニール処理することにより多結晶半導体膜を形成
する工程と、該多結晶半導体膜の表面層を酸化して酸化
膜を形成する工程と、該酸化膜を除去することにより半
導体膜を製造する工程と、該半導体膜をエッチングして
島状に加工する工程と、ゲート絶縁膜を形成する工程
と、ゲート電極を形成する工程とからなることを特徴と
する薄膜トランジスタの製造方法が提供される。特にこ
の発明の半導体膜の製造方法は、酸化膜を形成する工程
を水蒸気を含む雰囲気下で行い、更には高圧下で、そし
て特に700℃以下で行うことを特徴とする。Further, according to the present invention, the step of forming a non-single crystal semiconductor film on an insulating substrate, the step of forming a polycrystalline semiconductor film by annealing the non-single crystal semiconductor film, A step of oxidizing the surface layer of the crystalline semiconductor film to form an oxide film; a step of manufacturing the semiconductor film by removing the oxide film; a step of etching the semiconductor film to form an island shape; There is provided a method of manufacturing a thin film transistor, comprising a step of forming an insulating film and a step of forming a gate electrode. In particular, the method for producing a semiconductor film of the present invention is characterized in that the step of forming an oxide film is performed in an atmosphere containing water vapor, further under high pressure, and particularly at 700 ° C. or lower.
【0007】以下、この発明の製造方法を説明する。ま
ず、この発明に使用することができる絶縁性基板として
は、公知の基板が使用でき、例えばガラス基板、石英、
サファイア、高分子フィルム、樹脂などを挙げることが
できる。また、この基板は絶縁膜で被覆されていてもよ
い。更に、この発明では、半導体膜を700℃以下で製
造することができるので、安価で大面積の高歪点ガラス
基板を使用することができる。The manufacturing method of the present invention will be described below. First, as the insulating substrate that can be used in the present invention, a known substrate can be used, for example, a glass substrate, quartz,
Examples thereof include sapphire, polymer film, resin and the like. Further, this substrate may be covered with an insulating film. Further, in the present invention, since the semiconductor film can be manufactured at 700 ° C. or lower, it is possible to use an inexpensive and large area high strain point glass substrate.
【0008】この絶縁性基板の上に、非単結晶半導体膜
を成膜する。この非単結晶半導体膜には、多結晶半導体
膜、微結晶半導体膜、非晶質半導体膜などを使用するこ
とができる。また、その材料としては、シリコン、シリ
コンゲルマニウムなどを使用することができる。A non-single crystal semiconductor film is formed on this insulating substrate. As the non-single-crystal semiconductor film, a polycrystalline semiconductor film, a microcrystalline semiconductor film, an amorphous semiconductor film, or the like can be used. Moreover, as the material thereof, silicon, silicon germanium, or the like can be used.
【0009】例えば、非晶質シリコン膜を使用する場
合、その製造方法は、特に限定されないが、プラズマC
VD法、リモートプラズマCVD法、CVD法、スパッ
タ法などが使用でき、減圧或いは常圧CVD法が更に好
ましい。減圧CVD法で成膜する場合、その成膜条件
は、形成する膜厚によっても相違するが、基板温度40
0〜600℃が好ましく、圧力1.0〜100Torr
で行うことができる。また、使用する原料ガスは、Si
H4 、Si2 H6 、SiF4 、SiF2 Cl2 などを使
用することができる。更に、形成される膜厚は、特に限
定されないが、50〜300nmが好ましく、更に好ま
しくは50〜200nmである。For example, when an amorphous silicon film is used, its manufacturing method is not particularly limited, but plasma C
A VD method, a remote plasma CVD method, a CVD method, a sputtering method or the like can be used, and a reduced pressure or normal pressure CVD method is more preferable. When the film is formed by the low pressure CVD method, the film forming condition varies depending on the film thickness to be formed, but the substrate temperature is 40
0 to 600 ° C. is preferable, pressure is 1.0 to 100 Torr
Can be done at. The raw material gas used is Si
H 4, Si 2 H 6, SiF 4, or the like can be used SiF 2 Cl 2. Further, the film thickness formed is not particularly limited, but is preferably 50 to 300 nm, and more preferably 50 to 200 nm.
【0010】次に、多結晶シリコン膜を使用する場合、
その製造方法は、上記非晶質半導体膜を、真空中また
は、窒素、アルゴンなどの不活性ガス雰囲気下で、ラン
プアニール、レーザーアニール、電子ビームアニール、
炉アニールなどのアニール処理することによって得るこ
とができる。なお、アニール温度は500〜650℃、
時間は6〜48時間が望ましい。また、最初から多結晶
シリコン膜を形成してもよい。Next, when using a polycrystalline silicon film,
The manufacturing method is, the amorphous semiconductor film, in vacuum or under an inert gas atmosphere such as nitrogen, argon, lamp annealing, laser annealing, electron beam annealing,
It can be obtained by annealing treatment such as furnace annealing. The annealing temperature is 500 to 650 ° C.
The time is preferably 6 to 48 hours. Also, a polycrystalline silicon film may be formed from the beginning.
【0011】次に、微結晶シリコン膜を使用する場合、
その製造方法は、プラズマCVD法によりSiH4 /H
2 のガス比1/2〜1/100の混合ガスを導入し、基
板温度200〜400℃で形成することによって得るこ
とができる。更に、シリコンゲルマニウムを使用する場
合は、上記、非晶質、多結晶及び微結晶シリコン膜の製
造方法において、原材料のSi部をGeに置換したもの
を混合する点を異ならせることによって、製造すること
ができる。Next, when a microcrystalline silicon film is used,
The manufacturing method is as follows: SiH 4 / H by plasma CVD method
The second gas ratio of 1 / 2-1 / 100 mixed gas is introduced, it can be obtained by forming a substrate temperature 200 to 400 ° C.. Further, when silicon germanium is used, it is manufactured by differently mixing the raw material in which the Si part is replaced with Ge in the above-mentioned method for manufacturing the amorphous, polycrystalline and microcrystalline silicon films. be able to.
【0012】次に、非単結晶半導体膜に、酸素、水蒸気
などの雰囲気下で酸化処理を施し、酸化膜を膜厚5〜7
00nm、好ましくは10〜500nmで形成する。酸
化温度は、700℃以下であれば、安価なガラス基板を
使用でき、更に複数枚の基板を処理することもできるの
で好ましい。また、水蒸気雰囲気下で処理することが、
酸化レートが向上するので更に好ましい。更に、1〜5
0atm、特に5〜25atmの高圧下で行えば更に酸
化レートが向上するので好ましい。Next, the non-single crystal semiconductor film is subjected to an oxidation treatment in an atmosphere of oxygen, water vapor or the like to form an oxide film having a thickness of 5 to 7
The thickness is 00 nm, preferably 10 to 500 nm. If the oxidation temperature is 700 ° C. or lower, an inexpensive glass substrate can be used, and a plurality of substrates can be processed, which is preferable. In addition, the treatment in a steam atmosphere,
It is more preferable because the oxidation rate is improved. Furthermore, 1-5
It is preferable to carry out under a high pressure of 0 atm, particularly 5 to 25 atm, because the oxidation rate is further improved.
【0013】次に、上記酸化膜をエッチングにより除去
し、半導体膜を形成する。エッチング方法は、ドライエ
ッチング或いはウエットエッチングいずれでもよい。ド
ライエッチングには、プラズマエッチング、スパッタエ
ッチングなどが挙げられ、ウエットエッチングには、浸
漬式、流水式、スプレー式などが挙げられる。ここで、
酸化膜がSiO2 の場合は、使用できるエッチャントと
して、ドライエッチングではCHF3 などのフッ素系ガ
スを使用することが好ましく、一方、ウエットエッチン
グではフッ酸系のエッチング液を使用することが好まし
い。Next, the oxide film is removed by etching to form a semiconductor film. The etching method may be either dry etching or wet etching. Examples of dry etching include plasma etching and sputter etching, and examples of wet etching include dipping, running water, and spraying. here,
When the oxide film is SiO 2 , as a usable etchant, a fluorine-based gas such as CHF 3 is preferably used in dry etching, while a hydrofluoric acid-based etching solution is preferably used in wet etching.
【0014】以上の工程により半導体膜を形成すること
で、この発明の工程により処理される前の非単結晶半導
体膜に比べて、欠陥密度(スピン密度)が小さく高品質
な半導体膜を得ることができる。更に、この発明では、
上記半導体膜の製造方法使用した薄膜トランジスタの製
造方法も提供される。以下に、薄膜トランジスタの製造
方法について説明する。By forming a semiconductor film through the above steps, a high-quality semiconductor film having a smaller defect density (spin density) than a non-single-crystal semiconductor film before being processed by the steps of the present invention can be obtained. You can Further, in this invention,
A method of manufacturing a thin film transistor using the method of manufacturing a semiconductor film is also provided. The method of manufacturing the thin film transistor will be described below.
【0015】まず、絶縁性基板上に上記半導体薄膜の製
造方法において述べたように、多結晶半導体膜を形成す
る。この多結晶半導体膜を上記と同様にして、酸化処理
及びエッチング除去処理を施し、高品質化した多結晶半
導体膜を得る。次に、多結晶半導体膜をエッチングによ
り島状に形成する。エッチング方法は、特に限定され
ず、ウエットエッチング或いはドライエッチングのいず
れでもよい。続いて、島状の多結晶半導体膜上に、ゲー
ト絶縁膜を膜厚50〜150nmで形成する。このゲー
ト絶縁膜は、常圧或いは減圧CVD法、プラズマCVD
法、リモートプラズマCVD法、スパッタ法などで成膜
されたSiO2 膜を使用することが好ましい。また、ゲ
ート絶縁膜に窒素、アルゴンなどの不活性ガス雰囲気中
で、500〜700℃、0.5〜12時間のアニールを
行えば、ゲート絶縁膜の特性が改善されるので特に好ま
しい。First, as described in the method of manufacturing a semiconductor thin film, a polycrystalline semiconductor film is formed on an insulating substrate. The polycrystalline semiconductor film is subjected to an oxidation treatment and an etching removal treatment in the same manner as described above to obtain a high quality polycrystalline semiconductor film. Next, the polycrystalline semiconductor film is formed into an island shape by etching. The etching method is not particularly limited, and either wet etching or dry etching may be used. Then, a gate insulating film is formed with a thickness of 50 to 150 nm on the island-shaped polycrystalline semiconductor film. This gate insulating film is formed by atmospheric pressure or low pressure CVD method, plasma CVD method.
It is preferable to use a SiO 2 film formed by a sputtering method, a remote plasma CVD method, a sputtering method, or the like. It is particularly preferable to anneal the gate insulating film in an atmosphere of an inert gas such as nitrogen or argon at 500 to 700 ° C. for 0.5 to 12 hours because the characteristics of the gate insulating film are improved.
【0016】次に、ゲート電極を多結晶半導体膜上のゲ
ート絶縁膜上に膜厚100〜500nmで積層し、エッ
チングすることによって形成する。形成方法は、特に限
定されないが、AlSi、TiN、Ti、Crなどの導
電性材料を、CVD法、スパッタ法などにより成膜する
方法が利用できる。Next, a gate electrode is formed by laminating a gate insulating film on the polycrystalline semiconductor film to a film thickness of 100 to 500 nm and etching. The forming method is not particularly limited, but a method of forming a conductive material such as AlSi, TiN, Ti, and Cr by a CVD method, a sputtering method, or the like can be used.
【0017】次に、ゲート電極をマスクとして、不純物
元素イオンを注入して、ソース・ドレイン領域を形成す
る。使用できる不純物元素イオンとしては、p型にする
にはホウ素、砒素などが挙げられ、n型にするにはリン
などが挙げられる。また、イオン注入エネルギーは、p
型の場合20〜40keV、n型の場合70〜120k
eV、ドーズ量1×1015〜5×1015ions/cm
2 の条件により注入することが好ましい。更に、不純物
元素イオンが注入された領域を活性化させるために、炉
アニール、レーザーアニール、ランプアニールなどの活
性化アニールを行うこともできる。また、特願平第4−
307350号公報に記載されたように、不純物元素イ
オンと水素イオンを、同時に注入すればアニール処理を
行う必要がないので更に好ましい。Next, impurity element ions are implanted using the gate electrode as a mask to form source / drain regions. Examples of the impurity element ions that can be used include boron and arsenic for p-type, and phosphorus for n-type. The ion implantation energy is p
Type 20 to 40 keV, n type 70 to 120 k
eV, dose amount 1 × 10 15 to 5 × 10 15 ions / cm
It is preferable to inject under the condition of 2 . Further, activation annealing such as furnace annealing, laser annealing, or lamp annealing can be performed to activate the region into which the impurity element ions are implanted. Also, Japanese Patent Application No. 4-
As described in Japanese Laid-Open Patent Publication No. 307350, it is more preferable to implant the impurity element ions and the hydrogen ions at the same time because annealing treatment is not required.
【0018】次に、絶縁性基板全面に層間絶縁膜を30
0〜500nmで成膜する。層間絶縁膜はSiO2 、S
iN、PSG、BPSG、有機薄膜などが挙げられる。
このうち、常圧CVD法により形成されたSiO2 膜、
テトラエチルオルトシリケート(TEOS,Si(OC
2H5)4)ガスを使用した常圧CVD法、プラズマCVD
法により形成されたSiO2 膜、或いは、プラズマCV
D法により形成されたSiN膜を使用することが好まし
い。更に、プラズマCVD法により形成されたSiN膜
は、水素含有量が多いので、この後の工程であるアニー
ル処理で水素が拡散し、多結晶半導体膜中のタングリン
グボンドをターミネートできるので良好な特性を有する
トランジスタを得ることができ特に好ましい。Next, an interlayer insulating film 30 is formed on the entire surface of the insulating substrate.
A film is formed at 0 to 500 nm. The interlayer insulating film is SiO 2 , S
Examples include iN, PSG, BPSG, and organic thin film.
Of these, a SiO 2 film formed by the atmospheric pressure CVD method,
Tetraethyl orthosilicate (TEOS, Si (OC
2 H 5 ) 4 ) Atmospheric pressure CVD method using gas, plasma CVD
SiO 2 film formed by the method or plasma CV
It is preferable to use a SiN film formed by the D method. Further, since the SiN film formed by the plasma CVD method has a high hydrogen content, hydrogen diffuses in the annealing process which is the subsequent step and can terminate the tangling bond in the polycrystalline semiconductor film, which is a good characteristic. It is particularly preferable that a transistor having a can be obtained.
【0019】次に、ソース・ドレイン領域上の層間絶縁
膜にコンタクトホールを開口し、引出し電極を形成する
ことにより薄膜トランジスタを製造する。この引出し電
極は、スパッタ法により形成された、Al、AlSi、
Au、Cu、Ni、Ag、Cr、Ti、TiN或いはこ
れらの合金、シリサイド、多層構造などが使用できる。Next, a contact hole is opened in the interlayer insulating film on the source / drain regions and a lead electrode is formed to manufacture a thin film transistor. This extraction electrode is made of Al, AlSi,
Au, Cu, Ni, Ag, Cr, Ti, TiN or alloys thereof, silicide, multi-layer structure, etc. can be used.
【0020】[0020]
【作用】上記のようにこの発明では、絶縁性基板上に非
単結晶半導体膜を形成した後、この非単結晶半導体膜を
酸化して酸化膜を形成し前記酸化膜を除去することによ
り、処理前の非単結晶半導体膜の欠陥密度を低減するこ
とができ、高品質な非単結晶半導体膜を形成することが
できる。As described above, according to the present invention, after the non-single crystal semiconductor film is formed on the insulating substrate, the non-single crystal semiconductor film is oxidized to form an oxide film, and the oxide film is removed. The defect density of the non-single-crystal semiconductor film before treatment can be reduced and a high-quality non-single-crystal semiconductor film can be formed.
【0021】以下に非単結晶半導体膜に多結晶シリコン
膜を用いた場合の初期の多結晶シリコン膜と、この発明
によって作製した多結晶シリコン膜を電子スピン共鳴法
(Electron Spin Resonance:ESR)によって測定した
スピン密度の結果を表1に示す。Below, an initial polycrystal silicon film when a polycrystal silicon film is used as the non-single crystal semiconductor film and a polycrystal silicon film produced by the present invention are subjected to an electron spin resonance method.
Table 1 shows the results of the spin density measured by (Electron Spin Resonance: ESR).
【0022】[0022]
【表1】 [Table 1]
【0023】表1からわかるように、この発明によれば
半導体膜のスピン密度が減少していることがわかる。こ
れは膜中の欠陥が低減していることを示しており、半導
体膜が高品質化していることがわかる。同様に、微結晶
膜、非晶質膜などの非単結晶半導体膜でも同様の作用が
得られる。特に単結晶以外の半導体膜では、結晶粒界な
どの欠陥を持っているので、上記のような作用が得られ
欠陥を低減して半導体膜を高品質化することができる。As can be seen from Table 1, according to the present invention, the spin density of the semiconductor film is reduced. This indicates that defects in the film are reduced, and it can be seen that the quality of the semiconductor film is improved. Similarly, a similar effect can be obtained with a non-single crystal semiconductor film such as a microcrystalline film or an amorphous film. In particular, since semiconductor films other than single crystals have defects such as crystal grain boundaries, the above-described action can be obtained and the defects can be reduced to improve the quality of the semiconductor film.
【0024】この作用は以下のように考えられる。すな
わち、半導体膜を構成する原子が酸化されて酸化膜を形
成してゆく過程で、酸素原子が半導体膜中の結合に介入
していくために、半導体膜を構成する原子が結合から切
り離され、余剰に半導体構成原子が生成されることとな
る。この生成された半導体構成原子が拡散することによ
って、欠陥が埋め込まれ、欠陥が低減される。この結果
として、半導体膜は高品質化するのではないかと考えら
れる。なお、非単結晶半導体膜を酸化して形成した酸化
膜及び酸化膜と非単結晶半導体膜の界面は良質ではな
く、その界面準位の密度は比較的高いので、この膜は除
去することが必要であり、もし新たに酸化膜が必要であ
ればその都度形成する必要がある。This effect is considered as follows. That is, in the process in which the atoms forming the semiconductor film are oxidized to form an oxide film, oxygen atoms intervene in the bonds in the semiconductor film, so that the atoms forming the semiconductor film are separated from the bonds, The semiconductor constituent atoms are excessively generated. By diffusing the generated semiconductor constituent atoms, defects are buried and the defects are reduced. As a result, it is considered that the quality of the semiconductor film may be improved. Note that the oxide film formed by oxidizing the non-single-crystal semiconductor film and the interface between the oxide film and the non-single-crystal semiconductor film are not good in quality and the interface state density is relatively high; therefore, this film can be removed. It is necessary, and if a new oxide film is needed, it must be formed each time.
【0025】また、非単結晶半導体膜を酸化して酸化膜
を形成する工程を、水蒸気を含む雰囲気で行うことによ
り酸化レートを上げスループットを良くすることができ
る。また、酸素ガスで酸化した場合に比べて、酸化レー
トは1桁以上向上する。更に、水蒸気を含む雰囲気での
酸化は、プラズマなどを用いた酸化に比べて複数枚の基
板の処理が可能であり、量産性に適している。By performing the step of oxidizing the non-single crystal semiconductor film to form the oxide film in the atmosphere containing water vapor, the oxidation rate can be increased and the throughput can be improved. In addition, the oxidation rate is improved by one digit or more as compared with the case of oxidizing with oxygen gas. Further, the oxidation in an atmosphere containing water vapor is more suitable for mass production because it can process a plurality of substrates than the oxidation using plasma or the like.
【0026】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げスルー
プットを良くすることができる。またさらに前記と同様
に、このような酸化では複数枚の基板の処理が可能であ
り、量産性に適している。また、700℃以下で処理す
ることにより、前記絶縁性基板に比較的低コストな高歪
点ガラスを使用することができ、石英基板やサファイヤ
基板などと比べて低コストで大面積化できる利点があ
る。In particular, by performing the treatment under a high pressure and in an atmosphere containing water vapor, the oxidation rate can be further increased and the throughput can be improved. Further, as in the case described above, such oxidation makes it possible to process a plurality of substrates, which is suitable for mass production. Further, by treating at 700 ° C. or lower, a relatively low cost high strain point glass can be used for the insulating substrate, and there is an advantage that a large area can be obtained at a low cost as compared with a quartz substrate or a sapphire substrate. is there.
【0027】以上のように、低コストで大面積可能なガ
ラス基板が使用できる700℃以下の温度で、スループ
ットが高く量産に適した、高品質な半導体膜の製造方法
を提供することができる。また、表2に従来の方法で作
製したn型薄膜トランジスタとこの発明によるn型薄膜
トランジスタの特性を示す。As described above, it is possible to provide a method for producing a high-quality semiconductor film, which has a high throughput and is suitable for mass production, at a temperature of 700 ° C. or lower at which a glass substrate which can be manufactured in a large area at a low cost can be used. Table 2 shows the characteristics of the n-type thin film transistor manufactured by the conventional method and the n-type thin film transistor according to the present invention.
【0028】[0028]
【表2】 [Table 2]
【0029】上記表中(a) の従来法1による薄膜トラン
ジスタは、次のようにして製造した。まず、絶縁性基板
にSi2 H6 ガスを用いて、基板温度450℃で非晶質
シリコン膜を成膜した。次に、窒素ガス中、600℃で
24時間アニール処理することによって、多結晶シリコ
ン膜を形成し、そのままエッチングして島状に加工し
た。次に、ゲート絶縁膜として常圧CVD法により、4
30℃で、膜厚100nmの酸化シリコン膜を成膜し
た。続いてゲート絶縁膜上にゲート電極を形成すること
によって、n型薄膜トランジスタを製造した。The thin film transistor according to the conventional method 1 of (a) in the above table was manufactured as follows. First, an Si 2 H 6 gas was used as an insulating substrate to form an amorphous silicon film at a substrate temperature of 450 ° C. Next, a polycrystalline silicon film was formed by annealing in nitrogen gas at 600 ° C. for 24 hours, and was etched and processed into islands. Next, as a gate insulating film, by a normal pressure CVD method, 4
A 100-nm-thick silicon oxide film was formed at 30 ° C. Subsequently, a gate electrode was formed on the gate insulating film to manufacture an n-type thin film transistor.
【0030】上記表中(b) の従来法2による薄膜トラン
ジスタは、次のようにして製造した。まず、絶縁性基板
にSi2 H6 ガスを用いて、基板温度450℃で非晶質
シリコン膜を成膜した。次に、窒素ガス中、600℃で
24時間アニール処理することによって、多結晶シリコ
ン膜を形成し、そのままエッチングして島状に加工し
た。この後、高圧(25atm)下で、水蒸気を含む雰
囲気下で、600℃で約2時間酸化して膜厚50nmの
酸化シリコン膜を形成した。更に、常圧CVD法によ
り、430℃で、膜厚50nmの酸化シリコン膜を成膜
し、膜厚100nmのゲート絶縁膜を形成した(なお、
ゲート絶縁膜の膜厚をそろえ、耐圧を良好にするため積
層したが、多結晶シリコン膜とゲート絶縁膜の界面は、
酸化して形成した酸化シリコン膜によって形成されてい
る。)。続いてゲート絶縁膜上にゲート電極を形成する
ことによって、n型薄膜トランジスタを製造した。The thin film transistor according to the conventional method 2 in the above table (b) was manufactured as follows. First, an Si 2 H 6 gas was used as an insulating substrate to form an amorphous silicon film at a substrate temperature of 450 ° C. Next, a polycrystalline silicon film was formed by annealing in nitrogen gas at 600 ° C. for 24 hours, and was etched and processed into islands. Then, it was oxidized under high pressure (25 atm) in an atmosphere containing water vapor at 600 ° C. for about 2 hours to form a silicon oxide film having a film thickness of 50 nm. Further, a silicon oxide film having a film thickness of 50 nm was formed at 430 ° C. by a normal pressure CVD method to form a gate insulating film having a film thickness of 100 nm (note that
The thickness of the gate insulating film was made uniform and they were stacked in order to improve the breakdown voltage, but the interface between the polycrystalline silicon film and the gate insulating film was
It is formed of a silicon oxide film formed by oxidation. ). Subsequently, a gate electrode was formed on the gate insulating film to manufacture an n-type thin film transistor.
【0031】上記表中(c) のこの発明の方法による薄膜
トランジスタは、次のようにして製造した。まず、絶縁
性基板にSi2 H6 ガスを用いて、基板温度450℃で
非晶質シリコン膜を成膜した。次に、窒素ガス中、60
0℃で24時間アニール処理することによって、多結晶
シリコン膜を形成した。続いて、高圧(25atm)下
で、水蒸気を含む雰囲気下で、600℃で約2時間酸化
して膜厚50nmの酸化シリコン膜を形成した。この
後、酸化シリコン膜をエッチングにより除去した。この
酸化処理により高品質化された多結晶シリコン膜を、エ
ッチングして島状に加工し、ゲート絶縁膜として常圧C
VD法により、430℃で、膜厚100nmの酸化シリ
コン膜を成膜した。続いてゲート絶縁膜上にゲート電極
を形成することによって、n型薄膜トランジスタを製造
した。The thin film transistor according to the method of the present invention of (c) in the above table was manufactured as follows. First, an Si 2 H 6 gas was used as an insulating substrate to form an amorphous silicon film at a substrate temperature of 450 ° C. Next, in nitrogen gas, 60
A polycrystalline silicon film was formed by annealing at 0 ° C. for 24 hours. Then, it was oxidized under high pressure (25 atm) in an atmosphere containing water vapor at 600 ° C. for about 2 hours to form a silicon oxide film having a film thickness of 50 nm. After that, the silicon oxide film was removed by etching. The polycrystalline silicon film of which the quality is improved by this oxidation treatment is etched and processed into an island shape, and a normal pressure C is used as a gate insulating film.
A silicon oxide film having a film thickness of 100 nm was formed at 430 ° C. by the VD method. Subsequently, a gate electrode was formed on the gate insulating film to manufacture an n-type thin film transistor.
【0032】上記の表2からも明らかなように、この発
明の薄膜トランジスタはトランジスタの性能を示す、移
動度、しきい値、S係数という全ての特性が良くなって
いる。特に、移動度の向上は顕著であり、高性能化して
いることがわかる。以上のように、低コストなガラス基
板使用可能な700℃以下のプロセス温度で作製でき、
かつ良好な性能を持つ薄膜トランジスタの量産性の良い
製造方法を提供することができる。As is clear from Table 2 above, the thin film transistor of the present invention has all the characteristics showing the performance of the transistor such as mobility, threshold value and S coefficient. In particular, it can be seen that the mobility is remarkably improved and the performance is improved. As described above, it can be manufactured at a process temperature of 700 ° C. or lower, which enables the use of a low-cost glass substrate,
Further, it is possible to provide a method of manufacturing a thin film transistor having good performance with high mass productivity.
【0033】[0033]
【実施例】実施例1 以下、図面を参照してこの発明の実施例を詳細に説明す
る。図1〜図3はこの発明の実施例の半導体膜の製造方
法を示す断面図である。図1に示すように、絶縁性基板
であるガラス基板1上に、減圧CVD法により原料ガス
にSiH4を用いて基板温度550℃で、膜厚150n
mの非単結晶半導体膜である非単結晶シリコン膜2を形
成した。成膜した非単結晶シリコン膜を、不活性ガスで
ある窒素中、600℃で、24時間アニールすることに
より、膜厚150nmの多結晶シリコン膜を形成した。Embodiment 1 Embodiments of the present invention will now be described in detail with reference to the drawings. 1 to 3 are sectional views showing a method of manufacturing a semiconductor film according to an embodiment of the present invention. As shown in FIG. 1, on a glass substrate 1 which is an insulating substrate, SiH 4 was used as a source gas by a low pressure CVD method at a substrate temperature of 550 ° C. and a film thickness of 150 n.
A non-single-crystal silicon film 2 which is a non-single-crystal semiconductor film of m was formed. The formed non-single-crystal silicon film was annealed in nitrogen as an inert gas at 600 ° C. for 24 hours to form a polycrystalline silicon film having a film thickness of 150 nm.
【0034】次に、図2に示すように、前記非単結晶シ
リコン膜2を、酸化炉を用いて水蒸気雰囲気下、圧力2
5atm、600℃で酸化して、膜厚125nmの酸化
シリコン膜3を形成した。この水蒸気酸化の際の酸化レ
ートは約300Å/hとした。次に、図3に示すよう
に、前記の酸化シリコン膜3を除去し、膜厚100nm
のシリコン半導体膜21を得た。酸化シリコン膜の除去
方法は、フッ酸(HF)系のエッチング液を用いたウェ
ットエッチング法で行った。Next, as shown in FIG. 2, the non-single-crystal silicon film 2 is subjected to a pressure of 2 in a steam atmosphere in an oxidizing furnace.
Oxidation was performed at 5 atm and 600 ° C. to form a silicon oxide film 3 having a film thickness of 125 nm. The oxidation rate during the steam oxidation was set to about 300Å / h. Next, as shown in FIG. 3, the silicon oxide film 3 is removed to a film thickness of 100 nm.
A silicon semiconductor film 21 of was obtained. The silicon oxide film was removed by a wet etching method using a hydrofluoric acid (HF) -based etching solution.
【0035】上記のようにして半導体膜を作製すること
により、最初に成膜された非単結晶シリコン膜に比べて
スピン密度(欠陥密度)が小さく高品質な半導体膜にす
ることができた。この実施例1において、前記絶縁性基
板1にはガラス基板を使用したが、石英基板または絶縁
性膜で被覆されたガラス基板を用いてもよい。また、7
00℃以下で処理することができるので、前記絶縁性基
板に比較的低コストな高歪点ガラスを使用することがで
き、石英基板やサファイヤ基板などと比べて低コストで
大面積化できる利点がある。By producing the semiconductor film as described above, a high-quality semiconductor film having a smaller spin density (defect density) than the non-single-crystal silicon film formed first could be obtained. Although the glass substrate is used as the insulating substrate 1 in the first embodiment, a quartz substrate or a glass substrate covered with an insulating film may be used. Also, 7
Since it can be processed at a temperature of 00 ° C. or lower, a relatively low cost high strain point glass can be used for the insulating substrate, and there is an advantage that a large area can be obtained at a low cost as compared with a quartz substrate or a sapphire substrate. is there.
【0036】非晶質シリコン膜の成膜には、減圧CVD
法の他にも、プラズマCVD法などを用いることがで
き、原料ガスにはSiH4の他に、Si2H6などを用い
ることもできる。また、非晶質シリコン膜を固相成長さ
せて、多結晶シリコン膜としたが、最初から多結晶シリ
コン膜を成膜しても構わない。また、非単結晶半導体膜
の材料としては、シリコン(Si)以外にシリコンゲル
マニウム(SiGe)などを用いることができる。ま
た、微結晶膜、非晶質膜の非単結晶半導体膜を用いても
構わない。Low pressure CVD is used for forming the amorphous silicon film.
In addition to the method, a plasma CVD method or the like can be used, and Si 2 H 6 or the like can be used as the source gas in addition to SiH 4 . Further, although the amorphous silicon film is solid-phase grown to form a polycrystalline silicon film, the polycrystalline silicon film may be formed from the beginning. As a material for the non-single crystal semiconductor film, silicon germanium (SiGe) or the like can be used in addition to silicon (Si). Alternatively, a microcrystalline film or an amorphous non-single-crystal semiconductor film may be used.
【0037】更に、前記の非単結晶半導体膜を酸化して
酸化膜を形成する工程を、常圧水蒸気雰囲気下で行うこ
とにより、O2 ガス雰囲気下に比べ約7Å/hに酸化レ
ートを上げることができ、スループットを良くすること
ができる。また、特に高圧下でかつ水蒸気雰囲気下で行
うことにより、より一層酸化レートを上げスループット
を良くすることができる。さらに、このような酸化では
複数枚の基板の処理が可能であり、量産に適している。
なお、水蒸気に代えてO2ガス雰囲気下で行うこともで
きる。Furthermore, by performing the step of oxidizing the non-single-crystal semiconductor film to form an oxide film in a normal pressure steam atmosphere, the oxidation rate is increased to about 7Å / h as compared with that in an O 2 gas atmosphere. Therefore, the throughput can be improved. Further, particularly by performing the treatment under a high pressure and in a steam atmosphere, the oxidation rate can be further increased and the throughput can be improved. Furthermore, such an oxidation can process a plurality of substrates, which is suitable for mass production.
It should be noted that instead of water vapor, it can be performed in an O 2 gas atmosphere.
【0038】実施例2 この発明の薄膜トランジスタの製造方法について述べ
る。図4に示すように、絶縁膜でコーティングしたガラ
ス基板12上に、減圧CVD法により基板温度450℃
で、膜厚100nmの非晶質シリコン膜を成膜した。次
に、N2ガス雰囲気下、600℃で、この非晶質シリコ
ン膜を24時間アニールすることにより多結晶シリコン
膜を結晶した。多結晶シリコン膜の膜厚は100nmと
した。ここで、原料ガスはSi2H6を用いた。Example 2 A method of manufacturing the thin film transistor of the present invention will be described. As shown in FIG. 4, a substrate temperature of 450 ° C. was formed on the glass substrate 12 coated with an insulating film by a low pressure CVD method.
Then, an amorphous silicon film having a film thickness of 100 nm was formed. Next, the polycrystalline silicon film was crystallized by annealing this amorphous silicon film for 24 hours at 600 ° C. in an N 2 gas atmosphere. The thickness of the polycrystalline silicon film was 100 nm. Here, Si 2 H 6 was used as the source gas.
【0039】次に、この多結晶シリコン膜を酸化炉を用
いて、常圧、600℃及び水蒸気雰囲気下で酸化するこ
とにより酸化膜を形成した。このとき、処理時間を6
h、12h、24hとし、酸化膜厚をそれぞれ11、2
2及び44nmに変化させて作製した。次に、前記の酸
化膜をバッファードフッ酸(BHF)溶液でウエットエ
ッチング行うことにより除去し、それぞれ96、91及
び72nmの膜厚の高品質化した多結晶シリコン膜を得
た。Next, this polycrystalline silicon film was oxidized in an atmosphere of steam at 600 ° C. in a steam furnace to form an oxide film. At this time, the processing time is 6
h, 12h, and 24h, and the oxide film thickness is 11, 2 respectively.
It was produced by changing the wavelength to 2 and 44 nm. Next, the oxide film was removed by wet etching with a buffered hydrofluoric acid (BHF) solution to obtain high-quality polycrystalline silicon films of 96, 91, and 72 nm, respectively.
【0040】次に、この高品質化した多結晶シリコン膜
をエッチングし、島状の多結晶シリコン膜4を形成し、
続いてこの上にゲート絶縁膜7を成膜した。ゲート絶縁
膜7は常圧CVD法により430℃でSiH4ガスとO2
ガスを用いて成膜したSiO 2膜を用いた。膜厚は10
0nmとした。ここでは常圧CVD法を用いたが、スパ
ッタ法、減圧CVD法、プラズマCVD法、リモートプ
ラズマCVD法のいずれかによる膜厚50〜150nm
のSiO2膜を用いても良いことは言うまでもない。Next, this high-quality polycrystalline silicon film
Is etched to form an island-shaped polycrystalline silicon film 4,
Subsequently, a gate insulating film 7 was formed on this. Gate insulation
The film 7 is formed by SiH at 430 ° C. by the atmospheric pressure CVD method.FourGas and O2
SiO formed using gas 2A membrane was used. Film thickness is 10
It was set to 0 nm. Although the atmospheric pressure CVD method was used here,
Method, low pressure CVD method, plasma CVD method, remote control method
Film thickness 50-150 nm by either plasma CVD method
SiO2It goes without saying that a film may be used.
【0041】次に、ゲート絶縁膜7の膜質を改善するた
めに、N2雰囲気中、600℃で、12hのアニールを
行った。この後、ゲート電極8として多結晶シリコンを
CVD法により膜厚300nmで成膜した。続いて、図
4に示すようにエッチングを行いゲート電極8を形成し
た。ここではCVD法による多結晶シリコンを使用した
が、スパッタ法により形成してもよく、AlSi、Ti
N、Ti、Crなどの導電性材を使用してもよい。Next, in order to improve the film quality of the gate insulating film 7, annealing was performed for 12 hours at 600 ° C. in an N 2 atmosphere. Then, polycrystalline silicon was formed as the gate electrode 8 by the CVD method to a film thickness of 300 nm. Subsequently, as shown in FIG. 4, etching was performed to form a gate electrode 8. Although polycrystalline silicon formed by the CVD method is used here, it may be formed by the sputtering method.
A conductive material such as N, Ti or Cr may be used.
【0042】次に、特願平第4−307350号に開示
されている方法である不純物元素イオンであるボロン
(p型)又はリン(n型)と水素イオンからなるイオン
11を同時にイオン注入することにより、自己整合で不
純物元素をドーピングしてソース部5、ドレイン部6を
形成した。この場合、不純物イオンの活性化のためのア
ニールは行わないが、通常のイオン注入装置を用いて不
純物イオンのみを注入し、通常の活性化アニール(炉ア
ニール レーザーアニール、ランプアニールなど)を行
っても良い。Next, according to the method disclosed in Japanese Patent Application No. 4-307350, ions 11 of boron (p-type) or phosphorus (n-type) which are impurity element ions and hydrogen ions are simultaneously implanted. As a result, the source portion 5 and the drain portion 6 were formed by self-aligning the impurity element. In this case, annealing for activating the impurity ions is not performed, but only the impurity ions are implanted using a normal ion implantation device, and normal activation annealing (furnace annealing, laser annealing, lamp annealing, etc.) is performed. Is also good.
【0043】続いて、図5のように、層間絶縁膜9を成
膜した。層間絶縁膜9は、プラズマCVD法により30
0℃で成膜された膜厚500nmの窒化シリコン膜とし
た。このプラズマCVD法による窒化シリコン膜は、水
素含有量が多いため、後の工程の400℃程度のアニー
ルにより水素が拡散し、多結晶シリコン膜4中のダング
リングボンドをターミネイトして良好なトランジスタ特
性が得られることとなる。なお、層間絶縁膜9として、
段差の被覆性良好な常圧CVD法によるSiO 2膜、ま
たはTEOSガスを用いた常圧CVD法、プラズマCV
D法により形成された膜厚300〜500nmのSiO
2膜を使用してもよい。Then, as shown in FIG. 5, an interlayer insulating film 9 is formed.
Filmed The interlayer insulating film 9 is formed by plasma CVD to 30
As a silicon nitride film with a thickness of 500 nm formed at 0 ° C.
It was The silicon nitride film formed by this plasma CVD method is
Since the elemental content is high, annealing at about 400 ° C in the subsequent process
Hydrogen is diffused by the hydrogen, and dangling in the polycrystalline silicon film 4
Good transistor characteristics by terminating the ring bond
Will be obtained. As the interlayer insulating film 9,
SiO by atmospheric pressure CVD method with good step coverage 2Membrane
Or atmospheric pressure CVD method using TEOS gas, plasma CV
SiO having a film thickness of 300 to 500 nm formed by the D method
2Membranes may be used.
【0044】次に、コンタクトホールを開口した後、引
き出し電極10をスパッタ法により室温で形成すること
により、薄膜トランジスタを作製した。ここで、表3に
は、多結晶シリコン膜を酸化炉を用いて、常圧600℃
で水蒸気雰囲気下で、酸化処理時間を6h、12h、2
4hとすることにより酸化膜の膜厚を変化させて作製し
た薄膜トランジスタの特性を示した。また、酸化処理を
行わずに島状に加工して、常圧CVD法により430℃
で酸化シリコン膜を成膜することにより膜厚100nm
のゲート絶縁膜を形成すること以外は上記と同様にして
作成した薄膜トランジスタ(通常処理)、及び酸化処理
を行わずに島状に加工して、酸化炉を用いて常圧600
℃で水蒸気を導入し、12時間酸化し、続いて常圧CV
D法により430℃で更に酸化することにより成膜され
た膜厚100nmの酸化シリコン膜であるゲート絶縁膜
(ここではゲート絶縁膜の膜厚をそろえ耐圧を良好にす
るためにゲート絶縁膜が作成されているが、多結晶シリ
コン膜とゲート絶縁膜の界面は酸化して形成した酸化膜
によって形成されている。)を形成すること以外は上記
と同様にして作成した薄膜トランジスタ(従来法3)の
特性を併せて記載した。Next, after forming the contact hole, the extraction electrode 10 was formed at room temperature by a sputtering method to manufacture a thin film transistor. Here, in Table 3, the polycrystalline silicon film was heated at an atmospheric pressure of 600 ° C. using an oxidation furnace.
In a steam atmosphere for 6 hours, 12 hours, 2
The characteristic of the thin film transistor manufactured by changing the film thickness of the oxide film by setting it to 4 h was shown. In addition, it is processed into an island shape without performing oxidation treatment, and it is processed at 430 ° C. by an atmospheric pressure CVD method.
By forming a silicon oxide film by
Except that the gate insulating film is formed in the same manner as described above, and a thin film transistor (normal treatment) manufactured in the same manner as described above, and processed into an island shape without oxidation treatment, and an atmospheric pressure of 600 ° C. using an oxidation furnace.
Introduce steam at ℃, oxidize for 12 hours, then CV
A gate insulating film, which is a silicon oxide film having a film thickness of 100 nm formed by further oxidizing at 430 ° C. by the D method (here, the gate insulating film is formed to make the film thickness of the gate insulating film uniform and to improve the breakdown voltage). However, the interface between the polycrystalline silicon film and the gate insulating film is formed of an oxide film formed by oxidation.) Of a thin film transistor (conventional method 3) manufactured in the same manner as above. The characteristics are also described.
【0045】[0045]
【表3】 [Table 3]
【0046】表3からも明らかなように、この発明の方
法では、移動度、しきい値及びS係数のトランジスタの
特性が、通常処理及び従来法3より向上していることが
判る。また、従来法3のものは、この発明ほど移動度の
顕著な向上が見られず、かつしきい値及びS係数が劣化
して大きくなっている。これは通常処理及び従来法3の
ように、酸化して形成した酸化シリコン膜をそのままゲ
ート絶縁膜として使うと、この酸化シリコン膜自体が持
つ固定電荷が多くかつ多結晶シリコン膜と酸化シリコン
膜の界面が不良であるため、しきい値とS係数が高くな
っていると考えられる。また、その影響により移動度も
向上しないと考えられる。As is clear from Table 3, in the method of the present invention, the characteristics of the transistor such as the mobility, the threshold value and the S coefficient are improved as compared with the normal processing and the conventional method 3. Further, in Conventional Method 3, the mobility is not significantly improved as in the present invention, and the threshold value and the S coefficient are deteriorated and increased. This is because when the silicon oxide film formed by oxidation is used as it is as the gate insulating film as in the normal process and the conventional method 3, the silicon oxide film itself has a large fixed charge and the polycrystalline silicon film and the silicon oxide film have a large fixed charge. It is considered that the threshold and the S coefficient are high because the interface is defective. Moreover, it is considered that the mobility does not improve due to the influence.
【0047】図6には多結晶シリコン膜を酸化して除去
したときの多結晶シリコン膜の酸化除去膜厚と、n型ト
ランジスタの移動度との関係を示した。図中には高圧6
00℃で水蒸気を導入し酸化膜を形成したときのデータ
も示した。このとき酸化処理前の多結晶シリコン膜厚を
150〜300nmとした。図6から常圧に比べて、高
圧にすることで処理時間の短縮が行われていることがわ
かる。また、高圧にすることにより同じ処理時間で高移
動度化が図れていることがわかる。FIG. 6 shows the relationship between the oxidation-removed film thickness of the polycrystalline silicon film and the mobility of the n-type transistor when the polycrystalline silicon film is oxidized and removed. High pressure 6 in the figure
Data is also shown when steam is introduced at 00 ° C. to form an oxide film. At this time, the thickness of the polycrystalline silicon film before the oxidation treatment was set to 150 to 300 nm. It can be seen from FIG. 6 that the treatment time is shortened by increasing the pressure as compared with the normal pressure. Further, it can be seen that by increasing the pressure, the mobility can be increased in the same processing time.
【0048】[0048]
【発明の効果】以上説明したように、この発明の半導体
膜の製造方法によれば絶縁性基板上に非単結晶半導体膜
を形成した後、前記非単結晶半導体膜を酸化して酸化膜
を形成し前記酸化膜を除去することにより、酸化処理前
の非単結晶半導体膜の欠陥密度を低減することができ高
品質な非単結晶半導体膜を形成することができる。As described above, according to the method for manufacturing a semiconductor film of the present invention, after forming a non-single crystal semiconductor film on an insulating substrate, the non-single crystal semiconductor film is oxidized to form an oxide film. By forming and removing the oxide film, the defect density of the non-single-crystal semiconductor film before the oxidation treatment can be reduced and a high-quality non-single-crystal semiconductor film can be formed.
【0049】更に、前記の非単結晶半導体膜を酸化して
酸化膜を形成する工程を、水蒸気を含む雰囲気で行うこ
とにより酸化レートを上げスループットを良くすること
ができる。酸素ガスで酸化した場合に比べて、酸化レー
トは1桁以上向上する。さらに、水蒸気を含む雰囲気で
の酸化はプラズマなどを用いた酸化に比べて複数枚の基
板の処理が可能であり、量産に適している。Furthermore, by performing the step of forming the oxide film by oxidizing the non-single crystal semiconductor film in an atmosphere containing water vapor, the oxidation rate can be increased and the throughput can be improved. The oxidation rate is improved by one digit or more as compared with the case of oxidizing with oxygen gas. Further, oxidation in an atmosphere containing water vapor is more suitable for mass production because it can process a plurality of substrates than oxidation using plasma or the like.
【0050】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げること
ができ、処理時間短縮が図れ、スループットを良くする
ことができる。また、高圧にすることにより、同じ処理
時間で、高移動化を図ることができる。またさらに前記
と同様に、このような酸化では複数枚の基板の処理が可
能であり、量産に適している。In particular, by performing the treatment under a high pressure and in an atmosphere containing water vapor, the oxidation rate can be further increased, the processing time can be shortened, and the throughput can be improved. Further, by increasing the pressure, it is possible to achieve high transfer in the same processing time. Further, similarly to the above, such oxidation makes it possible to process a plurality of substrates, which is suitable for mass production.
【0051】また、700℃以下で処理することによ
り、前記絶縁性基板に比較的低コストな高歪点ガラスを
使用することができ、石英基板やサファイヤ基板などと
比べて低コストで大面積化できる利点がある。以上のよ
うに、低コストで大面積可能なガラス基板が使用できる
700℃以下の温度で、スループットが高く量産に適し
た、高品質は半導体膜の製造方法を提供することができ
る。Further, by treating at 700 ° C. or lower, a relatively low cost high strain point glass can be used for the insulating substrate, and the cost and the area can be increased as compared with a quartz substrate or a sapphire substrate. There are advantages. As described above, it is possible to provide a method of manufacturing a high-quality semiconductor film, which has a high throughput and is suitable for mass production, at a temperature of 700 ° C. or lower at which a glass substrate that can be manufactured in a large area at a low cost can be used.
【0052】また、この発明の薄膜トランジスタの製造
方法によれば、トランジスタ性能を示す移動度、しきい
値、S係数全ての特性を向上させることができる。特
に、移動の向上は顕著であり、高性能化な薄膜トランジ
スタを量産性良く製造できる。更に、前記の多結晶シリ
コン膜を酸化してシリコン酸化膜を形成する工程を、水
蒸気を含む雰囲気で行うことにより酸化レートを上げス
ループットを良くすることができる。酸素ガスで酸化し
た場合に比べて、酸化レートは1桁以上向上する。さら
に、水蒸気を含む雰囲気での酸化はプラズマなどを用い
た酸化に比べて複数枚の基板の処理が可能であり、量産
に適している。Further, according to the method of manufacturing a thin film transistor of the invention, it is possible to improve the characteristics of the mobility, the threshold value, and the S coefficient, which show the transistor performance. In particular, the movement is remarkably improved, and a high-performance thin film transistor can be manufactured with high mass productivity. Furthermore, by performing the step of forming the silicon oxide film by oxidizing the polycrystalline silicon film in an atmosphere containing water vapor, the oxidation rate can be increased and the throughput can be improved. The oxidation rate is improved by one digit or more as compared with the case of oxidizing with oxygen gas. Further, oxidation in an atmosphere containing water vapor is more suitable for mass production because it can process a plurality of substrates than oxidation using plasma or the like.
【0053】また、特に高圧下でかつ水蒸気を含む雰囲
気で行うことにより、より一層酸化レートを上げること
ができ処理時間短縮が図れスループットを良くすること
ができる。また、高圧にすることにより同じ処理時間で
高移動化が図れる。またさらに前記と同様に、このよう
な酸化では複数枚の基板の処理が可能であり、量産に適
している。In particular, by performing the treatment under a high pressure and in an atmosphere containing water vapor, the oxidation rate can be further increased, the processing time can be shortened, and the throughput can be improved. Further, by increasing the pressure, it is possible to achieve high transfer in the same processing time. Further, similarly to the above, such oxidation makes it possible to process a plurality of substrates, which is suitable for mass production.
【0054】また、700℃以下で処理することによ
り、前記絶縁性基板に比較的低コストな高歪点ガラスを
使用することができ、石英基板やサファイヤ基板などと
比べて低コストで大面積化できる利点がある。以上のよ
うに、低コストなガラス基板使用可能な700℃以下の
プロセス温度で作製できてかつ良好な性能を持つような
薄膜トランジスタの量産性の良い製造方法を提供するこ
とができる。Further, by treating at 700 ° C. or lower, a relatively low cost high strain point glass can be used for the insulating substrate, and the cost and the area can be increased as compared with a quartz substrate or a sapphire substrate. There are advantages. As described above, it is possible to provide a method for manufacturing a thin film transistor which can be manufactured at a process temperature of 700 ° C. or less and has good performance, which can be used as a low-cost glass substrate, and which has good mass productivity.
【図1】この発明の半導体膜の製造工程を示す概略断面
図である。FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a semiconductor film of the present invention.
【図2】この発明の半導体膜の製造工程を示す概略断面
図である。FIG. 2 is a schematic cross-sectional view showing a manufacturing process of a semiconductor film of the present invention.
【図3】この発明の半導体膜の製造工程を示す概略断面
図である。FIG. 3 is a schematic cross-sectional view showing the manufacturing process of the semiconductor film of the present invention.
【図4】この発明の薄膜トランジスタの製造工程を示す
概略断面図である。FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the thin film transistor of the invention.
【図5】この発明の薄膜トランジスタの製造工程を示す
概略断面図である。FIG. 5 is a schematic cross-sectional view showing the manufacturing process of the thin film transistor of the invention.
【図6】多結晶シリコン膜を酸化除去した膜厚に対する
n型薄膜トランジスタの移動度の関係を示すグラフであ
る。FIG. 6 is a graph showing the relationship of the mobility of an n-type thin film transistor with respect to the film thickness obtained by oxidizing and removing a polycrystalline silicon film.
1 絶縁性基板 2 非単結晶半導体膜 3 酸化膜 4 多結晶シリコン膜 5 ソース部 6 ドレイン部 7 ゲート絶縁膜 8 ゲート電極 9 層間絶縁膜 10 引き出し電極 11 不純物元素イオンおよび水素イオンからなるイ
オン 12 ガラス基板 21 高品質化された非単結晶半導体膜DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Non-single-crystal semiconductor film 3 Oxide film 4 Polycrystalline silicon film 5 Source part 6 Drain part 7 Gate insulating film 8 Gate electrode 9 Interlayer insulating film 10 Extraction electrode 11 Ions composed of impurity element ions and hydrogen ions 12 Glass Substrate 21 High quality non-single crystal semiconductor film
Claims (7)
する工程と、該非単結晶半導体膜の表面層を酸化して酸
化膜を形成する工程と、該酸化膜を除去することにより
半導体膜を製造する工程とからなることを特徴とする半
導体膜の製造方法。1. A step of forming a non-single crystal semiconductor film on an insulating substrate, a step of oxidizing a surface layer of the non-single crystal semiconductor film to form an oxide film, and a semiconductor by removing the oxide film. A method of manufacturing a semiconductor film, comprising the steps of manufacturing a film.
雰囲気下で行われる請求項1記載の半導体膜の製造方
法。2. The method for producing a semiconductor film according to claim 1, wherein the step of forming the oxide film is performed in an atmosphere containing water vapor.
m及び300〜700℃で行われる請求項1或いは2に
記載の半導体膜の製造方法。3. The step of forming an oxide film comprises 1 to 50 at
The method for producing a semiconductor film according to claim 1 or 2, which is performed at m and 300 to 700 ° C.
膜或いは多結晶膜である請求項1〜3いずれか一つに記
載の半導体膜の製造方法。4. The method for producing a semiconductor film according to claim 1, wherein the non-single-crystal semiconductor film is a microcrystalline film, an amorphous film or a polycrystalline film.
する工程と、該非単結晶半導体膜をアニール処理するこ
とにより多結晶半導体膜を形成する工程と、該多結晶半
導体膜の表面層を酸化して酸化膜を形成する工程と、該
酸化膜を除去することにより半導体膜を製造する工程
と、該半導体膜をエッチングして島状に加工する工程
と、ゲート絶縁膜を形成する工程と、ゲート電極を形成
する工程とからなることを特徴とする薄膜トランジスタ
の製造方法。5. A step of forming a non-single crystal semiconductor film on an insulating substrate, a step of forming a polycrystalline semiconductor film by annealing the non-single crystal semiconductor film, and a surface layer of the polycrystalline semiconductor film. A step of oxidizing the silicon to form an oxide film, a step of manufacturing a semiconductor film by removing the oxide film, a step of etching the semiconductor film into an island shape, and a step of forming a gate insulating film And a step of forming a gate electrode.
雰囲気下で行われる請求項5記載の薄膜トランジスタの
製造方法。6. The method of manufacturing a thin film transistor according to claim 5, wherein the step of forming the oxide film is performed in an atmosphere containing water vapor.
m及び300〜700℃で行われる請求項5或いは6に
記載の薄膜トランジスタの製造方法。7. The step of forming an oxide film comprises 1 to 50 at
The method for manufacturing a thin film transistor according to claim 5 or 6, which is performed at m and 300 to 700 ° C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30561093A JPH07162002A (en) | 1993-12-06 | 1993-12-06 | Manufacture of semiconductor film and manufacture of thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30561093A JPH07162002A (en) | 1993-12-06 | 1993-12-06 | Manufacture of semiconductor film and manufacture of thin-film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07162002A true JPH07162002A (en) | 1995-06-23 |
Family
ID=17947219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30561093A Pending JPH07162002A (en) | 1993-12-06 | 1993-12-06 | Manufacture of semiconductor film and manufacture of thin-film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07162002A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128182A (en) * | 2002-10-02 | 2004-04-22 | Renesas Technology Corp | Semiconductor integrated circuit device and its manufacturing method |
JP2004311986A (en) * | 2003-03-25 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006511963A (en) * | 2002-12-19 | 2006-04-06 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for planarizing materials by growing and removing sacrificial films |
JP2006319361A (en) * | 2006-07-19 | 2006-11-24 | Semiconductor Energy Lab Co Ltd | Method for manufacturing crystalline silicon film, and semiconductor device |
US7375401B2 (en) | 1996-02-23 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Static random access memory using thin film transistors |
JP2008277839A (en) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus |
US20110207302A1 (en) * | 2010-02-24 | 2011-08-25 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method, and substrate processing method and apparatus |
-
1993
- 1993-12-06 JP JP30561093A patent/JPH07162002A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7375401B2 (en) | 1996-02-23 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Static random access memory using thin film transistors |
JP2004128182A (en) * | 2002-10-02 | 2004-04-22 | Renesas Technology Corp | Semiconductor integrated circuit device and its manufacturing method |
JP2006511963A (en) * | 2002-12-19 | 2006-04-06 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for planarizing materials by growing and removing sacrificial films |
JP2004311986A (en) * | 2003-03-25 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006319361A (en) * | 2006-07-19 | 2006-11-24 | Semiconductor Energy Lab Co Ltd | Method for manufacturing crystalline silicon film, and semiconductor device |
JP4675294B2 (en) * | 2006-07-19 | 2011-04-20 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP2008277839A (en) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus |
US20110207302A1 (en) * | 2010-02-24 | 2011-08-25 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method, and substrate processing method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002359247A (en) | Semiconductor member, semiconductor device and manufacturing method therefor | |
JPH08139278A (en) | Manufacture of semiconductor device | |
JPH05243579A (en) | Semiconductor device | |
JPH07162002A (en) | Manufacture of semiconductor film and manufacture of thin-film transistor | |
JP3565993B2 (en) | Method for manufacturing semiconductor device | |
JPH04286336A (en) | Manufacture of semiconductor device | |
JP2776276B2 (en) | Method for manufacturing thin film transistor | |
JPH05243575A (en) | Thin film transistor and manufacture thereof | |
JP2834928B2 (en) | Semiconductor element | |
JPH03104209A (en) | Manufacture of semiconductor device | |
JP4200530B2 (en) | Thin film transistor manufacturing method | |
JPS63119576A (en) | Thin film transistor | |
JPH05275448A (en) | Manufacture of thin film semiconductor device | |
JPH07161996A (en) | Insulated-gate field-effect device and its manufacture | |
JPH0393273A (en) | Manufacture of thin film semiconductor device | |
JP4023367B2 (en) | Semiconductor film forming method and semiconductor film manufacturing method | |
JPH04186634A (en) | Manufacture of thin film semiconductor device | |
JPS63236310A (en) | Semiconductor device and manufacture thereof | |
JPH0319340A (en) | Manufacture of semiconductor device | |
JPH05218316A (en) | Semiconductor device and manufacture thereof | |
WO2022179615A1 (en) | Method for manufacturing semiconductor-on-insulator structure | |
JPH11176959A (en) | Manufacture of semiconductor device | |
JPH03280474A (en) | Semiconductor device and manufacture thereof | |
JPH02174237A (en) | Manufacture of semiconductor device | |
JPH06283423A (en) | Method of forming polycrystalline silicon film |