JPH07161184A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH07161184A JPH07161184A JP5302482A JP30248293A JPH07161184A JP H07161184 A JPH07161184 A JP H07161184A JP 5302482 A JP5302482 A JP 5302482A JP 30248293 A JP30248293 A JP 30248293A JP H07161184 A JPH07161184 A JP H07161184A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- refresh
- timer
- bank
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】メモリアクセスと同時にＤＲＡＭのリフレッシ
ュをすることにより、リフレッシュタイマのタイムアウ
ト時のリフレッシュと通常のメモリアクセスとの競合を
抑える。 【構成】バンク制御部２１０と、ｎ個のメモリバンクに
各々対応するリフレッシュタイマ２２１〜２２ｎと、メ
モリリフレッシュ制御部２３０とを有している。さら
に、メモリリフレッシュ制御部２３０は、タイマ比較部
２３３とメモリリフレッシュ起動部２３６とを有してい
る。中央処理装置１００からメモリアクセスが発生した
場合には、このメモリアクセスに係るメモリバンクに対
応するリフレッシュタイマ以外のリフレッシュタイマの
中から最も大きい値を示しているリフレッシュタイマを
特定して、このリフレッシュタイマに対応するメモリバ
ンクをリフレッシュする。
ュをすることにより、リフレッシュタイマのタイムアウ
ト時のリフレッシュと通常のメモリアクセスとの競合を
抑える。 【構成】バンク制御部２１０と、ｎ個のメモリバンクに
各々対応するリフレッシュタイマ２２１〜２２ｎと、メ
モリリフレッシュ制御部２３０とを有している。さら
に、メモリリフレッシュ制御部２３０は、タイマ比較部
２３３とメモリリフレッシュ起動部２３６とを有してい
る。中央処理装置１００からメモリアクセスが発生した
場合には、このメモリアクセスに係るメモリバンクに対
応するリフレッシュタイマ以外のリフレッシュタイマの
中から最も大きい値を示しているリフレッシュタイマを
特定して、このリフレッシュタイマに対応するメモリバ
ンクをリフレッシュする。
Description
【０００１】
【産業上の利用分野】本発明はダイナミックランダムア
クセスメモリ（以下、ＤＲＡＭという）のリフレッシュ
制御機構を有するメモリ制御装置に関する。
クセスメモリ（以下、ＤＲＡＭという）のリフレッシュ
制御機構を有するメモリ制御装置に関する。
【０００２】
【従来の技術】従来のメモリ制御装置では、ＤＲＡＭの
リフレッシュを行うにあたって、リフレッシュタイマの
タイムアウト時にリフレッシュを行ない、リフレッシュ
中は通常のメモリアクセスを禁止するように制御してい
た。例えば、特開平４−３６４２９５号公報には、ＤＲ
ＡＭを一定間隔でリフレッシュするためのタイミングを
生成するリフレッシュタイマと、ＤＲＡＭをリフレッシ
ュするアドレスをカウントするリフレッシュアドレスカ
ウンタとを有して、一定間隔でリフレッシュ要求信号を
発生するＤＲＡＭ制御回路が記載されている。
リフレッシュを行うにあたって、リフレッシュタイマの
タイムアウト時にリフレッシュを行ない、リフレッシュ
中は通常のメモリアクセスを禁止するように制御してい
た。例えば、特開平４−３６４２９５号公報には、ＤＲ
ＡＭを一定間隔でリフレッシュするためのタイミングを
生成するリフレッシュタイマと、ＤＲＡＭをリフレッシ
ュするアドレスをカウントするリフレッシュアドレスカ
ウンタとを有して、一定間隔でリフレッシュ要求信号を
発生するＤＲＡＭ制御回路が記載されている。
【０００３】
【発明が解決しようとする課題】この従来の技術では、
リフレッシュタイマのタイムアウトを契機に定期的にＤ
ＲＡＭのリフレッシュを行なうため、通常のメモリアク
セスがＤＲＡＭのリフレッシュタイミングと重なると、
通常のメモリアクセスが待たされることになり、メモリ
アクセス性能が低下するという問題があった。
リフレッシュタイマのタイムアウトを契機に定期的にＤ
ＲＡＭのリフレッシュを行なうため、通常のメモリアク
セスがＤＲＡＭのリフレッシュタイミングと重なると、
通常のメモリアクセスが待たされることになり、メモリ
アクセス性能が低下するという問題があった。
【０００４】
【課題を解決するための手段】上述した問題点を解決す
るため、本願発明では、複数のメモリバンクからなる記
憶装置に対する中央処理装置からのアクセスと前記記憶
装置内のＤＲＡＭのリフレッシュ動作とを調停するメモ
リ制御装置において、前記中央処理装置から要求された
メモリアクセスのアドレスに基づいて前記記憶装置内の
いずれのメモリバンクへのアクセスであるかを特定する
バンク制御手段と、前記記憶装置内の複数のメモリバン
クの各々に対応するように設けられ、該メモリバンクが
直前にリフレッシュされてからの経過時間を計数し、限
界値に達した時にはタイムアウト信号を発生する複数の
リフレッシュタイマ手段と、前記タイムアウト信号が発
生していればそのタイムアウト信号を発生したリフレッ
シュタイマ手段に対応するメモリバンクを選択して、そ
うでなければ前記リフレッシュタイマ手段の内、前記バ
ンク制御手段で特定されたメモリバンクに対応するリフ
レッシュタイマ手段を除き、対応するメモリバンクが最
も以前にリフレッシュされたことを示しているリフレッ
シュタイマ手段に対応するメモリバンクを選択して、リ
フレッシュを要求するタイマ比較手段と、このタイマ比
較手段からの要求に応じて前記記憶装置の該当メモリバ
ンクのＤＲＡＭをリフレッシュするメモリリフレッシュ
起動手段とを有する。
るため、本願発明では、複数のメモリバンクからなる記
憶装置に対する中央処理装置からのアクセスと前記記憶
装置内のＤＲＡＭのリフレッシュ動作とを調停するメモ
リ制御装置において、前記中央処理装置から要求された
メモリアクセスのアドレスに基づいて前記記憶装置内の
いずれのメモリバンクへのアクセスであるかを特定する
バンク制御手段と、前記記憶装置内の複数のメモリバン
クの各々に対応するように設けられ、該メモリバンクが
直前にリフレッシュされてからの経過時間を計数し、限
界値に達した時にはタイムアウト信号を発生する複数の
リフレッシュタイマ手段と、前記タイムアウト信号が発
生していればそのタイムアウト信号を発生したリフレッ
シュタイマ手段に対応するメモリバンクを選択して、そ
うでなければ前記リフレッシュタイマ手段の内、前記バ
ンク制御手段で特定されたメモリバンクに対応するリフ
レッシュタイマ手段を除き、対応するメモリバンクが最
も以前にリフレッシュされたことを示しているリフレッ
シュタイマ手段に対応するメモリバンクを選択して、リ
フレッシュを要求するタイマ比較手段と、このタイマ比
較手段からの要求に応じて前記記憶装置の該当メモリバ
ンクのＤＲＡＭをリフレッシュするメモリリフレッシュ
起動手段とを有する。
【０００５】また、さらに前記リフレッシュタイマ手段
の限界値の範囲内においてリフレッシュを抑止すべき範
囲を規定するタイマしきい値格納手段を有して、前記タ
イマ比較手段において、前記リフレッシュタイマ手段の
内、前記バンク制御手段で特定されたメモリバンクに対
応するリフレッシュタイマ手段を除き、対応するメモリ
バンクが最も以前にリフレッシュされたことを示してい
るリフレッシュタイマ手段の値が前記タイマしきい値格
納手段の規定する範囲外にあるときにのみ当該リフレッ
シュタイマ手段に対応するメモリバンクを選択してリフ
レッシュを要求する。
の限界値の範囲内においてリフレッシュを抑止すべき範
囲を規定するタイマしきい値格納手段を有して、前記タ
イマ比較手段において、前記リフレッシュタイマ手段の
内、前記バンク制御手段で特定されたメモリバンクに対
応するリフレッシュタイマ手段を除き、対応するメモリ
バンクが最も以前にリフレッシュされたことを示してい
るリフレッシュタイマ手段の値が前記タイマしきい値格
納手段の規定する範囲外にあるときにのみ当該リフレッ
シュタイマ手段に対応するメモリバンクを選択してリフ
レッシュを要求する。
【０００６】また、前記リフレッシュタイマ手段は、対
応するメモリバンクのＤＲＡＭのリフレッシュ時にリセ
ットされ、その後クロック毎にカウントアップされて、
所定の上限値に達するとカウントアップを停止してタイ
ムアウト信号を前記タイマ比較手段に伝達して、前記タ
イマ比較手段は、最も大きな値を有する前記リフレッシ
ュタイマ手段に対応するメモリバンクを、最も以前にリ
フレッシュされたメモリバンクとして扱う。
応するメモリバンクのＤＲＡＭのリフレッシュ時にリセ
ットされ、その後クロック毎にカウントアップされて、
所定の上限値に達するとカウントアップを停止してタイ
ムアウト信号を前記タイマ比較手段に伝達して、前記タ
イマ比較手段は、最も大きな値を有する前記リフレッシ
ュタイマ手段に対応するメモリバンクを、最も以前にリ
フレッシュされたメモリバンクとして扱う。
【０００７】
【実施例】次に本願発明のメモリ制御装置の第１の実施
例について図面を参照して詳細に説明する。
例について図面を参照して詳細に説明する。
【０００８】図１を参照すると、本願発明の第１の実施
例であるメモリ制御装置２００は、バンク制御部２１０
と、ｎ個のリフレッシュタイマ２２１〜２２ｎと、メモ
リリフレッシュ制御部２３０とを有している。さらに、
メモリリフレッシュ制御部２３０は、タイマ比較部２３
３とメモリリフレッシュ起動部２３６とを有している。
そして、中央処理装置１００とバンク制御部２１０によ
って接続し、ｎ個のメモリバンク３１１〜３１ｎから構
成される記憶装置３００とメモリリフレッシュ起動部２
３６によって接続している。
例であるメモリ制御装置２００は、バンク制御部２１０
と、ｎ個のリフレッシュタイマ２２１〜２２ｎと、メモ
リリフレッシュ制御部２３０とを有している。さらに、
メモリリフレッシュ制御部２３０は、タイマ比較部２３
３とメモリリフレッシュ起動部２３６とを有している。
そして、中央処理装置１００とバンク制御部２１０によ
って接続し、ｎ個のメモリバンク３１１〜３１ｎから構
成される記憶装置３００とメモリリフレッシュ起動部２
３６によって接続している。
【０００９】バンク制御部２１０は、中央処理装置１０
０からメモリアクセスが発生した場合に、そのアクセス
しようとするアドレスから記憶装置３００のどのメモリ
バンクにアクセスすべきものかを決定してタイマ比較部
２３３に伝達する。例えば、”０００００００”番地か
ら”０ＦＦＦＦＦＦ”番地（１６進数表記）までを１つ
目のバンクに割り当て、”１００００００”番地から”
１ＦＦＦＦＦＦ”番地までを２つ目のバンクに割り当て
る等といったメモリの割り当てを予め行なう。
０からメモリアクセスが発生した場合に、そのアクセス
しようとするアドレスから記憶装置３００のどのメモリ
バンクにアクセスすべきものかを決定してタイマ比較部
２３３に伝達する。例えば、”０００００００”番地か
ら”０ＦＦＦＦＦＦ”番地（１６進数表記）までを１つ
目のバンクに割り当て、”１００００００”番地から”
１ＦＦＦＦＦＦ”番地までを２つ目のバンクに割り当て
る等といったメモリの割り当てを予め行なう。
【００１０】リフレッシュタイマ２２１〜２２ｎは、記
憶装置３００の各メモリバンク３１１〜３１ｎに対応し
て設けられ、対応するメモリバンクが直前にリフレッシ
ュされてから経過した時間をタイマ比較部２３３に伝達
する。つまり、これらリフレッシュタイマ２２１〜２２
ｎは、リフレッシュ時にリセットされて、その後クロッ
ク毎にカウントアップされていく。また、これらリフレ
ッシュタイマ２２１〜２２ｎは、所定の上限値に達する
とカウントアップを停止し、タイムアウト信号をタイマ
比較部２３３に伝達する。
憶装置３００の各メモリバンク３１１〜３１ｎに対応し
て設けられ、対応するメモリバンクが直前にリフレッシ
ュされてから経過した時間をタイマ比較部２３３に伝達
する。つまり、これらリフレッシュタイマ２２１〜２２
ｎは、リフレッシュ時にリセットされて、その後クロッ
ク毎にカウントアップされていく。また、これらリフレ
ッシュタイマ２２１〜２２ｎは、所定の上限値に達する
とカウントアップを停止し、タイムアウト信号をタイマ
比較部２３３に伝達する。
【００１１】タイマ比較部２３３は、リフレッシュタイ
マ２２１〜２２ｎが示す値の中から最も大きい値を示し
ているリフレッシュタイマを特定する機能を有する。そ
して、中央処理装置１００からメモリアクセスが発生し
た場合には、このメモリアクセスに係るメモリバンクに
対応するリフレッシュタイマ以外のリフレッシュタイマ
の中から最も大きい値を示しているリフレッシュタイマ
を特定して、このリフレッシュタイマに対応するメモリ
バンクをリフレッシュするように、タイマ比較部２３３
からメモリリフレッシュ起動部２３６に指示を与える。
また、タイマ比較部２３３がリフレッシュタイマ２２１
〜２２ｎの何れかからタイムアウト信号を受け取った場
合には、そのタイムアウト信号を発生したリフレッシュ
タイマに対応するメモリバンクをリフレッシュするよう
に、タイマ比較部２３３からメモリリフレッシュ起動部
２３６に指示を与える。
マ２２１〜２２ｎが示す値の中から最も大きい値を示し
ているリフレッシュタイマを特定する機能を有する。そ
して、中央処理装置１００からメモリアクセスが発生し
た場合には、このメモリアクセスに係るメモリバンクに
対応するリフレッシュタイマ以外のリフレッシュタイマ
の中から最も大きい値を示しているリフレッシュタイマ
を特定して、このリフレッシュタイマに対応するメモリ
バンクをリフレッシュするように、タイマ比較部２３３
からメモリリフレッシュ起動部２３６に指示を与える。
また、タイマ比較部２３３がリフレッシュタイマ２２１
〜２２ｎの何れかからタイムアウト信号を受け取った場
合には、そのタイムアウト信号を発生したリフレッシュ
タイマに対応するメモリバンクをリフレッシュするよう
に、タイマ比較部２３３からメモリリフレッシュ起動部
２３６に指示を与える。
【００１２】メモリリフレッシュ起動部２３６は、タイ
マ比較部２３３からメモリリフレッシュ要求を指示され
た記憶装置３００内のメモリバンクについてメモリリフ
レッシュを行う。このメモリリフレッシュ起動部２３６
は各メモリバンク毎に対応するようにｎ個のリフレッシ
ュアドレスカウンタを有し、指示されたメモリバンクを
リフレッシュするように、記憶装置３００に対してリフ
レッシュアドレスを供給する。なお、これらメモリリフ
レッシュ制御の機能をＤＲＡＭ側が有している場合に
は、リフレッシュ要求をメモリバンクに伝達するだけで
構わない。
マ比較部２３３からメモリリフレッシュ要求を指示され
た記憶装置３００内のメモリバンクについてメモリリフ
レッシュを行う。このメモリリフレッシュ起動部２３６
は各メモリバンク毎に対応するようにｎ個のリフレッシ
ュアドレスカウンタを有し、指示されたメモリバンクを
リフレッシュするように、記憶装置３００に対してリフ
レッシュアドレスを供給する。なお、これらメモリリフ
レッシュ制御の機能をＤＲＡＭ側が有している場合に
は、リフレッシュ要求をメモリバンクに伝達するだけで
構わない。
【００１３】次に本願発明の上記第１の実施例の動作に
ついて流れ図を参照して説明する。
ついて流れ図を参照して説明する。
【００１４】図２を参照すると、本願発明の上記第１の
実施例のメモリ制御装置では、まず、いずれかのリフレ
ッシュタイマでタイムアウトが発生したかどうかをタイ
マ比較部２３３にて判断する（ステップ５０１）。タイ
ムアウトが発生していれば、そのタイムアウトを発生し
たリフレッシュタイマに対応するメモリバンクについて
のリフレッシュ動作を、メモリリフレッシュ起動部２３
６の制御の下で行なう（ステップ５０４）。このとき、
中央処理装置１００からメモリアクセス要求が発生して
いたとしても、そのメモリアクセスはメモリリフレッシ
ュが終了するまで禁止される。メモリリフレッシュ終了
後は、対応するリフレッシュタイマがリセットされ（ス
テップ５０５）、再びステップ５０１の判断を行なう。
実施例のメモリ制御装置では、まず、いずれかのリフレ
ッシュタイマでタイムアウトが発生したかどうかをタイ
マ比較部２３３にて判断する（ステップ５０１）。タイ
ムアウトが発生していれば、そのタイムアウトを発生し
たリフレッシュタイマに対応するメモリバンクについて
のリフレッシュ動作を、メモリリフレッシュ起動部２３
６の制御の下で行なう（ステップ５０４）。このとき、
中央処理装置１００からメモリアクセス要求が発生して
いたとしても、そのメモリアクセスはメモリリフレッシ
ュが終了するまで禁止される。メモリリフレッシュ終了
後は、対応するリフレッシュタイマがリセットされ（ス
テップ５０５）、再びステップ５０１の判断を行なう。
【００１５】ステップ５０１にてタイムアウトが発生し
ていないと判断したときには、次に中央処理装置１００
からメモリアクセス要求が発生しているかを判断し（ス
テップ５０２）、発生していれば当該メモリアクセスと
同時にタイマ比較部２３３で、このメモリアクセスに係
るメモリバンクに対応するリフレッシュタイマ以外のリ
フレッシュタイマの中から最も大きい値を示しているリ
フレッシュタイマを特定する（ステップ５０３）。そし
て、このリフレッシュタイマに対応するメモリバンクを
リフレッシュするようにメモリリフレッシュ起動部２３
６に伝達する。このリフレッシュ要求を受けたメモリリ
フレッシュ起動部２３６は、記憶装置３００内の該当す
るメモリバンクについてリフレッシュ動作を行なう（ス
テップ５０４）。メモリリフレッシュ終了後は、対応す
るリフレッシュタイマがリセットされ（ステップ５０
５）、再びステップ５０１の判断を行なう。
ていないと判断したときには、次に中央処理装置１００
からメモリアクセス要求が発生しているかを判断し（ス
テップ５０２）、発生していれば当該メモリアクセスと
同時にタイマ比較部２３３で、このメモリアクセスに係
るメモリバンクに対応するリフレッシュタイマ以外のリ
フレッシュタイマの中から最も大きい値を示しているリ
フレッシュタイマを特定する（ステップ５０３）。そし
て、このリフレッシュタイマに対応するメモリバンクを
リフレッシュするようにメモリリフレッシュ起動部２３
６に伝達する。このリフレッシュ要求を受けたメモリリ
フレッシュ起動部２３６は、記憶装置３００内の該当す
るメモリバンクについてリフレッシュ動作を行なう（ス
テップ５０４）。メモリリフレッシュ終了後は、対応す
るリフレッシュタイマがリセットされ（ステップ５０
５）、再びステップ５０１の判断を行なう。
【００１６】上述のように、本願第１の実施例によれ
ば、メモリアクセスが発生したのと同時に、そのメモリ
アクセスに係るメモリバンク以外のメモリバンクの中で
最も以前にリフレッシュされたメモリバンクをリフレッ
シュすることにより、リフレッシュタイムアウトの発生
する度合いを低く抑えて、リフレッシュ動作と通常のメ
モリアクセスとがなるべく同時期に重ならないようにす
ることができる。
ば、メモリアクセスが発生したのと同時に、そのメモリ
アクセスに係るメモリバンク以外のメモリバンクの中で
最も以前にリフレッシュされたメモリバンクをリフレッ
シュすることにより、リフレッシュタイムアウトの発生
する度合いを低く抑えて、リフレッシュ動作と通常のメ
モリアクセスとがなるべく同時期に重ならないようにす
ることができる。
【００１７】次に本願発明のメモリ制御装置の第２の実
施例について図面を参照して詳細に説明する。
施例について図面を参照して詳細に説明する。
【００１８】図３を参照すると、本願発明の第２の実施
例であるメモリ制御装置２００は、タイマしきい値格納
部２９０を設けている点以外は第１の実施例と同様の構
成を有している。タイマしきい値格納部２９０は、中央
処理装置１００からメモリアクセスが発生した場合にこ
のメモリアクセスに係るメモリバンクに対応するリフレ
ッシュタイマ以外のリフレッシュタイマの中から最も大
きい値を示しているリフレッシュタイマ（以下、最大リ
フレッシュタイマという）の値に対するしきい値を格納
するものである。つまり、最大リフレッシュタイマの値
は、タイマ比較部２３４においてタイマしきい値格納部
２９０のしきい値と比較され、最大リフレッシュタイマ
の値の方が大きい場合のみ、メモリリフレッシュ起動部
２３６に当該メモリバンクをリフレッシュするように伝
達する。このようにすることにより、必要以上のリフレ
ッシュの発生を抑えるように制御することができる。
例であるメモリ制御装置２００は、タイマしきい値格納
部２９０を設けている点以外は第１の実施例と同様の構
成を有している。タイマしきい値格納部２９０は、中央
処理装置１００からメモリアクセスが発生した場合にこ
のメモリアクセスに係るメモリバンクに対応するリフレ
ッシュタイマ以外のリフレッシュタイマの中から最も大
きい値を示しているリフレッシュタイマ（以下、最大リ
フレッシュタイマという）の値に対するしきい値を格納
するものである。つまり、最大リフレッシュタイマの値
は、タイマ比較部２３４においてタイマしきい値格納部
２９０のしきい値と比較され、最大リフレッシュタイマ
の値の方が大きい場合のみ、メモリリフレッシュ起動部
２３６に当該メモリバンクをリフレッシュするように伝
達する。このようにすることにより、必要以上のリフレ
ッシュの発生を抑えるように制御することができる。
【００１９】このタイマしきい値格納部２９０のしきい
値は、中央処理装置１００からの指示により任意の値を
設定することができる。例えば、リフレッシュタイマの
最大値の半分程度に設定することが考えられる。但し、
この場合、第１の実施例と比べてリフレッシュタイマの
タイムアウトの発生する割合が高くなるおそれがある。
値は、中央処理装置１００からの指示により任意の値を
設定することができる。例えば、リフレッシュタイマの
最大値の半分程度に設定することが考えられる。但し、
この場合、第１の実施例と比べてリフレッシュタイマの
タイムアウトの発生する割合が高くなるおそれがある。
【００２０】次に本願発明の上記第２の実施例の動作に
ついて流れ図を参照して説明する。
ついて流れ図を参照して説明する。
【００２１】図４を参照すると、本願発明の上記第２の
実施例のメモリ制御装置では、まず、いずれかのリフレ
ッシュタイマでタイムアウトが発生したかどうかをタイ
マ比較部２３４にて判断する（ステップ６０１）。タイ
ムアウトが発生していれば、そのタイムアウトを発生し
たリフレッシュタイマに対応するメモリバンクについて
のリフレッシュ動作を、メモリリフレッシュ起動部２３
６の制御の下で行なう（ステップ６０５）。このとき、
中央処理装置１００からメモリアクセス要求が発生して
いたとしても、そのメモリアクセスはメモリリフレッシ
ュが終了するまで禁止される。メモリリフレッシュ終了
後は、対応するリフレッシュタイマがリセットされ（ス
テップ６０６）、再びステップ６０１の判断を行なう。
実施例のメモリ制御装置では、まず、いずれかのリフレ
ッシュタイマでタイムアウトが発生したかどうかをタイ
マ比較部２３４にて判断する（ステップ６０１）。タイ
ムアウトが発生していれば、そのタイムアウトを発生し
たリフレッシュタイマに対応するメモリバンクについて
のリフレッシュ動作を、メモリリフレッシュ起動部２３
６の制御の下で行なう（ステップ６０５）。このとき、
中央処理装置１００からメモリアクセス要求が発生して
いたとしても、そのメモリアクセスはメモリリフレッシ
ュが終了するまで禁止される。メモリリフレッシュ終了
後は、対応するリフレッシュタイマがリセットされ（ス
テップ６０６）、再びステップ６０１の判断を行なう。
【００２２】ステップ６０１にてタイムアウトが発生し
ていないと判断したときには、次に中央処理装置１００
からメモリアクセス要求が発生しているかを判断し（ス
テップ６０２）、発生していれば当該メモリアクセスと
同時にタイマ比較部２３４で、このメモリアクセスに係
るメモリバンクに対応するリフレッシュタイマ以外のリ
フレッシュタイマの中から最も大きい値を示しているリ
フレッシュタイマを特定する（ステップ６０３）。そし
て、このリフレッシュタイマの値とタイマしきい値格納
部２９０のしきい値とを比較して（ステップ６０４）、
リフレッシュタイマの値の方が大きければ、このリフレ
ッシュタイマに対応するメモリバンクをリフレッシュす
るようにメモリリフレッシュ起動部２３６に伝達する。
このリフレッシュ要求を受けたメモリリフレッシュ起動
部２３６は、記憶装置３００内の該当するメモリバンク
についてリフレッシュ動作を行なう（ステップ６０
５）。メモリリフレッシュ終了後は、対応するリフレッ
シュタイマがリセットされ（ステップ６０６）、再びス
テップ６０１の判断を行なう。
ていないと判断したときには、次に中央処理装置１００
からメモリアクセス要求が発生しているかを判断し（ス
テップ６０２）、発生していれば当該メモリアクセスと
同時にタイマ比較部２３４で、このメモリアクセスに係
るメモリバンクに対応するリフレッシュタイマ以外のリ
フレッシュタイマの中から最も大きい値を示しているリ
フレッシュタイマを特定する（ステップ６０３）。そし
て、このリフレッシュタイマの値とタイマしきい値格納
部２９０のしきい値とを比較して（ステップ６０４）、
リフレッシュタイマの値の方が大きければ、このリフレ
ッシュタイマに対応するメモリバンクをリフレッシュす
るようにメモリリフレッシュ起動部２３６に伝達する。
このリフレッシュ要求を受けたメモリリフレッシュ起動
部２３６は、記憶装置３００内の該当するメモリバンク
についてリフレッシュ動作を行なう（ステップ６０
５）。メモリリフレッシュ終了後は、対応するリフレッ
シュタイマがリセットされ（ステップ６０６）、再びス
テップ６０１の判断を行なう。
【００２３】上述のように、本願第２の実施例によれ
ば、タイマしきい値格納部２９０を設けることにより、
本願第１の実施例に比較して、リフレッシュの頻度を低
く抑えて、ＤＲＡＭの消費電力を抑えることができる。
ば、タイマしきい値格納部２９０を設けることにより、
本願第１の実施例に比較して、リフレッシュの頻度を低
く抑えて、ＤＲＡＭの消費電力を抑えることができる。
【００２４】
【発明の効果】以上説明したように、本発明によるメモ
リ制御装置は、中央処理装置からのアクセス中に、アク
セスされていないメモリバンクのＤＲＡＭをリフレッシ
ュすることにより、リフレッシュタイムアウトの発生す
る度合いを低く抑えて、リフレッシュ動作と通常のメモ
リアクセスとがなるべく同時期に重ならないようにする
ことができ、また、タイマしきい値を調整することによ
り消費電力を抑えながら本発明の作用効果を奏すること
が可能となる。
リ制御装置は、中央処理装置からのアクセス中に、アク
セスされていないメモリバンクのＤＲＡＭをリフレッシ
ュすることにより、リフレッシュタイムアウトの発生す
る度合いを低く抑えて、リフレッシュ動作と通常のメモ
リアクセスとがなるべく同時期に重ならないようにする
ことができ、また、タイマしきい値を調整することによ
り消費電力を抑えながら本発明の作用効果を奏すること
が可能となる。
【図１】本発明のメモリ制御装置の第１の実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明のメモリ制御装置の第１の実施例の動作
を表す流れ図である。
を表す流れ図である。
【図３】本発明のメモリ制御装置の第２の実施例を示す
ブロック図である。
ブロック図である。
【図４】本発明のメモリ制御装置の第２の実施例の動作
を表す流れ図である。
を表す流れ図である。
１００ 中央処理装置 ２００ メモリ制御装置 ２１０ バンク制御部 ２２１〜２２ｎ リフレッシュタイマ ２３０ メモリリフレッシュ制御部 ２３３，２３４ タイマ比較部 ２３６ メモリリフレッシュ起動部 ２９０ タイマしきい値格納部 ３００ 記憶装置 ３１１〜３１ｎ メモリバンク
Claims (2)
- 【請求項１】複数のメモリバンクからなる記憶装置に対
する中央処理装置からのアクセスと前記記憶装置内のダ
イナミックランダムアクセスメモリのリフレッシュ動作
とを調停するメモリ制御装置において、 前記中央処理装置から要求されたメモリアクセスのアド
レスに基づいて前記記憶装置内のいずれのメモリバンク
へのアクセスであるかを特定するバンク制御手段と、 前記記憶装置内の複数のメモリバンクの各々に対応する
ように設けられ、該メモリバンクが直前にリフレッシュ
されてからの経過時間を計数し、限界値に達した時には
タイムアウト信号を発生する複数のリフレッシュタイマ
手段と、 前記タイムアウト信号が発生していればそのタイムアウ
ト信号を発生したリフレッシュタイマ手段に対応するメ
モリバンクを選択して、前記タイムアウト信号が発生し
ていなければ前記リフレッシュタイマ手段の内、前記バ
ンク制御手段で特定されたメモリバンクに対応するリフ
レッシュタイマ手段以外で、対応するメモリバンクが最
も以前にリフレッシュされたことを示しているリフレッ
シュタイマ手段に対応するメモリバンクを選択して、リ
フレッシュを要求するタイマ比較手段と、 このタイマ比較手段からの要求に応じて前記記憶装置の
該当メモリバンクのダイナミックランダムアクセスメモ
リをリフレッシュするメモリリフレッシュ起動手段とを
有することを特徴とするメモリ制御装置。 - 【請求項２】複数のメモリバンクからなる記憶装置に対
する中央処理装置からのアクセスと前記記憶装置内のダ
イナミックランダムアクセスメモリのリフレッシュ動作
とを調停するメモリ制御装置において、 前記中央処理装置から要求されたメモリアクセスのアド
レスに基づいて前記記憶装置内のいずれのメモリバンク
へのアクセスであるかを特定するバンク制御手段と、 前記記憶装置内の複数のメモリバンクの各々に対応する
ように設けられ、該メモリバンクが直前にリフレッシュ
されてからの経過時間を計数し、限界値に達した時には
タイムアウト信号を発生する複数のリフレッシュタイマ
手段と、 これらリフレッシュタイマ手段の限界値の範囲内におい
てリフレッシュを抑止すべき範囲を規定するタイマしき
い値格納手段と、 前記タイムアウト信号が発生していればそのタイムアウ
ト信号を発生したリフレッシュタイマ手段に対応するメ
モリバンクを選択して、前記タイムアウト信号が発生し
ていなければ前記リフレッシュタイマ手段の内、前記バ
ンク制御手段で特定されたメモリバンクに対応するリフ
レッシュタイマ手段以外で、対応するメモリバンクが最
も以前にリフレッシュされたことを示しているリフレッ
シュタイマ手段の値が前記タイマしきい値格納手段の規
定する範囲外にあるときには当該リフレッシュタイマ手
段に対応するメモリバンクを選択して、リフレッシュを
要求するタイマ比較手段と、 このタイマ比較手段からの要求に応じて前記記憶装置の
該当メモリバンクのダイナミックランダムアクセスメモ
リをリフレッシュするメモリリフレッシュ起動手段とを
有することを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302482A JP2590712B2 (ja) | 1993-12-02 | 1993-12-02 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302482A JP2590712B2 (ja) | 1993-12-02 | 1993-12-02 | メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161184A true JPH07161184A (ja) | 1995-06-23 |
| JP2590712B2 JP2590712B2 (ja) | 1997-03-12 |
Family
ID=17909490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302482A Expired - Lifetime JP2590712B2 (ja) | 1993-12-02 | 1993-12-02 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590712B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6654303B2 (en) | 2001-06-15 | 2003-11-25 | Sharp Kabushiki Kaisha | Semiconductor memory device, method for controlling same, and electronic information apparatus |
| US6661692B2 (en) | 2001-06-26 | 2003-12-09 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
| US7093067B2 (en) * | 2001-03-30 | 2006-08-15 | International Business Machines Corporation | DRAM architecture enabling refresh and access operations in the same bank |
| JP2007242158A (ja) * | 2006-03-09 | 2007-09-20 | Fujitsu Ltd | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 |
| US9824740B2 (en) | 2002-06-20 | 2017-11-21 | Rambus Inc. | Dynamic memory supporting simultaneous refresh and data-access transactions |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956296A (ja) * | 1982-09-27 | 1984-03-31 | Fujitsu Ltd | ダイナミックメモリのリフレッシュ装置 |
| JPH05109269A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | ダイナミツクメモリのリフレツシユ制御回路 |
-
1993
- 1993-12-02 JP JP5302482A patent/JP2590712B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956296A (ja) * | 1982-09-27 | 1984-03-31 | Fujitsu Ltd | ダイナミックメモリのリフレッシュ装置 |
| JPH05109269A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | ダイナミツクメモリのリフレツシユ制御回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7093067B2 (en) * | 2001-03-30 | 2006-08-15 | International Business Machines Corporation | DRAM architecture enabling refresh and access operations in the same bank |
| US6654303B2 (en) | 2001-06-15 | 2003-11-25 | Sharp Kabushiki Kaisha | Semiconductor memory device, method for controlling same, and electronic information apparatus |
| US6661692B2 (en) | 2001-06-26 | 2003-12-09 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
| US9824740B2 (en) | 2002-06-20 | 2017-11-21 | Rambus Inc. | Dynamic memory supporting simultaneous refresh and data-access transactions |
| US10593390B2 (en) | 2002-06-20 | 2020-03-17 | Rambus Inc. | Dynamic memory supporting simultaneous refresh and data-access transactions |
| JP2007242158A (ja) * | 2006-03-09 | 2007-09-20 | Fujitsu Ltd | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2590712B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070011397A1 (en) | Dram with hidden refresh | |
| EP1625590B1 (en) | Selective bank refresh | |
| US5583823A (en) | Dram refresh circuit | |
| US6285616B1 (en) | Memory refreshing control apparatus comprising a unique refreshing counter | |
| US5822265A (en) | DRAM controller with background refresh | |
| CN110556139B (zh) | 用以控制存储器的电路及相关的方法 | |
| US20020069319A1 (en) | Method and apparatus of event-driven based refresh for high performance memory controller | |
| JP2590712B2 (ja) | メモリ制御装置 | |
| WO1998018130A1 (en) | Intelligent refresh controller for dynamic memory devices | |
| US20050078538A1 (en) | Selective address-range refresh | |
| JP2978871B2 (ja) | リフレッシュ制御方式 | |
| JP2913099B2 (ja) | Ｄｒａｍリフレッシュ装置 | |
| JP3675349B2 (ja) | アクセス制御方法およびアクセス制御回路 | |
| JPH08129883A (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 | |
| JPH097367A (ja) | Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法 | |
| JP2594757B2 (ja) | 記憶装置のリフレッシュ制御回路 | |
| JPH04143993A (ja) | Ｄｒａｍコントローラ | |
| JPH0258793A (ja) | Ｄｒａｍ制御装置 | |
| JPH06236683A (ja) | メモリリフレッシュ制御回路 | |
| JPS63191397A (ja) | 情報処理装置 | |
| JPS6139298A (ja) | ダイナミツクランダムアクセスメモリの制御装置 | |
| JP2001331366A (ja) | メモリコントロール装置 | |
| JPH04132078A (ja) | メモリリフレッシュ方式 | |
| JPH06325570A (ja) | ダイナミックメモリリフレッシュ回路 | |
| JPH0241108B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961022 |