JPH0716015B2 - フォトカプラ - Google Patents

フォトカプラ

Info

Publication number
JPH0716015B2
JPH0716015B2 JP8307885A JP8307885A JPH0716015B2 JP H0716015 B2 JPH0716015 B2 JP H0716015B2 JP 8307885 A JP8307885 A JP 8307885A JP 8307885 A JP8307885 A JP 8307885A JP H0716015 B2 JPH0716015 B2 JP H0716015B2
Authority
JP
Japan
Prior art keywords
lead
light receiving
light
photocoupler
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8307885A
Other languages
English (en)
Other versions
JPS61241986A (ja
Inventor
英昭 元嶋
啓二 鎌崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8307885A priority Critical patent/JPH0716015B2/ja
Publication of JPS61241986A publication Critical patent/JPS61241986A/ja
Publication of JPH0716015B2 publication Critical patent/JPH0716015B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体素子をリード上に固着した後、このリ
ードを外部端子として利用するようにしたフォトカプラ
に関する。
［発明の技術的背景］ 半導体素子をリードや基板等の上に接着固定する場合の
手段として、素子とリードや基板との間の電気的な接続
機能を兼ね備えた金とシリコンとの共晶や導電性の銀ペ
ースト組成物を用いるものがよく知られている。また半
導体素子のなかにはMOS LSI（MOS型半導体集積回路）、
LSI（高密度半導体集積回路）、CCD（電荷結合素子）、
バイポーラIC、SOS（シリコン オン サファイア）IC
などのように基板電極を半導体素子上のボンディングバ
ッドから引き出すことができ、素子の裏面をリードや基
板に電気的に接続する必要が特にない場合には、接着固
定のために非導電性のエポキシ樹脂が用いられる。従っ
てこの場合、リードや基板は単に半導体素子を支持する
だけである。
第３図はサイリスタ フォトカプラの受光側であるフォ
トサイリスタの従来の構成を示すものであり、第３図
（ａ）は断面図、第３図（ｂ）は平面図である。第３図
において11、12、13はそれぞれリードである。上記三つ
のリードのうち中央に位置するリード13の先端にはマウ
ントベッド14が形成されており、このマウントベッド14
上には絶縁性の接着部材、例えばエポキシ樹脂系の接着
剤15によりフォトサイリスタ ペレット16が接着され
る。このフォトサイリスタ ペレット16は図示するよう
に、Ｎ型半導体基板17内に一対のＰ型半導体領域18、19
を形成し、かつ一方のＰ型半導体領域19内にＮ型半導体
領域20を形成してPNPN接合を構成するものであり、一方
のＰ型半導体領域18がアノードに、Ｎ型半導体領域20が
カソードにされている。そして、アノードであるＰ型半
導体領域18から取り出される電極と上記リード11とがボ
ンディング ワイヤ21を介して接続され、カソードであ
るＮ型半導体領域20から取り出される電極と上記リード
12とがボンディング ワイヤ22を介して接続される。
このようにして構成された受光側は、同様にリード上に
発光ダイオードを固定した発光側と共に、一般的なフォ
トカプラの構造を示す第４図の断面図のように対向した
状態で組み合わされ、樹脂モールドによる外囲器31およ
び光通路32が形成されて完成される。
このようなサイリスタ フォトカプラの等価回路は第５
図に示す通りである。このようなフォトカプラでは発光
ダイオード33に電流を流して発光させることにより、フ
ォトサイリスタ34をスイッチ制御することができる。な
お、第５図において35ないし40は発光側および受光側の
リードを折曲形成して構成した外部端子であり、発光側
の端子37および受光側の端子39はどこにも接続されずフ
ローティング状態にされている。
［背景技術の問題点］ 従来のサイリスタ フォトカプラでは、受光側において
フォトサイリスタ ペレット16が接着固定されるリード
13は何の配線もなされずそのまま外部端子39として外囲
器から導出されている。その理由は、リード13とその両
側に位置しているリード11、12とはタイバー（図示せ
ず）によって結合され、製造工程でリード13によりリー
ド11、12を保持しており、モールド成型後にそれぞれの
リードに分離されるからである。この結果、受光側から
導出される外部端子は３本となり、受光側とのバランス
をとるために発光側から導出される外部端子も３本にさ
れている。このため、従来のサイリスタ フォトカプラ
では受光側および発光側共に無駄は外部端子を１本ずつ
設けることになり、この結果、外観形状が大きくなると
いう欠点がある。そしてこのことが製造価格の低減化の
妨げとなっている。これは上記のようなサイリスタ フ
ォトカプラに限らず、種々のフォトカプラについても同
様である。
［発明の目的］ この発明は上記のような事情を考慮してなされたもので
ありその目的は、外観形状を小型にでき、これにより製
造価格を低減できるフォトカプラを提供することにあ
る。
［発明のが概要］ この発明のフォトカプラは、発光側および受光側を有
し、上記発光側には外部導出用の第１、第２のリードが
接続された発光素子を設け、上記受光側には、外部導出
用の第３のリード及びこれと一体的に形成されたマウン
トベッドと、上記マウントベッドの一部に設けられた突
起部と、ポリイミド系樹脂を含む溶液の塗布及び硬化処
理により上記マウントベッドの表面上に形成された厚さ
が５μｍないし50μｍの絶縁性樹脂層と、上記絶縁性樹
脂層上に接着部材を介して接着され、第１、第２の電極
を有する受光素子と、上記受光素子の第１の電極と上記
突起部とを電気的に接続する第１の配線と、上記第３の
リードに隣接して設けられた外部導出用の第４のリード
と、上記受光素子の第２の電極と上記第４のリードとを
電気的に接続する第２の配線とを設けたことを特徴とす
る。
［発明の実施例］ 以下、図面を参照してこの発明を実施例により説明す
る。
第１図はこの発明を従来と同様にサイリスタ フォトカ
プラに実施した場合の受光側の構成を示すものであり、
第１図（ａ）は断面図、第１図（ｂ）は平面図である。
なお、説明にあたり、従来と対応する箇所には同じ符号
を付して行なう。この実施例装置では、従来装置で設け
られていた前記３本のリード11、12、13のうち１本のリ
ード11が省略され、さらにリード13のマウントベッド14
にはボンディングワイヤ接続用の突起部41が新たに設け
られている。そして上記マウントベッド14上には、予め
絶縁性のポリイミド樹脂を含む前駆体溶液の塗布および
その後の加熱工程による硬化処理により形成されたポリ
イミド樹脂層42が設けられ、この層42上にフォトサイリ
スタ ペレット16が絶縁性の接着部材、例えばエポキシ
樹脂系の接着剤15を用いて接着固定されている。
上記フォトサイリスタ ペレット16は従来と同様に、Ｎ
型半導体基板17内に一対のＰ型半導体領域18、19を形成
し、かつ一方のＰ型半導体領域19内にＮ型半導体領域20
を形成してPNPN接合を構成しており、一方のＰ型半導体
領域18がアノードに、Ｎ型半導体領域20がカソードにさ
れている。そして、アノードであるＰ型半導体領域18か
ら取り出される電極がリード13のマウントベッド14に設
けられたボンディングワイヤ接続用の突起部41にボンデ
ィング ワイヤ21により接続され、カソードであるＮ型
半導体領域20から取り出される電極が、従来と同様にリ
ード12にボンディング ワイヤ22により接続される。
このような構成の受光側は、リード上に発光ダイオード
を固定した発光側と共に、前記第４図の断面図に示すよ
うに対向した状態で組み合わされ、樹脂モールドによる
外囲器および光通路を形成することによって完成され
る。
このようなサイリスタ フォトカプラの等価回路は第２
図に示す通りである。受光側では２本の外部端子38と40
を設ければよいので、受光側でも従来のような余分な外
部端子を設ける必要がなく、受光側および発光側共に余
分な外部端子を従来よりも１本ずつ削減することができ
る。すなわち、従来、外部端子が６ピンであったDIP型
のフォトカプラが４ピンとなり、この結果、外観形状を
従来装置よりも小型化することができる。また、これに
より製造価格を低減することができる。
上記実施例装置において、ポリイミド樹脂層42をポリイ
ミド樹脂を含む前駆体溶液の塗布およびその後の加熱工
程による硬化処理により形成することにより、その平坦
性を十分に保つことができる。そして、その厚さを５μ
ｍないし50μｍにした場合、1mm四方の半導体ペレット
で1000V以上の絶縁耐圧を得ることが確認されており、
リード13を外部端子の一つとして用いることは何等問題
がない。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
第１図の実施例装置において、リード13にはフォトサイ
リスタ ペレット16上の一つの領域から取り出された電
極のみが接続される場合について説明したが、Ｐ型半導
体領域18が複数箇所に分散して形成されるような場合に
はこれらの領域から取り出されるすべての電極をリード
13に接続するようにしてもよい。
［発明の効果］ 以上説明したようにこの発明によれば、外観形状を小型
にでき、これにより製造価格を低減できるフォトカプラ
を提供することができる。
【図面の簡単な説明】
第１図はこの発明に係るフォトカプラの一実施例の構成
を示す断面図および平面図、第２図は上記実施例装置の
完成後の等価回路図、第３図は従来の装置の構成を示す
断面図および平面図、第４図は一般的なフォトカプラの
構造を示す断面図、第５図は従来装置の完成後の等価回
路図である。 11,12,13…リード、14…マウントベッド、15…絶縁性の
エポキシ樹脂系接着剤、16…フォトサイリスタ ペレッ
ト、21,22…ボンディング ワイヤ、41…ボンディング
ワイヤ接続用の突起部、42…ポリイミド樹脂層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】発光側および受光側を有するフォトカプラ
    において、 上記発光側には外部導出用の第１、第２のリードが接続
    された発光素子を設け、 上記受光側には、 外部導出用の第３のリード及びこれと一体的に形成され
    たマウントベッドと、 上記マウントベッドの一部に設けられた突起部と、 ポリイミド系樹脂を含む溶液の塗布及び硬化処理により
    上記マウントベッドの表面上に形成された厚さが５μｍ
    ないし50μｍの絶縁性樹脂層と、 上記絶縁性樹脂層上に接着部材を介して接着され、第
    １、第２の電極を有する受光素子と、 上記受光素子の第１の電極と上記突起部とを電気的に接
    続する第１の配線と、 上記第３のリードに隣接して設けられた外部導出用の第
    ４のリードと、 上記受光素子の第２の電極と上記第４のリードとを電気
    的に接続する第２の配線とを設けたことを特徴とするフ
    ォトカプラ。
JP8307885A 1985-04-18 1985-04-18 フォトカプラ Expired - Lifetime JPH0716015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8307885A JPH0716015B2 (ja) 1985-04-18 1985-04-18 フォトカプラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8307885A JPH0716015B2 (ja) 1985-04-18 1985-04-18 フォトカプラ

Publications (2)

Publication Number Publication Date
JPS61241986A JPS61241986A (ja) 1986-10-28
JPH0716015B2 true JPH0716015B2 (ja) 1995-02-22

Family

ID=13792140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8307885A Expired - Lifetime JPH0716015B2 (ja) 1985-04-18 1985-04-18 フォトカプラ

Country Status (1)

Country Link
JP (1) JPH0716015B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5779155B2 (ja) * 2012-08-28 2015-09-16 株式会社東芝 半導体装置
JP7354034B2 (ja) * 2020-03-19 2023-10-02 株式会社東芝 光結合装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721847A (en) * 1980-07-14 1982-02-04 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPS61241986A (ja) 1986-10-28

Similar Documents

Publication Publication Date Title
US6975023B2 (en) Co-packaged control circuit, transistor and inverted diode
US8330252B2 (en) Integrated circuit device and method for the production thereof
JPH0644642B2 (ja) 発光ダイオードアレイヘッドの製造方法
JP3195720B2 (ja) 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
JP4449724B2 (ja) 半導体モジュール
JPH0716015B2 (ja) フォトカプラ
US3581166A (en) Gold-aluminum leadout structure of a semiconductor device
JPH06283639A (ja) 混成集積回路
JPH0530360Y2 (ja)
JP3717597B2 (ja) 半導体装置
JPH05304282A (ja) 集積回路装置
US6404060B1 (en) Semiconductor device having a chip-on-chip structure
JPH0661529A (ja) 発光装置およびその製造方法
JP2805563B2 (ja) 反射型光結合装置およびその製造方法
JPS6138634B2 (ja)
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPS61234588A (ja) 光半導体素子用サブマウント
US20220085232A1 (en) Semiconductor device
JP3883612B2 (ja) 半導体装置
JP3639390B2 (ja) 半導体装置
JPH10284755A (ja) フォトカプラ
JP2587722Y2 (ja) 半導体装置
TWI300994B (en) Compact multiple led chips module and the method for producing thereof
JP3824806B2 (ja) 電力制御用半導体モジュール
JPS5935001Y2 (ja) 光双方向性サイリスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term