JPH0715690A - 階調補正回路 - Google Patents
階調補正回路Info
- Publication number
- JPH0715690A JPH0715690A JP7550593A JP7550593A JPH0715690A JP H0715690 A JPH0715690 A JP H0715690A JP 7550593 A JP7550593 A JP 7550593A JP 7550593 A JP7550593 A JP 7550593A JP H0715690 A JPH0715690 A JP H0715690A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input video
- video signal
- signal
- cumulative histogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、ダイナミックレンジが小さいブラ
ウン管を有効に使うための階調補正回路に関するもの
で、入力信号が暗い部分に集中している信号に対しても
映像の黒レベルが浮くように見える事なく階調補正を行
うことを目的とする。 【構成】 入力された映像信号のフィールド毎の累積ヒ
ストグラムをとり全サンプル数で除算し正規化し出力す
る累積ヒストグラム回路と、入力された映像信号のＡＰ
Ｌを検出するＡＰＬ検出回路と、入力信号から前記ＡＰ
Ｌ検出回路の出力信号を加算する第１の加算回路と、前
記累積ヒストグラム回路の出力信号から前記第１の加算
回路の出力信号を減算する第１の減算回路と、前記第１
の減算回路に定数を乗算する第１の乗算回路と、前記第
１の乗算回路の出力を入力された映像信号に加算する第
２の加算回路を備えた階調補正回路。
ウン管を有効に使うための階調補正回路に関するもの
で、入力信号が暗い部分に集中している信号に対しても
映像の黒レベルが浮くように見える事なく階調補正を行
うことを目的とする。 【構成】 入力された映像信号のフィールド毎の累積ヒ
ストグラムをとり全サンプル数で除算し正規化し出力す
る累積ヒストグラム回路と、入力された映像信号のＡＰ
Ｌを検出するＡＰＬ検出回路と、入力信号から前記ＡＰ
Ｌ検出回路の出力信号を加算する第１の加算回路と、前
記累積ヒストグラム回路の出力信号から前記第１の加算
回路の出力信号を減算する第１の減算回路と、前記第１
の減算回路に定数を乗算する第１の乗算回路と、前記第
１の乗算回路の出力を入力された映像信号に加算する第
２の加算回路を備えた階調補正回路。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミックレンジが
小さいブラウン管を有効に使うための階調補正回路に関
するものである。
小さいブラウン管を有効に使うための階調補正回路に関
するものである。
【０００２】
【従来の技術】近年、テレビ受信機の大画面化、高画質
化が進み、表示装置であるブラウン管のダイナミックレ
ンジを有効に利用するための階調補正回路が重要視さ
れ、様々な提案がなされている。
化が進み、表示装置であるブラウン管のダイナミックレ
ンジを有効に利用するための階調補正回路が重要視さ
れ、様々な提案がなされている。
【０００３】以下、図１３〜図１６を用いて従来の階調
補正回路を説明する。図１３は従来の階調補正回路の構
成を示すブロック図である。図１３において、１は入力
された映像信号のフィールド毎の累積ヒストグラムをと
り全サンプル数で除算し正規化を行う累積ヒストグラム
回路である。２は前記累積ヒストグラム回路１から入力
信号を減算する減算回路である。３は前記減算回路２の
出力に定数を乗算し補正信号を得る乗算回路である。４
は前記乗算回路３の出力信号を入力信号に加算する加算
回路である。
補正回路を説明する。図１３は従来の階調補正回路の構
成を示すブロック図である。図１３において、１は入力
された映像信号のフィールド毎の累積ヒストグラムをと
り全サンプル数で除算し正規化を行う累積ヒストグラム
回路である。２は前記累積ヒストグラム回路１から入力
信号を減算する減算回路である。３は前記減算回路２の
出力に定数を乗算し補正信号を得る乗算回路である。４
は前記乗算回路３の出力信号を入力信号に加算する加算
回路である。
【０００４】以上のように構成された階調補正回路につ
いて、以下、図１４〜図１６を用いてその動作について
説明する。
いて、以下、図１４〜図１６を用いてその動作について
説明する。
【０００５】まず、累積ヒストグラム回路１において入
力された映像信号のフィールド毎の累積ヒストグラムを
とり、全サンプル数で除算し、正規化した、（ｂ）（図
１４に示す）を出力する。図１４では入力信号を８ビッ
トの２５６階調とし、０〜２５６までのレベルにサンプ
ルが分布している状態を示すが、特に３２〜６４レベル
に集中している。
力された映像信号のフィールド毎の累積ヒストグラムを
とり、全サンプル数で除算し、正規化した、（ｂ）（図
１４に示す）を出力する。図１４では入力信号を８ビッ
トの２５６階調とし、０〜２５６までのレベルにサンプ
ルが分布している状態を示すが、特に３２〜６４レベル
に集中している。
【０００６】次に、減算回路２において、累積ヒストグ
ラム１から出力された信号から入力映像信号を減算し、
（ｌ）（図１５において実線で記す）を得る。そして乗
算回路３で減算回路２から出力された信号に定数を乗算
して補正量を決め、補正信号（ｍ）（図１５において破
線で示す）として出力する。図１５では定数を１／２と
している。
ラム１から出力された信号から入力映像信号を減算し、
（ｌ）（図１５において実線で記す）を得る。そして乗
算回路３で減算回路２から出力された信号に定数を乗算
して補正量を決め、補正信号（ｍ）（図１５において破
線で示す）として出力する。図１５では定数を１／２と
している。
【０００７】最後に加算回路４で前記入力映像信号と前
記補正信号ｍを加算し、出力（ｎ）（図１６に示す）を
得る。
記補正信号ｍを加算し、出力（ｎ）（図１６に示す）を
得る。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、入力映像信号が暗い部分の３２〜６４レ
ベルの階調に集中しているため、累積ヒストグラムの分
布形状は上に凸となり、補正信号（ｍ）は３２〜６４の
階調で正の値ばかりとなり、映像の黒レベルが浮くよう
に見えるという問題点がある。
うな構成では、入力映像信号が暗い部分の３２〜６４レ
ベルの階調に集中しているため、累積ヒストグラムの分
布形状は上に凸となり、補正信号（ｍ）は３２〜６４の
階調で正の値ばかりとなり、映像の黒レベルが浮くよう
に見えるという問題点がある。
【０００９】本発明は上述の問題点に鑑み、入力信号が
暗い部分に集中している信号に対しても映像の黒レベル
が浮くように見える事なく本来の補正を行うことのでき
る階調補正回路を提供するものである。
暗い部分に集中している信号に対しても映像の黒レベル
が浮くように見える事なく本来の補正を行うことのでき
る階調補正回路を提供するものである。
【００１０】
【課題を解決するための手段】この問題点を解決するた
めに本発明の第１の発明の階調補正回路は、入力映像映
像信号のフィールド毎の累積ヒストグラムをとり、全サ
ンプル数で除算し、正規化する累積ヒストグラム回路
と、前記入力映像信号の平均画像水準（以下、ＡＰＬと
記す）を検出するＡＰＬ検出回路と、前記入力映像信号
に前記ＡＰＬ検出回路の出力信号を加算する第１の加算
回路と、前記累積ヒストグラム回路の出力信号から前記
第１の加算回路の出力信号を減算する減算回路と、前記
減算回路から出力された信号に定数を乗算する乗算回路
と、前記乗算回路の出力信号を前記入力映像信号に加算
する第２の加算回路とから構成されていることを特徴と
するものである。
めに本発明の第１の発明の階調補正回路は、入力映像映
像信号のフィールド毎の累積ヒストグラムをとり、全サ
ンプル数で除算し、正規化する累積ヒストグラム回路
と、前記入力映像信号の平均画像水準（以下、ＡＰＬと
記す）を検出するＡＰＬ検出回路と、前記入力映像信号
に前記ＡＰＬ検出回路の出力信号を加算する第１の加算
回路と、前記累積ヒストグラム回路の出力信号から前記
第１の加算回路の出力信号を減算する減算回路と、前記
減算回路から出力された信号に定数を乗算する乗算回路
と、前記乗算回路の出力信号を前記入力映像信号に加算
する第２の加算回路とから構成されていることを特徴と
するものである。
【００１１】また第２の発明の階調補正装置は、入力映
像信号のフィールド毎の累積ヒストグラムをとり、全サ
ンプル数で除算し、正規化する累積ヒストグラム回路
と、前記入力映像信号のＡＰＬを検出するＡＰＬ検出回
路と、前記入力映像信号と前記ＡＰＬ検出回路の出力信
号とを乗算する第１の乗算回路と、前記累積ヒストグラ
ム回路の出力信号から前記第１の乗算回路の出力信号を
減算する減算回路と、前記減算回路から出力された信号
に定数を乗算する第２の乗算回路と、前記第２の乗算回
路の出力信号を前記入力映像信号に加算する加算回路と
から構成されていることを特徴とするものである。
像信号のフィールド毎の累積ヒストグラムをとり、全サ
ンプル数で除算し、正規化する累積ヒストグラム回路
と、前記入力映像信号のＡＰＬを検出するＡＰＬ検出回
路と、前記入力映像信号と前記ＡＰＬ検出回路の出力信
号とを乗算する第１の乗算回路と、前記累積ヒストグラ
ム回路の出力信号から前記第１の乗算回路の出力信号を
減算する減算回路と、前記減算回路から出力された信号
に定数を乗算する第２の乗算回路と、前記第２の乗算回
路の出力信号を前記入力映像信号に加算する加算回路と
から構成されていることを特徴とするものである。
【００１２】
【作用】上記の構成を有する階調補正回路によって、本
発明は入力映像信号のＡＰＬを検出し、前記入力映像信
号を補正することで入力映像信号が暗い部分に集中して
いる信号に対しても映像の黒レベルが浮くように見える
ことなく本来の補正を行うことができる。
発明は入力映像信号のＡＰＬを検出し、前記入力映像信
号を補正することで入力映像信号が暗い部分に集中して
いる信号に対しても映像の黒レベルが浮くように見える
ことなく本来の補正を行うことができる。
【００１３】
【実施例】（実施例１）以下、本発明の第１の発明の一
実施例の階調補正回路を、図１〜図６を用いて説明す
る。
実施例の階調補正回路を、図１〜図６を用いて説明す
る。
【００１４】図１は本発明の階調補正回路の構成を示す
ブロック図である。図１において、１は入力映像信号の
フィールド毎の累積ヒストグラムをとり、全サンプル数
で除算し、正規化して出力する累積ヒストグラム回路で
ある。６は入力映像信号のＡＰＬを検出するＡＰＬ検出
回路である。５は入力映像信号から前記ＡＰＬ検出回路
６の出力信号を加算する第１の加算回路である。２は前
記累積ヒストグラム回路１の出力信号から前記加算回路
５の出力信号を減算する減算回路である。３は前記減算
回路２に定数を乗算する乗算回路である。４は前記乗算
回路３の出力を入力映像信号に加算する第２の加算回路
である。
ブロック図である。図１において、１は入力映像信号の
フィールド毎の累積ヒストグラムをとり、全サンプル数
で除算し、正規化して出力する累積ヒストグラム回路で
ある。６は入力映像信号のＡＰＬを検出するＡＰＬ検出
回路である。５は入力映像信号から前記ＡＰＬ検出回路
６の出力信号を加算する第１の加算回路である。２は前
記累積ヒストグラム回路１の出力信号から前記加算回路
５の出力信号を減算する減算回路である。３は前記減算
回路２に定数を乗算する乗算回路である。４は前記乗算
回路３の出力を入力映像信号に加算する第２の加算回路
である。
【００１５】以上のように構成された階調補正回路につ
いて、図２〜図６を用いてその動作について説明する。
いて、図２〜図６を用いてその動作について説明する。
【００１６】まず、累積ヒストグラム回路１において入
力映像信号のフィールド毎の累積ヒストグラムをとり、
全サンプル数で除算し、正規化した（ｂ）（図２に示
す）を出力する。図２では入力映像信号を８ビットの２
５６階調とし、０〜２５５のレベルにサンプルが分布し
ているが、特に３２〜６４レベルに集中しているため累
積ヒストグラムは３２〜６４のレベルで傾きが大きくな
っている。
力映像信号のフィールド毎の累積ヒストグラムをとり、
全サンプル数で除算し、正規化した（ｂ）（図２に示
す）を出力する。図２では入力映像信号を８ビットの２
５６階調とし、０〜２５５のレベルにサンプルが分布し
ているが、特に３２〜６４レベルに集中しているため累
積ヒストグラムは３２〜６４のレベルで傾きが大きくな
っている。
【００１７】また、ＡＰＬ検出回路６で前記入力映像信
号のＡＰＬを検出し、ＡＰＬが低いときは大きい値（ス
テップ）を出力し、ＡＰＬが高いときは小さい値（ステ
ップ）を出力する。図２においては累積ヒストグラムが
（ｂ）のとき、ＡＰＬが６４／２５６とし、ＡＰＬ検出
回路６からは（ｂ）のＡＰＬに対して６４ステップが出
力されている。
号のＡＰＬを検出し、ＡＰＬが低いときは大きい値（ス
テップ）を出力し、ＡＰＬが高いときは小さい値（ステ
ップ）を出力する。図２においては累積ヒストグラムが
（ｂ）のとき、ＡＰＬが６４／２５６とし、ＡＰＬ検出
回路６からは（ｂ）のＡＰＬに対して６４ステップが出
力されている。
【００１８】次に第１の加算回路５で前記ＡＰＬ検出回
路６の出力（ｃ）（図３に示す）を入力映像信号（ａ）
に加算し、（ｄ）（図４に示す）を得る。
路６の出力（ｃ）（図３に示す）を入力映像信号（ａ）
に加算し、（ｄ）（図４に示す）を得る。
【００１９】そして、累積ヒストグラム回路１の出力信
号（ｂ）から加算回路５の出力信号（ｄ）を減算回路２
で減算して補正信号（ｅ）（図５に示す）を得る。
号（ｂ）から加算回路５の出力信号（ｄ）を減算回路２
で減算して補正信号（ｅ）（図５に示す）を得る。
【００２０】そして乗算回路３で補正の効果を決める定
数を乗算し（図５では１／２としている）、補正信号
（ｆ）（図５に示す）となる。
数を乗算し（図５では１／２としている）、補正信号
（ｆ）（図５に示す）となる。
【００２１】最後に加算回路４で入力映像信号と前記補
正信号（ｆ）とを加算し、出力信号（ｇ）（図６に示
す）を得る。
正信号（ｆ）とを加算し、出力信号（ｇ）（図６に示
す）を得る。
【００２２】以上のように、入力映像信号からＡＰＬ検
出回路６を用いてＡＰＬを検出し、この値を入力映像信
号に加えた信号を用いて補正信号を得ることで、映像の
黒レベルが浮くように見えることなく階調補正を行うこ
とが出来る。
出回路６を用いてＡＰＬを検出し、この値を入力映像信
号に加えた信号を用いて補正信号を得ることで、映像の
黒レベルが浮くように見えることなく階調補正を行うこ
とが出来る。
【００２３】（実施例２）次に、本発明の第２の発明の
一実施例の階調補正回路を図７〜図１２を用いて説明す
る。
一実施例の階調補正回路を図７〜図１２を用いて説明す
る。
【００２４】図７は第２の発明の階調補正回路の構成を
示すブロック図である。図７において、１は入力映像信
号のフィールド毎の累積ヒストグラムをとり、全サンプ
ル数で除算し、正規化して出力する累積ヒストグラム回
路である。６は入力映像信号のＡＰＬを検出するＡＰＬ
検出回路である。７は入力映像信号に前記ＡＰＬ検出回
路６の出力信号を乗算する第１の乗算回路である。２は
前記累積ヒストグラム回路１の出力信号から前記第１の
乗算回路７の出力信号を減算する減算回路である。３は
前記減算回路２に定数を乗算する第２の乗算回路であ
る。４は前記第２の乗算回路３の出力信号を入力映像信
号に加算する加算回路である。
示すブロック図である。図７において、１は入力映像信
号のフィールド毎の累積ヒストグラムをとり、全サンプ
ル数で除算し、正規化して出力する累積ヒストグラム回
路である。６は入力映像信号のＡＰＬを検出するＡＰＬ
検出回路である。７は入力映像信号に前記ＡＰＬ検出回
路６の出力信号を乗算する第１の乗算回路である。２は
前記累積ヒストグラム回路１の出力信号から前記第１の
乗算回路７の出力信号を減算する減算回路である。３は
前記減算回路２に定数を乗算する第２の乗算回路であ
る。４は前記第２の乗算回路３の出力信号を入力映像信
号に加算する加算回路である。
【００２５】以上のように構成された階調補正回路につ
いて、以下に図８〜図１２を用いてその動作について説
明する。
いて、以下に図８〜図１２を用いてその動作について説
明する。
【００２６】まず、累積ヒストグラム回路１において、
入力映像信号のフィールド毎の累積ヒストグラムをと
り、全サンプル数で除算し、正規化して、（ｂ）（図８
に示す）を出力する。図８では入力映像信号を８ビット
の２５６階調とし、０〜２５５のレベルにサンプルが分
布しているが、特に３２〜６４レベルに集中しているた
め累積ヒストグラムは３２〜６４のレベルで傾きが大き
くなっている。
入力映像信号のフィールド毎の累積ヒストグラムをと
り、全サンプル数で除算し、正規化して、（ｂ）（図８
に示す）を出力する。図８では入力映像信号を８ビット
の２５６階調とし、０〜２５５のレベルにサンプルが分
布しているが、特に３２〜６４レベルに集中しているた
め累積ヒストグラムは３２〜６４のレベルで傾きが大き
くなっている。
【００２７】また、ＡＰＬ検出回路６で入力映像信号の
ＡＰＬを検出し、ＡＰＬが低いときは大きい値を出力
し、ＡＰＬが高いときは小さい値を出力する。図８にお
いては累積ヒストグラムがｂのときＡＰＬが６４／２５
６とし、ＡＰＬ検出回路からは（ｂ）のＡＰＬに対し
て、数値２が出力されている（図９に示す）。
ＡＰＬを検出し、ＡＰＬが低いときは大きい値を出力
し、ＡＰＬが高いときは小さい値を出力する。図８にお
いては累積ヒストグラムがｂのときＡＰＬが６４／２５
６とし、ＡＰＬ検出回路からは（ｂ）のＡＰＬに対し
て、数値２が出力されている（図９に示す）。
【００２８】次に第１の乗算回路７でＡＰＬ検出回路の
出力（ｃ）である数値２を入力映像信号（ａ）に乗算
し、（ｈ）（図１０に示す）を得る。
出力（ｃ）である数値２を入力映像信号（ａ）に乗算
し、（ｈ）（図１０に示す）を得る。
【００２９】そして、前記累積ヒストグラム回路１の出
力（ｂ）から前記第１の乗算回路７の出力信号（ｈ）を
減算回路２で減算し、補正信号（ｉ）（図１１に実線で
示す）を得る。
力（ｂ）から前記第１の乗算回路７の出力信号（ｈ）を
減算回路２で減算し、補正信号（ｉ）（図１１に実線で
示す）を得る。
【００３０】そして乗算回路３で補正の効果を決める定
数を乗算し（図１１では１／２としている）、補正信号
（ｊ）（図１１に破線で示す）となる。最後に加算回路
４で入力映像信号と前記補正信号（ｊ）とを加算し、出
力信号（ｋ）（図１２）を得る。
数を乗算し（図１１では１／２としている）、補正信号
（ｊ）（図１１に破線で示す）となる。最後に加算回路
４で入力映像信号と前記補正信号（ｊ）とを加算し、出
力信号（ｋ）（図１２）を得る。
【００３１】以上のように、入力映像信号からＡＰＬ検
出回路６を用いてＡＰＬを検出し、この値を入力映像信
号に乗算した信号より補正信号を得て階調補正信号を行
うので、映像の黒レベルが浮くように見えることなく補
正を行うことができる。
出回路６を用いてＡＰＬを検出し、この値を入力映像信
号に乗算した信号より補正信号を得て階調補正信号を行
うので、映像の黒レベルが浮くように見えることなく補
正を行うことができる。
【００３２】
【発明の効果】以上のように本発明の第１の発明では、
従来の階調補正回路にＡＰＬ検出回路、第１の加算回路
を付加することで、入力映像信号が比較的暗い階調レベ
ルに集中したときもＡＰＬ検出回路でＡＰＬを検出し、
入力映像信号を補正することで、集中している階調レベ
ルで正負の補正信号を得て、映像の黒レベルが浮くよう
に見えることなく本来の補正を行うことのでき、その実
用的効果は大なるものがある。
従来の階調補正回路にＡＰＬ検出回路、第１の加算回路
を付加することで、入力映像信号が比較的暗い階調レベ
ルに集中したときもＡＰＬ検出回路でＡＰＬを検出し、
入力映像信号を補正することで、集中している階調レベ
ルで正負の補正信号を得て、映像の黒レベルが浮くよう
に見えることなく本来の補正を行うことのでき、その実
用的効果は大なるものがある。
【００３３】また、本発明の第２の発明では、従来の階
調補正回路にＡＰＬ検出回路、第１の乗算回路を付加す
ることで、入力映像信号が比較的暗い階調レベルに集中
したときも、ＡＰＬ検出回路でＡＰＬを検出し、入力映
像信号を補正することで集中している階調レベルで正負
の補正信号を得て、映像の黒レベルが浮くように見える
ことなく本来の補正を行うことのできる。さらに第１の
発明の階調補正回路の第１の加算回路の代わりに乗算回
路を用いることで、入力信号の黒レベル（０階調）は変
化せず一定であるため、階調補正の効果は大きくなる。
調補正回路にＡＰＬ検出回路、第１の乗算回路を付加す
ることで、入力映像信号が比較的暗い階調レベルに集中
したときも、ＡＰＬ検出回路でＡＰＬを検出し、入力映
像信号を補正することで集中している階調レベルで正負
の補正信号を得て、映像の黒レベルが浮くように見える
ことなく本来の補正を行うことのできる。さらに第１の
発明の階調補正回路の第１の加算回路の代わりに乗算回
路を用いることで、入力信号の黒レベル（０階調）は変
化せず一定であるため、階調補正の効果は大きくなる。
【図１】本発明の第１の発明の一実施例における階調補
正回路のブロック図
正回路のブロック図
【図２】同階調補正回路の動作を示す波形図
【図３】同階調補正回路の動作を示す波形図
【図４】同階調補正回路の動作を示す波形図
【図５】同階調補正回路の動作を示す波形図
【図６】同階調補正回路の動作を示す波形図
【図７】本発明の第２の発明の一実施例における階調補
正回路のブロック図
正回路のブロック図
【図８】同階調補正回路の動作を示す波形図
【図９】同階調補正回路の動作を示す波形図
【図１０】同階調補正回路の動作を示す波形図
【図１１】同階調補正回路の動作を示す波形図
【図１２】同階調補正回路の動作を示す波形図
【図１３】従来の階調補正回路の一例を示すブロック図
【図１４】同階調補正の動作を説明するための波形図
【図１５】同階調補正の動作を説明するための波形図
【図１６】同階調補正の動作を説明するための波形図
１ 累積ヒストグラム回路 ２ 減算回路 ３、７ 乗算回路 ４、５ 加算回路 ６ ＡＰＬ検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 正明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】 入力映像信号のフィールド毎の累積ヒス
トグラムをとり、全サンプル数で除算し、正規化する累
積ヒストグラム回路と、前記入力映像信号のＡＰＬを検
出するＡＰＬ検出回路と、前記入力映像信号に前記ＡＰ
Ｌ検出回路の出力信号を加算する第１の加算回路と、前
記累積ヒストグラム回路の出力信号から前記第１の加算
回路の出力信号を減算する減算回路と、前記減算回路か
ら出力された信号に定数を乗算する乗算回路と、前記乗
算回路の出力信号を前記入力映像信号に加算する第２の
加算回路とを備えた階調補正回路。 - 【請求項２】 入力映像信号のフィールド毎の累積ヒス
トグラムをとり、全サンプル数で除算し、正規化する累
積ヒストグラム回路と、前記入力映像信号のＡＰＬを検
出するＡＰＬ検出回路と、前記入力映像信号に前記ＡＰ
Ｌ検出回路の出力信号を乗算する第１の乗算回路と、前
記累積ヒストグラム回路の出力信号から前記第１の乗算
回路の出力信号を減算する減算回路と、前記減算回路に
定数を乗算する第２の乗算回路と、前記第２の乗算回路
の出力信号を前記入力映像信号に加算する加算回路とを
備えた階調補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7550593A JPH0715690A (ja) | 1993-04-01 | 1993-04-01 | 階調補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7550593A JPH0715690A (ja) | 1993-04-01 | 1993-04-01 | 階調補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715690A true JPH0715690A (ja) | 1995-01-17 |
Family
ID=13578174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7550593A Pending JPH0715690A (ja) | 1993-04-01 | 1993-04-01 | 階調補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111980A (en) * | 1997-03-18 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for correcting luminance gradation in an image pickup apparatus |
-
1993
- 1993-04-01 JP JP7550593A patent/JPH0715690A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111980A (en) * | 1997-03-18 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for correcting luminance gradation in an image pickup apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011974B1 (ko) | 계조보정장치 | |
| US6137541A (en) | Image processing method and image processing apparatus | |
| US4638369A (en) | Edge extraction technique | |
| JPS62118676A (ja) | 画像処理方式 | |
| EP0442369B1 (en) | Gradation correcting apparatus | |
| JPH02253765A (ja) | 画像処理装置 | |
| US5712659A (en) | Apparatus and method for adjusting contrast of R,G,B signals | |
| US7034896B2 (en) | Gradation correction apparatus | |
| JP3255258B2 (ja) | 画像表示装置 | |
| JPH07104934B2 (ja) | 画像処理装置 | |
| JPH0566751A (ja) | 階調補正回路 | |
| JPH0715690A (ja) | 階調補正回路 | |
| US5898796A (en) | Method of processing image having value of error data controlled based on image characteristic in region to which pixel belongs | |
| JP2003046807A (ja) | 画像表示装置および画像表示方法 | |
| JP2000358166A (ja) | 画像処理装置およびこれを搭載した画像読取装置と画像形成装置、並びに画像処理方法、および画像処理手順を記憶したコンピュータ読み取り可能な記憶媒体 | |
| JP3239447B2 (ja) | 孤立点判定回路 | |
| JPH06332398A (ja) | 映像信号処理方法およびその装置 | |
| JP3262835B2 (ja) | 画像判別装置およびその方法 | |
| KR100467428B1 (ko) | 콘트라스트 보정회로 | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JP3997453B2 (ja) | 映像信号処理装置と画像表示装置 | |
| JPH10271409A (ja) | 画質改善回路 | |
| JPH0690382A (ja) | 階調補正装置 | |
| JP3379300B2 (ja) | 画像処理装置 | |
| JP3157870B2 (ja) | 画像処理方式 |