JPH07154643A - Line sag compensation system - Google Patents

Line sag compensation system

Info

Publication number
JPH07154643A
JPH07154643A JP5317545A JP31754593A JPH07154643A JP H07154643 A JPH07154643 A JP H07154643A JP 5317545 A JP5317545 A JP 5317545A JP 31754593 A JP31754593 A JP 31754593A JP H07154643 A JPH07154643 A JP H07154643A
Authority
JP
Japan
Prior art keywords
video signal
operational amplifier
current source
line sag
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5317545A
Other languages
Japanese (ja)
Other versions
JP2576394B2 (en
Inventor
Yoshiaki Nozawa
善明 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5317545A priority Critical patent/JP2576394B2/en
Publication of JPH07154643A publication Critical patent/JPH07154643A/en
Application granted granted Critical
Publication of JP2576394B2 publication Critical patent/JP2576394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To compensate a line sag generated by charging an input bias current of an operational amplifier for operating amplification after DC clamping to a capacitor. CONSTITUTION:DC clamp is implemented by using a DC clamp signal (i) fed from a DC clamper 4 and a video signal (c) whose DC component is reproduced by adding a current (j) supplied from a variable current source 5 to the signal (i) is fed to an operational amplifier 6. A synchronizing separator circuit 10 separates a synchronizing signal of the video signal (a) to apply a horizontal synchronizing pulse (g) and a vertical synchronizing pulse (h) to the DC clamper 4 and a line sad arithmetic operation section 14 respectively. The line sag arithmetic operation 14 obtains a line sag and gives a signal l representing the result of arithmetic operation to a current source control section 18 and a control signal (k) is fed to the variable current source 5 to cancel an input bias current of the operational amplifier 6 to control an output current (j).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はラインサグ補償方式に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line sag compensation system.

【0002】[0002]

【従来の技術】アナログ映像信号をA/D変換する際、
入力された映像信号の直流成分を付け替えるためにDC
クランプをまず最初に行う。従来このDCクランプは、
コンデンサにて一旦直流成分を除去した後、DCクラン
パにて直流成分の付け替えを行っていた。その際、処理
の前後に演算増幅器(オペアンプ)にて増幅演算を行う
のが一般的である。図2は従来用いられているDCクラ
ンプ方法ならびにA/D変換方法の一例を示すブロック
である。
2. Description of the Related Art When A / D converting an analog video signal,
DC to replace the DC component of the input video signal
Clamp first. Conventionally, this DC clamp is
After the DC component was once removed by the capacitor, the DC component was replaced by the DC clamper. At that time, it is general to perform amplification calculation by an operational amplifier (op-amp) before and after processing. FIG. 2 is a block diagram showing an example of a conventionally used DC clamp method and A / D conversion method.

【0003】この図2において、21はアナログ映像信
号が印加される入力端子で、この入力端子21より入力
されたアナログ映像信号mをオペアンプ22および同期
分離器29へ供給する。オペアンプ22において増幅さ
れた映像信号nの直流成分をコンデンサ23にて除去し
た後、DCクランパ28より供給されるDCクランプ信
号tによりDCクランプを行い、直流成分が再生された
映像信号oを得る。この映像信号oをオペアンプ24へ
供給する。オペアンプ24では、映像信号oの増幅演算
を行って得た映像信号pを低域フィルタ25へ供給す
る。この低域フィルタ25では、映像信号pに対して帯
域制限を施し、得られた映像信号qをA/D変換器26
へ供給する。A/D変換器26では、映像信号qのA/
D変換を行いディジタル映像信号rを出力端子27へ供
給する。なお、この種ラインサグ補償方式に関する従来
技術として、例えば、特開平4−298165号公報等
に記載された技術が知られている。
In FIG. 2, reference numeral 21 is an input terminal to which an analog video signal is applied, and the analog video signal m input from the input terminal 21 is supplied to an operational amplifier 22 and a sync separator 29. After the DC component of the video signal n amplified by the operational amplifier 22 is removed by the capacitor 23, DC clamping is performed by the DC clamp signal t supplied from the DC clamper 28 to obtain the video signal o in which the DC component is reproduced. This video signal o is supplied to the operational amplifier 24. The operational amplifier 24 supplies the low-pass filter 25 with the video signal p obtained by performing the amplification calculation of the video signal o. In the low-pass filter 25, band limitation is applied to the video signal p, and the obtained video signal q is A / D converter 26.
Supply to. In the A / D converter 26, A / D of the video signal q
D conversion is performed and the digital video signal r is supplied to the output terminal 27. As a conventional technique related to this type of line sag compensation method, for example, a technique described in Japanese Patent Laid-Open No. 4-298165 is known.

【0004】[0004]

【発明が解決しようとする課題】上述した従来方式によ
るDCクランプ方法では、DCクランプを行った後に増
幅演算を行うオペアンプの入力バイアス電流がコンデン
サに充電されて直流成分が変動し、DCクランプを行う
周期、すなわち、ライン周期でサグが発生するという問
題があった。本発明はかかる問題を解決するためになさ
れたもので、DCクランプ後に増幅演算を行うオペアン
プの入力バイアス電流がコンデンサに充電されることに
より発生するラインサグを補償するラインサグ補償方式
を得ることを目的とする。
In the above-described conventional DC clamping method, the input bias current of the operational amplifier which performs the amplification operation after performing the DC clamping is charged in the capacitor and the DC component fluctuates to perform the DC clamping. There is a problem that sag occurs in a cycle, that is, a line cycle. The present invention has been made to solve such a problem, and an object of the present invention is to obtain a line sag compensation method for compensating for a line sag generated by charging a capacitor with an input bias current of an operational amplifier that performs an amplification operation after a DC clamp. To do.

【0005】[0005]

【課題を解決するための手段】本発明のラインサグ補償
方式は、オペアンプの入力バイアス電流をキャンセルす
る可変電流源をオペアンプの入力端子前に挿入してA/
D変換後のデータにより可変電流量をフィードバック制
御してラインサグ補償を行うようにしたものである。ま
た、本発明の別の発明によるラインサグ補償方式は、入
力されたアナログ映像信号から同期信号を分離する同期
分離部と、このアナログ映像信号を増幅演算する第1の
オペアンプと、この第1のオペアンプにて増幅された映
像信号の直流成分を除去するコンデンサと、このコンデ
ンサにて直流成分を除去された映像信号に直流成分を付
加するDCクランパと、このDCクランパにて直流成分
を付加された映像信号に設定電流を加算する可変電流源
と、この可変電流源にて電流が加算された映像信号を増
幅演算する第2のオペアンプと、この第2のオペアンプ
にて増幅された映像信号に帯域制限を行う低域フィルタ
と、この低域フィルタにて帯域制限された映像信号のA
/D変換を行うA/D変換器と、このA/D変換器の出
力から前記同期分離部にて分離された同期パルスのタイ
ミングにしたがってラインサグの演算を行うラインサグ
演算部と、このラインサグ演算部の演算結果から前記可
変電流源の電流量を制御する電流源制御部を備えるもの
である。
According to the line sag compensation method of the present invention, a variable current source for canceling an input bias current of an operational amplifier is inserted in front of an input terminal of the operational amplifier so that A /
The variable current amount is feedback-controlled by the data after D conversion to perform line sag compensation. Also, a line sag compensation method according to another invention of the present invention is a sync separator for separating a sync signal from an input analog video signal, a first operational amplifier for amplifying and calculating the analog video signal, and the first operational amplifier. A capacitor that removes the DC component of the video signal amplified by, a DC clamper that adds the DC component to the video signal that has the DC component removed by this capacitor, and an image that has the DC component added by this DC clamper A variable current source that adds a set current to a signal, a second operational amplifier that amplifies a video signal to which a current has been added by the variable current source, and a band limit to the video signal amplified by this second operational amplifier And a low-pass filter that performs band limiting of the video signal
A / D converter for performing A / D conversion, a line sag operation unit for performing line sag operation according to the timing of the sync pulse separated by the sync separator from the output of the A / D converter, and the line sag operation unit A current source control unit for controlling the amount of current of the variable current source based on the calculation result of

【0006】[0006]

【作用】本発明においては、A/D変換後のデータを用
いて可変電流源のフィードバック制御を行い、オペアン
プの入力バイアス電流をキャンセルする。
In the present invention, feedback control of the variable current source is performed using the data after A / D conversion to cancel the input bias current of the operational amplifier.

【0007】[0007]

【実施例】つぎに本発明について図面を参照して説明す
る。図1は本発明によるラインサグ補償方式の一実施例
を示すブロック図である。この図1において、1はアナ
ログ映像信号が印加される入力端子、2はこの入力端子
1より入力されたアナログ映像信号aを増幅演算するオ
ペアンプ、3はこのオペアンプ1にて増幅された映像信
号bの直流成分を除去するコンデンサ、4はこのコンデ
ンサ3にて直流成分を除去された映像信号に直流成分を
付加するDCクランパ、5はこのDCクランパ4にて直
流成分を付加された映像信号に設定電流を加算する可変
電流源、6はこの可変電流源5にて電流が加算された映
像信号を増幅演算するオペアンプ、7はこのオペアンプ
6にて増幅された映像信号に帯域制限を行う低域フィル
タ、8はこの低域フィルタ7にて帯域制限された映像信
号のA/D変換を行うA/D変換器、9はディジタル映
像信号fを外部に送出する出力端子である。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a line sag compensation method according to the present invention. In FIG. 1, 1 is an input terminal to which an analog video signal is applied, 2 is an operational amplifier for amplifying the analog video signal a input from the input terminal 1, and 3 is a video signal b amplified by the operational amplifier 1. , A DC clamper for removing a DC component from the DC signal, and a DC clamper for adding a DC component to the video signal from which the DC component has been removed by 5; A variable current source for adding current, 6 is an operational amplifier for amplifying the video signal to which the current is added by the variable current source 5, and 7 is a low-pass filter for band limiting the video signal amplified by the operational amplifier 6. , 8 are A / D converters for A / D converting the video signals band-limited by the low-pass filter 7, and 9 are output terminals for sending the digital video signals f to the outside.

【0008】10は入力されたアナログ映像信号aから
同期信号を分離する同期分離部、11および12,13
はこの同期分離部10の入力端子および出力端子であ
る。14はA/D変換器8の出力から同期分離部9にて
分離された同期パルスのタイミングにしたがってライン
サグの演算を行うラインサグ演算部、15,16および
17はこのラインサグ演算部14の入力端子および出力
端子である。18はラインサグ演算部14の演算結果か
ら可変電流源5の電流量を制御する電流源制御部であ
る。
Reference numeral 10 is a sync separator for separating the sync signal from the input analog video signal a, and 11 and 12, 13
Is an input terminal and an output terminal of the sync separator 10. Reference numeral 14 is a line sag operation unit for performing line sag operation according to the timing of the sync pulse separated by the sync separation unit 9 from the output of the A / D converter 8, and 15, 16 and 17 are input terminals of the line sag operation unit 14 and It is an output terminal. Reference numeral 18 denotes a current source control unit that controls the amount of current of the variable current source 5 based on the calculation result of the line sag calculation unit 14.

【0009】つぎにこの図1に示す実施例の動作を説明
する。まず、入力端子1より入力されたアナログ映像信
号aをオペアンプ2および同期分離部10の入力端子1
1へ供給する。オペアンプ2において増幅された映像信
号bの直流成分をコンデンサ3にて除去した後、DCク
ランパ4より供給されるDCクランプ信号iによりDC
クランプを行い、可変電流源5より供給される電流jを
加算して直流成分が再生された映像信号cを得る。この
映像信号cをオペアンプ6へ供給する。オペアンプ6で
は、映像信号cの増幅演算を行って得た映像信号dを低
域フィルタ7へ供給する。低域フィルタ7では、映像信
号dに対して帯域制限を施し、得られた映像信号eをA
/D変換器8へ供給する。
Next, the operation of the embodiment shown in FIG. 1 will be described. First, the analog video signal a input from the input terminal 1 is input to the operational amplifier 2 and the input terminal 1 of the sync separator 10.
Supply to 1. The DC component of the video signal b amplified by the operational amplifier 2 is removed by the capacitor 3 and then DC is applied by the DC clamp signal i supplied from the DC clamper 4.
Clamping is performed, and the current j supplied from the variable current source 5 is added to obtain the video signal c in which the DC component is reproduced. This video signal c is supplied to the operational amplifier 6. The operational amplifier 6 supplies the low-pass filter 7 with the video signal d obtained by performing the amplification calculation of the video signal c. The low-pass filter 7 band-limits the video signal d and outputs the obtained video signal e as A
It is supplied to the / D converter 8.

【0010】つぎに、A/D変換器8では、映像信号e
のA/D変換を行いディジタル映像信号fを出力端子7
およびラインサグ演算部14の入力端子15へ供給す
る。そして、同期分離部10では、映像信号aより水平
同期信号と垂直同期信号の分離を行い、水平同期パルス
gを出力端子12を介してDCクランパ4へ、垂直同期
パルスhを出力端子13を介してラインサグ演算部14
の入力端子16へそれぞれ供給する。ラインサグ演算部
14では、垂直ブランキング期間のペデスタルレベルが
維持される無信号ライン部分からラインサグを演算によ
り求め、その演算結果を示す信号lを出力端子17を介
して電流源制御部18へ供給する。この電流源制御部1
8では、オペアンプ6の入力バイアス電流がキャンセル
されるように制御信号kを可変電流源5へ供給する。可
変電流源5では制御信号kにより、出力する電流jのフ
ィードバック制御を行う。
Next, in the A / D converter 8, the video signal e
A / D conversion is performed to output digital video signal f as output terminal 7
And to the input terminal 15 of the line sag calculator 14. Then, the sync separator 10 separates the horizontal sync signal and the vertical sync signal from the video signal a, and outputs the horizontal sync pulse g to the DC clamper 4 via the output terminal 12 and the vertical sync pulse h via the output terminal 13. Line sag calculator 14
Are supplied to the input terminals 16 of. The line sag calculator 14 calculates a line sag from a non-signal line portion where the pedestal level in the vertical blanking period is maintained, and supplies a signal 1 indicating the calculation result to the current source controller 18 via the output terminal 17. . This current source control unit 1
At 8, the control signal k is supplied to the variable current source 5 so that the input bias current of the operational amplifier 6 is canceled. The variable current source 5 performs feedback control of the output current j by the control signal k.

【0011】[0011]

【発明の効果】以上説明したように本発明は、A/D変
換後のデータを用いて可変電流源のフィードバック制御
を行い、オペアンプの入力バイアスをキャンセルするよ
うにしたので、入力バイアス電流がコンデンサに充電さ
れて電圧変動を生じるラインサグを補償することができ
るという効果を有する。
As described above, according to the present invention, the feedback control of the variable current source is performed by using the data after A / D conversion to cancel the input bias of the operational amplifier. This has the effect of being able to compensate for the line sag that is charged in the background and causes a voltage fluctuation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるラインサグ補償方式の一実施例を
示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a line sag compensation method according to the present invention.

【図2】従来のDCクランプ方法ならびにA/D変換方
法の一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a conventional DC clamp method and A / D conversion method.

【符号の説明】[Explanation of symbols]

2 オペアンプ(演算増幅器) 3 コンデンサ 4 DCクランパ 5 可変電流源 6 オペアンプ(演算増幅器) 7 低域フィルタ 8 A/D変換器 10 同期分離部 14 ラインサグ演算部 18 電流源制御部 2 operational amplifier (operational amplifier) 3 capacitor 4 DC clamper 5 variable current source 6 operational amplifier (operational amplifier) 7 low-pass filter 8 A / D converter 10 sync separation unit 14 line sag operation unit 18 current source control unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 演算増幅器の入力バイアス電流をキャン
セルする可変電流源を前記演算増幅器の入力端子前に挿
入してA/D変換後のデータにより可変電流量をフィー
ドバック制御してラインサグ補償を行うようにしたこと
を特徴とするラインサグ補償方式。
1. A line current sag compensation is performed by inserting a variable current source for canceling an input bias current of an operational amplifier in front of an input terminal of the operational amplifier and performing feedback control of a variable current amount based on data after A / D conversion. The line sag compensation method characterized in that
【請求項2】 入力されたアナログ映像信号から同期信
号を分離する同期分離部と、前記アナログ映像信号を増
幅演算する第1の演算増幅器と、この第1の演算増幅器
にて増幅された映像信号の直流成分を除去するコンデン
サと、このコンデンサにて直流成分を除去された映像信
号に直流成分を付加するDCクランパと、このDCクラ
ンパにて直流成分を付加された映像信号に設定電流を加
算する可変電流源と、この可変電流源にて電流が加算さ
れた映像信号を増幅演算する第2の演算増幅器と、この
第2の演算増幅器にて増幅された映像信号に帯域制限を
行う低域フィルタと、この低域フィルタにて帯域制限さ
れた映像信号のA/D変換を行うA/D変換器と、この
A/D変換器の出力から前記同期分離部にて分離された
同期パルスのタイミングにしたがってラインサグの演算
を行うラインサグ演算部と、このラインサグ演算部の演
算結果から前記可変電流源の電流量を制御する電流源制
御部を備えることを特徴とするラインサグ補償方式。
2. A sync separator for separating a sync signal from an input analog video signal, a first operational amplifier for amplifying and calculating the analog video signal, and a video signal amplified by the first operational amplifier. , A DC clamper for adding a DC component to the video signal from which the DC component has been removed, and a set current to the video signal to which the DC component has been added by this DC clamper. A variable current source, a second operational amplifier for amplifying the video signal to which the current is added by the variable current source, and a low-pass filter for band-limiting the video signal amplified by the second operational amplifier. And an A / D converter that performs A / D conversion of a video signal whose band is limited by the low-pass filter, and a timing of the sync pulse separated from the output of the A / D converter by the sync separator. A line sag compensating system comprising: a line sag computing unit for performing a line sag computation according to a line sag; and a current source control unit for controlling a current amount of the variable current source based on a computation result of the line sag computing unit.
JP5317545A 1993-11-25 1993-11-25 Line sag compensation method Expired - Fee Related JP2576394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5317545A JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5317545A JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Publications (2)

Publication Number Publication Date
JPH07154643A true JPH07154643A (en) 1995-06-16
JP2576394B2 JP2576394B2 (en) 1997-01-29

Family

ID=18089454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5317545A Expired - Fee Related JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Country Status (1)

Country Link
JP (1) JP2576394B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157175A (en) * 1984-12-28 1986-07-16 Rohm Co Ltd Pedestal clamping circuit
JPH02135980A (en) * 1988-11-17 1990-05-24 Nec Corp Clamping circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157175A (en) * 1984-12-28 1986-07-16 Rohm Co Ltd Pedestal clamping circuit
JPH02135980A (en) * 1988-11-17 1990-05-24 Nec Corp Clamping circuit

Also Published As

Publication number Publication date
JP2576394B2 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
JPH02276371A (en) Clamping circuit for video signal
JP2967008B2 (en) Automatic image quality compensation method and apparatus
KR950001577B1 (en) Luma/chroma separation and image contour compensation circuit
JP2541555B2 (en) Non-linear transmission method of video signal and circuit device
JP3831460B2 (en) Correlated double sampling device
JP2576394B2 (en) Line sag compensation method
JP3266305B2 (en) Offset cancellation circuit
JP2000156796A (en) Dc component recovery device
JP3097180B2 (en) Correlated double sampling circuit
JPH0722413B2 (en) Signal processor
JP2754935B2 (en) Clamping device
JP2936953B2 (en) Noise reduction circuit for video signal
JPH07203485A (en) A/d converter for video signal
JPS61163775A (en) Clamping circuit
JPH05145943A (en) Video signal processing circuit
JP2848248B2 (en) Clamp error detection circuit
JP3077163B2 (en) Circuit for removing waveform distortion components
JPH0488753A (en) Clamping circuit
JPH08140110A (en) Image signal processor
JPH0278389A (en) Video signal processing circuit
JPH1032834A (en) Outline compensating method and circuit therefor
JP2002232741A (en) Clamping device, clamping method, and imaging device
JPH04192878A (en) Image reader
JPH11239361A (en) Signal processing unit
JPH0369276A (en) Noise reduction circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees