JP2576394B2 - Line sag compensation method - Google Patents

Line sag compensation method

Info

Publication number
JP2576394B2
JP2576394B2 JP5317545A JP31754593A JP2576394B2 JP 2576394 B2 JP2576394 B2 JP 2576394B2 JP 5317545 A JP5317545 A JP 5317545A JP 31754593 A JP31754593 A JP 31754593A JP 2576394 B2 JP2576394 B2 JP 2576394B2
Authority
JP
Japan
Prior art keywords
video signal
operational amplifier
line sag
current source
variable current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5317545A
Other languages
Japanese (ja)
Other versions
JPH07154643A (en
Inventor
善明 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5317545A priority Critical patent/JP2576394B2/en
Publication of JPH07154643A publication Critical patent/JPH07154643A/en
Application granted granted Critical
Publication of JP2576394B2 publication Critical patent/JP2576394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はラインサグ補償方式に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line sag compensation system.

【0002】[0002]

【従来の技術】アナログ映像信号をA/D変換する際、
入力された映像信号の直流成分を付け替えるためにDC
クランプをまず最初に行う。従来このDCクランプは、
コンデンサにて一旦直流成分を除去した後、DCクラン
パにて直流成分の付け替えを行っていた。その際、処理
の前後に演算増幅器(オペアンプ)にて増幅演算を行う
のが一般的である。図2は従来用いられているDCクラ
ンプ方法ならびにA/D変換方法の一例を示すブロック
である。
2. Description of the Related Art When an analog video signal is A / D converted,
DC to replace the DC component of the input video signal
Clamp first. Conventionally, this DC clamp
After the DC component was once removed by a capacitor, the DC component was replaced by a DC clamper. At this time, it is general that an amplification operation is performed by an operational amplifier (op-amp) before and after the processing. FIG. 2 is a block diagram showing an example of a conventional DC clamping method and A / D conversion method.

【0003】この図2において、21はアナログ映像信
号が印加される入力端子で、この入力端子21より入力
されたアナログ映像信号mをオペアンプ22および同期
分離器29へ供給する。オペアンプ22において増幅さ
れた映像信号nの直流成分をコンデンサ23にて除去し
た後、DCクランパ28より供給されるDCクランプ信
号tによりDCクランプを行い、直流成分が再生された
映像信号oを得る。この映像信号oをオペアンプ24へ
供給する。オペアンプ24では、映像信号oの増幅演算
を行って得た映像信号pを低域フィルタ25へ供給す
る。この低域フィルタ25では、映像信号pに対して帯
域制限を施し、得られた映像信号qをA/D変換器26
へ供給する。A/D変換器26では、映像信号qのA/
D変換を行いディジタル映像信号rを出力端子27へ供
給する。なお、この種ラインサグ補償方式に関する従来
技術として、例えば、特開平4−298165号公報等
に記載された技術が知られている。
In FIG. 2, reference numeral 21 denotes an input terminal to which an analog video signal is applied. The input terminal 21 supplies the analog video signal m input from the input terminal 21 to an operational amplifier 22 and a sync separator 29. After the DC component of the video signal n amplified by the operational amplifier 22 is removed by the capacitor 23, the DC clamp is performed by the DC clamp signal t supplied from the DC clamper 28, and the video signal o in which the DC component is reproduced is obtained. The video signal o is supplied to the operational amplifier 24. The operational amplifier 24 supplies the video signal p obtained by performing an amplification operation on the video signal o to the low-pass filter 25. In the low-pass filter 25, the video signal p is band-limited, and the obtained video signal q is converted to an A / D converter 26.
Supply to In the A / D converter 26, the A / D of the video signal q
It performs D conversion and supplies the digital video signal r to the output terminal 27. As a conventional technique related to this kind of line sag compensation method, for example, a technique described in Japanese Patent Application Laid-Open No. 4-298165 is known.

【0004】[0004]

【発明が解決しようとする課題】上述した従来方式によ
るDCクランプ方法では、DCクランプを行った後に増
幅演算を行うオペアンプの入力バイアス電流がコンデン
サに充電されて直流成分が変動し、DCクランプを行う
周期、すなわち、ライン周期でサグが発生するという問
題があった。本発明はかかる問題を解決するためになさ
れたもので、DCクランプ後に増幅演算を行うオペアン
プの入力バイアス電流がコンデンサに充電されることに
より発生するラインサグを補償するラインサグ補償方式
を得ることを目的とする。
In the DC clamping method according to the above-mentioned conventional method, the input bias current of the operational amplifier that performs the amplification operation after the DC clamping is charged in the capacitor, the DC component fluctuates, and the DC clamping is performed. There is a problem that sag occurs in a cycle, that is, a line cycle. The present invention has been made in order to solve such a problem, and an object of the present invention is to provide a line sag compensation method for compensating a line sag generated by charging a capacitor with an input bias current of an operational amplifier that performs an amplification operation after DC clamping. I do.

【0005】[0005]

【課題を解決するための手段】本発明のラインサグ補償
方式は、オペアンプの入力バイアス電流をキャンセルす
る可変電流源をオペアンプの入力端子前に挿入して、A
/D変換後のデータであって、かつ垂直ブランキング期
間のペデスタルレベルが維持される無信号ライン部分か
ら求められたデータにより可変電流量をフィードバック
制御してラインサグ補償を行うようにしたものである。
また、本発明の別の発明によるラインサグ補償方式は、
入力されたアナログ映像信号から同期信号を分離する同
期分離部と、このアナログ映像信号を増幅演算する第1
のオペアンプと、この第1のオペアンプにて増幅された
映像信号の直流成分を除去するコンデンサと、このコン
デンサにて直流成分を除去された映像信号に直流成分を
付加するDCクランパと、このDCクランパにて直流成
分を付加された映像信号に設定電流を加算する可変電流
源と、この可変電流源にて電流が加算された映像信号を
増幅演算する第2のオペアンプと、この第2のオペアン
プにて増幅された映像信号に帯域制限を行う低域フィル
タと、この低域フィルタにて帯域制限された映像信号の
A/D変換を行うA/D変換器と、このA/D変換器の
出力から前記同期分離部にて分離された同期パルスのタ
イミングにしたがってラインサグの演算を行うラインサ
グ演算部と、このラインサグ演算部の演算結果から前記
可変電流源の電流量を制御する電流源制御部を備えるも
のである。
Rainsagu compensation scheme of the present invention, in order to solve the problems], insert the variable current source to cancel the input bias current of the operational amplifier before input terminal of the operational amplifier, A
/ D converted data and vertical blanking period
No signal line part where pedestal level between is maintained
Line sag compensation is performed by feedback-controlling the variable current amount based on the data obtained from the above.
Also, the line sag compensation method according to another invention of the present invention is:
A synchronizing separator for separating a synchronizing signal from an input analog video signal, and a first amplifying and calculating the analog video signal
, A capacitor for removing the DC component of the video signal amplified by the first operational amplifier, a DC clamper for adding a DC component to the video signal from which the DC component has been removed by the capacitor, and a DC clamper A variable current source that adds a set current to a video signal to which a DC component has been added, a second operational amplifier that amplifies and computes a video signal to which the current has been added by the variable current source, and a second operational amplifier. Low-pass filter that limits the band of the amplified video signal, an A / D converter that performs A / D conversion of the video signal that is band-limited by the low-pass filter, and an output of the A / D converter A line sag operation unit for performing a line sag operation in accordance with the timing of the synchronization pulse separated by the synchronization separation unit; Those comprising a current source controller for controlling.

【0006】[0006]

【作用】本発明においては、A/D変換後のデータを用
いて可変電流源のフィードバック制御を行い、オペアン
プの入力バイアス電流をキャンセルする。
According to the present invention, the feedback control of the variable current source is performed using the data after the A / D conversion to cancel the input bias current of the operational amplifier.

【0007】[0007]

【実施例】つぎに本発明について図面を参照して説明す
る。図1は本発明によるラインサグ補償方式の一実施例
を示すブロック図である。この図1において、1はアナ
ログ映像信号が印加される入力端子、2はこの入力端子
1より入力されたアナログ映像信号aを増幅演算するオ
ペアンプ、3はこのオペアンプ1にて増幅された映像信
号bの直流成分を除去するコンデンサ、4はこのコンデ
ンサ3にて直流成分を除去された映像信号に直流成分を
付加するDCクランパ、5はこのDCクランパ4にて直
流成分を付加された映像信号に設定電流を加算する可変
電流源、6はこの可変電流源5にて電流が加算された映
像信号を増幅演算するオペアンプ、7はこのオペアンプ
6にて増幅された映像信号に帯域制限を行う低域フィル
タ、8はこの低域フィルタ7にて帯域制限された映像信
号のA/D変換を行うA/D変換器、9はディジタル映
像信号fを外部に送出する出力端子である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of a line sag compensation system according to the present invention. In FIG. 1, reference numeral 1 denotes an input terminal to which an analog video signal is applied, 2 denotes an operational amplifier that amplifies and calculates an analog video signal a input from the input terminal 1, and 3 denotes a video signal b amplified by the operational amplifier 1. 4 is a DC clamper for adding a DC component to the video signal from which the DC component has been removed by the capacitor 3, and 5 is a video signal to which a DC component has been added by the DC clamper 4. A variable current source for adding current; 6, an operational amplifier for amplifying and calculating the video signal to which the current is added by the variable current source 5; 7, a low-pass filter for limiting the band of the video signal amplified by the operational amplifier 6 , 8 are A / D converters for performing A / D conversion of the video signal band-limited by the low-pass filter 7, and 9 is an output terminal for sending the digital video signal f to the outside.

【0008】10は入力されたアナログ映像信号aから
同期信号を分離する同期分離部、11および12,13
はこの同期分離部10の入力端子および出力端子であ
る。14はA/D変換器8の出力から同期分離部9にて
分離された同期パルスのタイミングにしたがってライン
サグの演算を行うラインサグ演算部、15,16および
17はこのラインサグ演算部14の入力端子および出力
端子である。18はラインサグ演算部14の演算結果か
ら可変電流源5の電流量を制御する電流源制御部であ
る。
Reference numeral 10 denotes a synchronization separation unit for separating a synchronization signal from the input analog video signal a;
Are input terminals and output terminals of the sync separation unit 10. Reference numeral 14 denotes a line sag operation unit for performing a line sag operation in accordance with the timing of the synchronization pulse separated by the synchronization separation unit 9 from the output of the A / D converter 8, and 15, 16, and 17 denote input terminals of the line sag operation unit 14 Output terminal. Reference numeral 18 denotes a current source control unit that controls the current amount of the variable current source 5 based on the calculation result of the line sag calculation unit 14.

【0009】つぎにこの図1に示す実施例の動作を説明
する。まず、入力端子1より入力されたアナログ映像信
号aをオペアンプ2および同期分離部10の入力端子1
1へ供給する。オペアンプ2において増幅された映像信
号bの直流成分をコンデンサ3にて除去した後、DCク
ランパ4より供給されるDCクランプ信号iによりDC
クランプを行い、可変電流源5より供給される電流jを
加算して直流成分が再生された映像信号cを得る。この
映像信号cをオペアンプ6へ供給する。オペアンプ6で
は、映像信号cの増幅演算を行って得た映像信号dを低
域フィルタ7へ供給する。低域フィルタ7では、映像信
号dに対して帯域制限を施し、得られた映像信号eをA
/D変換器8へ供給する。
Next, the operation of the embodiment shown in FIG. 1 will be described. First, the analog video signal a input from the input terminal 1 is input to the operational amplifier 2 and the input terminal 1 of the synchronization separation unit 10.
Supply to 1. After the DC component of the video signal b amplified by the operational amplifier 2 is removed by the capacitor 3, the DC component is removed by the DC clamp signal i supplied from the DC clamper 4.
Clamping is performed, and a current j supplied from the variable current source 5 is added to obtain a video signal c in which a DC component is reproduced. This video signal c is supplied to the operational amplifier 6. The operational amplifier 6 supplies the low-pass filter 7 with a video signal d obtained by performing an amplification operation on the video signal c. The low-pass filter 7 limits the band of the video signal d, and converts the obtained video signal e to A
/ D converter 8.

【0010】つぎに、A/D変換器8では、映像信号e
のA/D変換を行いディジタル映像信号fを出力端子7
およびラインサグ演算部14の入力端子15へ供給す
る。そして、同期分離部10では、映像信号aより水平
同期信号と垂直同期信号の分離を行い、水平同期パルス
gを出力端子12を介してDCクランパ4へ、垂直同期
パルスhを出力端子13を介してラインサグ演算部14
の入力端子16へそれぞれ供給する。ラインサグ演算部
14では、垂直ブランキング期間のペデスタルレベルが
維持される無信号ライン部分からラインサグを演算によ
り求め、その演算結果を示す信号lを出力端子17を介
して電流源制御部18へ供給する。この電流源制御部1
8では、オペアンプ6の入力バイアス電流がキャンセル
されるように制御信号kを可変電流源5へ供給する。可
変電流源5では制御信号kにより、出力する電流jのフ
ィードバック制御を行う。
Next, in the A / D converter 8, the video signal e
A / D conversion of the digital video signal f
And to the input terminal 15 of the line sag operation unit 14. Then, the synchronization separation unit 10 separates the horizontal synchronization signal and the vertical synchronization signal from the video signal a, and outputs the horizontal synchronization pulse g to the DC clamper 4 via the output terminal 12 and the vertical synchronization pulse h via the output terminal 13. Line sag operation unit 14
Are supplied to the input terminals 16 respectively. The line sag calculation unit 14 calculates a line sag from the no-signal line portion where the pedestal level is maintained during the vertical blanking period, and supplies a signal 1 indicating the calculation result to the current source control unit 18 via the output terminal 17. . This current source control unit 1
At 8, the control signal k is supplied to the variable current source 5 so that the input bias current of the operational amplifier 6 is canceled. The variable current source 5 performs feedback control of the output current j in accordance with the control signal k.

【0011】[0011]

【発明の効果】以上説明したように本発明は、A/D変
換後のデータを用いて可変電流源のフィードバック制御
を行い、オペアンプの入力バイアスをキャンセルするよ
うにしたので、入力バイアス電流がコンデンサに充電さ
れて電圧変動を生じるラインサグを補償することができ
るという効果を有する。
As described above, according to the present invention, the feedback control of the variable current source is performed by using the data after the A / D conversion to cancel the input bias of the operational amplifier. This has the effect of compensating for line sag that causes voltage fluctuations due to the charging of the battery.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるラインサグ補償方式の一実施例を
示すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a line sag compensation system according to the present invention.

【図2】従来のDCクランプ方法ならびにA/D変換方
法の一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a conventional DC clamping method and an A / D conversion method.

【符号の説明】[Explanation of symbols]

2 オペアンプ(演算増幅器) 3 コンデンサ 4 DCクランパ 5 可変電流源 6 オペアンプ(演算増幅器) 7 低域フィルタ 8 A/D変換器 10 同期分離部 14 ラインサグ演算部 18 電流源制御部 2 Operational amplifier (operational amplifier) 3 Capacitor 4 DC clamper 5 Variable current source 6 Operational amplifier (operational amplifier) 7 Low-pass filter 8 A / D converter 10 Synchronous separation unit 14 Line sag operation unit 18 Current source control unit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 演算増幅器の入力バイアス電流をキャン
セルする可変電流源を前記演算増幅器の入力端子前に挿
入して、A/D変換後のデータであって、かつ垂直ブラ
ンキング期間のペデスタルレベルが維持される無信号ラ
イン部分から求められたデータにより可変電流量をフィ
ードバック制御してラインサグ補償を行うようにしたこ
とを特徴とするラインサグ補償方式。
1. A variable current source for canceling an input bias current of an operational amplifier is inserted in front of an input terminal of the operational amplifier to obtain data after A / D conversion and a vertical
Signal level that maintains the pedestal level during the
A line sag compensation method wherein a variable current amount is feedback-controlled based on data obtained from an IN portion to perform line sag compensation.
【請求項2】 入力されたアナログ映像信号から同期信
号を分離する同期分離部と、前記アナログ映像信号を増
幅演算する第1の演算増幅器と、この第1の演算増幅器
にて増幅された映像信号の直流成分を除去するコンデン
サと、このコンデンサにて直流成分を除去された映像信
号に直流成分を付加するDCクランパと、このDCクラ
ンパにて直流成分を付加された映像信号に設定電流を加
算する可変電流源と、この可変電流源にて電流が加算さ
れた映像信号を増幅演算する第2の演算増幅器と、この
第2の演算増幅器にて増幅された映像信号に帯域制限を
行う低域フィルタと、この低域フィルタにて帯域制限さ
れた映像信号のA/D変換を行うA/D変換器と、この
A/D変換器の出力から前記同期分離部にて分離された
同期パルスのタイミングにしたがってラインサグの演算
を行うラインサグ演算部と、このラインサグ演算部の演
算結果から前記可変電流源の電流量を制御する電流源制
御部を備えることを特徴とするラインサグ補償方式。
2. A synchronization separation section for separating a synchronization signal from an input analog video signal, a first operational amplifier for amplifying and operating the analog video signal, and a video signal amplified by the first operational amplifier. , A DC clamper for adding a DC component to the video signal from which the DC component has been removed by the capacitor, and a set current added to the video signal to which the DC component has been added by the DC clamper A variable current source, a second operational amplifier for amplifying and operating the video signal to which the current has been added by the variable current source, and a low-pass filter for performing band limitation on the video signal amplified by the second operational amplifier An A / D converter that performs A / D conversion of the video signal band-limited by the low-pass filter; and a timing of a synchronization pulse separated from the output of the A / D converter by the synchronization separation unit. 1. A line sag compensation method comprising: a line sag operation unit that performs a line sag operation in accordance with a signal; and a current source control unit that controls a current amount of the variable current source based on an operation result of the line sag operation unit.
JP5317545A 1993-11-25 1993-11-25 Line sag compensation method Expired - Fee Related JP2576394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5317545A JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5317545A JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Publications (2)

Publication Number Publication Date
JPH07154643A JPH07154643A (en) 1995-06-16
JP2576394B2 true JP2576394B2 (en) 1997-01-29

Family

ID=18089454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5317545A Expired - Fee Related JP2576394B2 (en) 1993-11-25 1993-11-25 Line sag compensation method

Country Status (1)

Country Link
JP (1) JP2576394B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157175A (en) * 1984-12-28 1986-07-16 Rohm Co Ltd Pedestal clamping circuit
JPH02135980A (en) * 1988-11-17 1990-05-24 Nec Corp Clamping circuit

Also Published As

Publication number Publication date
JPH07154643A (en) 1995-06-16

Similar Documents

Publication Publication Date Title
JPH02276371A (en) Clamping circuit for video signal
JP2967008B2 (en) Automatic image quality compensation method and apparatus
US5121117A (en) Balanced A/D converter
JP2576394B2 (en) Line sag compensation method
JPH0614190A (en) Color separation and profile correcting circuit
US7250986B2 (en) External output video signal processor
JPH0380621A (en) Distortion correcting device for signal
JP3266305B2 (en) Offset cancellation circuit
JPH0722413B2 (en) Signal processor
JPH07203485A (en) A/d converter for video signal
JP2754934B2 (en) Clamping device
JP2000156796A (en) Dc component recovery device
JP2754935B2 (en) Clamping device
JPS61163775A (en) Clamping circuit
JPS62209976A (en) Video signal dc stabilizing system
KR100213011B1 (en) Circuit for regenerating direct current level
JP2936953B2 (en) Noise reduction circuit for video signal
JPH1098383A (en) Signal converter
JP2566392Y2 (en) Clamping device
KR100421838B1 (en) Apparatus for cancelling ghost
JPH0698200A (en) Video signal processor
JPS63203080A (en) Supervisory equipment
JPH0793697B2 (en) Level adjuster
JPS58210761A (en) Clamping circuit
JPH0488753A (en) Clamping circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees