JPH07154159A - 高周波増幅集積回路とそのドレインバイアス回路 - Google Patents
高周波増幅集積回路とそのドレインバイアス回路Info
- Publication number
- JPH07154159A JPH07154159A JP29957293A JP29957293A JPH07154159A JP H07154159 A JPH07154159 A JP H07154159A JP 29957293 A JP29957293 A JP 29957293A JP 29957293 A JP29957293 A JP 29957293A JP H07154159 A JPH07154159 A JP H07154159A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- circuit
- terminal
- fet
- drain bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ドレイン電圧を損失無くＦＥＴのドレイン端
子へ供給する高周波増幅集積回路とそのドレインバイア
ス回路を提供する。 【構成】 出力側整合回路とＦＥＴのドレイン端子の間
に直接ドレインバイアスを供給する。この構成によっ
て、ＭＭＩＣから取り出す端子が１つ増えることになる
が、ドレインバイアスが出力側整合回路を介さずＦＥＴ
のドレイン端子に供給できるため、整合回路の損失によ
る電圧降下を防ぎ、ドレイン電源の低電圧化、消費電力
の低減化を実現する。
子へ供給する高周波増幅集積回路とそのドレインバイア
ス回路を提供する。 【構成】 出力側整合回路とＦＥＴのドレイン端子の間
に直接ドレインバイアスを供給する。この構成によっ
て、ＭＭＩＣから取り出す端子が１つ増えることになる
が、ドレインバイアスが出力側整合回路を介さずＦＥＴ
のドレイン端子に供給できるため、整合回路の損失によ
る電圧降下を防ぎ、ドレイン電源の低電圧化、消費電力
の低減化を実現する。
Description
【０００１】
【産業上の利用分野】本発明は無線機で用いられる高周
波増幅集積回路とそのドレインバイアス回路に関するも
のである。
波増幅集積回路とそのドレインバイアス回路に関するも
のである。
【０００２】
【従来の技術】近年、無線機は小型化、高効率化が求め
られている。この要求を満足するために無線機の高周波
増幅器はＭＭＩＣ（Monolithic Microwave IntegratedC
ircuit）化されてきている。ＭＭＩＣはＦＥＴとその入
出力整合回路と各バイアス回路を同一の半導体基板上に
形成するものであり、以下に図面を参照しながら、上記
した従来のＭＭＩＣ高周波増幅器のドレインバイアス回
路の一例について説明する。
られている。この要求を満足するために無線機の高周波
増幅器はＭＭＩＣ（Monolithic Microwave IntegratedC
ircuit）化されてきている。ＭＭＩＣはＦＥＴとその入
出力整合回路と各バイアス回路を同一の半導体基板上に
形成するものであり、以下に図面を参照しながら、上記
した従来のＭＭＩＣ高周波増幅器のドレインバイアス回
路の一例について説明する。
【０００３】図１０は従来の高周波増幅集積回路のドレ
インバイアス回路を示すものである。図１０において、
Ａ１は半導体基板Ａ０上に形成したＦＥＴ、Ａ２は半導
体基板Ａ０上に形成したドレインバイアス端子、Ａ３は
半導体基板Ａ０上に形成した出力側整合回路、Ａ４は半
導体基板Ａ０上に形成した入力側整合回路、Ａ５はゲー
トバイアス端子、Ａ６はＭＭＩＣ入力端子、Ａ７はＭＭ
ＩＣ出力端子、Ａ８は入力側直流遮断コンデンサ、Ａ９
は出力側直流遮断コンデンサである。ＦＥＴＡ１はゲー
ト端子並びにドレイン端子に直流バイアスをかける必要
があり、ゲートバイアス端子Ａ５から入力側整合回路Ａ
４を介してゲート端子にバイアスをかけ、同様にドレイ
ンバイアス端子Ａ２から出力側整合回路Ａ３を介してド
レイン端子にバイアスをかけるものである。
インバイアス回路を示すものである。図１０において、
Ａ１は半導体基板Ａ０上に形成したＦＥＴ、Ａ２は半導
体基板Ａ０上に形成したドレインバイアス端子、Ａ３は
半導体基板Ａ０上に形成した出力側整合回路、Ａ４は半
導体基板Ａ０上に形成した入力側整合回路、Ａ５はゲー
トバイアス端子、Ａ６はＭＭＩＣ入力端子、Ａ７はＭＭ
ＩＣ出力端子、Ａ８は入力側直流遮断コンデンサ、Ａ９
は出力側直流遮断コンデンサである。ＦＥＴＡ１はゲー
ト端子並びにドレイン端子に直流バイアスをかける必要
があり、ゲートバイアス端子Ａ５から入力側整合回路Ａ
４を介してゲート端子にバイアスをかけ、同様にドレイ
ンバイアス端子Ａ２から出力側整合回路Ａ３を介してド
レイン端子にバイアスをかけるものである。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ＦＥＴにおいて出力インピーダンスは低
いため、ドレイン電源からソースにかなりの電流が流れ
るため、出力側整合回路の損失抵抗によりドレイン電源
の電圧がＦＥＴのドレイン端子に供給されるまでに降下
するという問題点を有していた。
うな構成では、ＦＥＴにおいて出力インピーダンスは低
いため、ドレイン電源からソースにかなりの電流が流れ
るため、出力側整合回路の損失抵抗によりドレイン電源
の電圧がＦＥＴのドレイン端子に供給されるまでに降下
するという問題点を有していた。
【０００５】本発明は上記問題点に鑑み、ドレイン電圧
を損失無くＦＥＴのドレイン端子へ供給する高周波増幅
器のドレインバイアス回路を提供することを目的とす
る。
を損失無くＦＥＴのドレイン端子へ供給する高周波増幅
器のドレインバイアス回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の高周波増幅器のドレインバイアス回路は、
出力側整合回路とＦＥＴのドレイン端子の間に直接ドレ
インバイアスを供給するという構成を備えたものであ
る。
めに本発明の高周波増幅器のドレインバイアス回路は、
出力側整合回路とＦＥＴのドレイン端子の間に直接ドレ
インバイアスを供給するという構成を備えたものであ
る。
【０００７】
【作用】本発明は上記した構成によって、ＭＭＩＣから
取り出す端子が１つ増えることになるが、ドレインバイ
アスが出力側整合回路を介さずＦＥＴのドレイン端子に
供給できるため、整合回路の損失による電圧降下を防
ぎ、ドレイン電源の低電圧化、消費電力の低減化を実現
する。
取り出す端子が１つ増えることになるが、ドレインバイ
アスが出力側整合回路を介さずＦＥＴのドレイン端子に
供給できるため、整合回路の損失による電圧降下を防
ぎ、ドレイン電源の低電圧化、消費電力の低減化を実現
する。
【０００８】
【実施例】以下本発明の高周波増幅器のドレインバイア
ス回路の実施例について、図面を参照しながら説明す
る。
ス回路の実施例について、図面を参照しながら説明す
る。
【０００９】図１は本発明の第１の実施例における高周
波増幅器のドレインバイアス回路の回路図を示すもので
ある。図１において、１１は半導体基板１０上に形成し
たＦＥＴ、１２は半導体基板１０上に形成したドレイン
バイアス端子、１３は半導体基板１０上に形成した出力
側整合回路、１４は半導体基板１０上に形成した入力側
整合回路、１５はゲートバイアス端子、１６はＭＭＩＣ
入力端子、１７はＭＭＩＣ出力端子、１８は入力側直流
遮断コンデンサ、１９は出力側直流遮断コンデンサであ
る。ＦＥＴ１１のドレイン端子１１１と出力側整合回路
１３の間にドレインバイアス回路を設けることにより、
出力側整合回路１３の損失による電圧降下を防いでドレ
イン端子１１１にドレインバイアスを供給できる。
波増幅器のドレインバイアス回路の回路図を示すもので
ある。図１において、１１は半導体基板１０上に形成し
たＦＥＴ、１２は半導体基板１０上に形成したドレイン
バイアス端子、１３は半導体基板１０上に形成した出力
側整合回路、１４は半導体基板１０上に形成した入力側
整合回路、１５はゲートバイアス端子、１６はＭＭＩＣ
入力端子、１７はＭＭＩＣ出力端子、１８は入力側直流
遮断コンデンサ、１９は出力側直流遮断コンデンサであ
る。ＦＥＴ１１のドレイン端子１１１と出力側整合回路
１３の間にドレインバイアス回路を設けることにより、
出力側整合回路１３の損失による電圧降下を防いでドレ
イン端子１１１にドレインバイアスを供給できる。
【００１０】以上のように構成された高周波増幅器のド
レインバイアス回路について、以下図１、図２及び図５
を用いてその動作を説明する。
レインバイアス回路について、以下図１、図２及び図５
を用いてその動作を説明する。
【００１１】図２において、２１は図５に記した高周波
増幅器のドレインバイアス回路の直流の等価回路を示す
ものであり、２２は図１に記した高周波増幅器のドレイ
ンバイアス回路の直流の等価回路を示すものである。２
１の回路ではＦＥＴのドレイン・ソース間抵抗２１４と
整合回路の損失抵抗２１２により分圧されたドレイン電
圧がドレイン端子２１３に供給されることになる。よっ
て所望のドレインバイアス電圧をドレイン端子２１３に
供給するためにはドレイン電源２１１の電圧を予め大き
くしなくてはならない。それに対して、２２の回路では
抵抗成分がＦＥＴのドレイン・ソース間抵抗２２３のみ
となるため、ドレイン電源２２１から供給される電圧を
そのままドレイン端子２２２へ供給することが可能とな
る。
増幅器のドレインバイアス回路の直流の等価回路を示す
ものであり、２２は図１に記した高周波増幅器のドレイ
ンバイアス回路の直流の等価回路を示すものである。２
１の回路ではＦＥＴのドレイン・ソース間抵抗２１４と
整合回路の損失抵抗２１２により分圧されたドレイン電
圧がドレイン端子２１３に供給されることになる。よっ
て所望のドレインバイアス電圧をドレイン端子２１３に
供給するためにはドレイン電源２１１の電圧を予め大き
くしなくてはならない。それに対して、２２の回路では
抵抗成分がＦＥＴのドレイン・ソース間抵抗２２３のみ
となるため、ドレイン電源２２１から供給される電圧を
そのままドレイン端子２２２へ供給することが可能とな
る。
【００１２】以上のように本実施例により、ＦＥＴのド
レイン端子１１１と出力側整合回路１３の間にドレイン
バイアス回路を設けることにより、ドレイン電源を低電
圧化でき、増幅器の消費電力を低減することができる。
レイン端子１１１と出力側整合回路１３の間にドレイン
バイアス回路を設けることにより、ドレイン電源を低電
圧化でき、増幅器の消費電力を低減することができる。
【００１３】図３は本発明の第２の実施例を示す高周波
増幅器のドレインバイアス回路の回路図である。３１は
半導体基板３０上に形成したＦＥＴ、３２はＭＭＩＣド
レインバイアス端子回路、３３は半導体基板３０上に形
成した出力側整合回路、３４は半導体基板３０上に形成
した入力側整合回路、３５はゲートバイアス端子、３６
はＭＭＩＣ入力端子、３７はＭＭＩＣ出力端子、３８は
入力側直流遮断コンデンサ、３９は出力側直流遮断コン
デンサである。ドレインバイアス回路はドレイン電源３
２１、ＲＦバイパスコンデンサ３２２及びチョークコイ
ル３２３からなる。本実施例では、所望周波数において
ドレイン端子３１１から電源側を見たインピーダンスを
開放とすることができる。このように、図３に示すよう
なドレインバイアス回路にすることにより、実施例１に
記したドレイン電源の電圧降下を防ぐ効果を得ることが
できる。
増幅器のドレインバイアス回路の回路図である。３１は
半導体基板３０上に形成したＦＥＴ、３２はＭＭＩＣド
レインバイアス端子回路、３３は半導体基板３０上に形
成した出力側整合回路、３４は半導体基板３０上に形成
した入力側整合回路、３５はゲートバイアス端子、３６
はＭＭＩＣ入力端子、３７はＭＭＩＣ出力端子、３８は
入力側直流遮断コンデンサ、３９は出力側直流遮断コン
デンサである。ドレインバイアス回路はドレイン電源３
２１、ＲＦバイパスコンデンサ３２２及びチョークコイ
ル３２３からなる。本実施例では、所望周波数において
ドレイン端子３１１から電源側を見たインピーダンスを
開放とすることができる。このように、図３に示すよう
なドレインバイアス回路にすることにより、実施例１に
記したドレイン電源の電圧降下を防ぐ効果を得ることが
できる。
【００１４】図４は本発明の第３の実施例を示す高周波
増幅器のドレインバイアス回路の回路図である。４１は
半導体基板４０上に形成したＦＥＴ、４２はＭＭＩＣド
レインバイアス端子、４３は半導体基板４０上に形成し
た出力側整合回路、４４は半導体基板４０上に形成した
入力側整合回路、４５はゲートバイアス端子、４６はＭ
ＭＩＣ入力端子、４７はＭＭＩＣ出力端子、４８は入力
側直流遮断コンデンサ、４９は出力側直流遮断コンデン
サである。ドレインバイアス回路はドレイン電源４２
１、ＲＦバイパスコンデンサ４２２及び伝送線路４２３
からなる。本実施例のドレインバイアス回路において、
節点４２４から電源側を見たインピーダンスが短絡にな
り、そこからドレイン端子４１１までの伝送線路４２３
の線路長を調節することで、出力側整合回路４３ととも
に、整合回路の一部として動作させることができる。図
４に示すようなドレインバイアス回路にすることによ
り、実施例１で記したドレイン電源の電圧降下を防ぐ効
果に加えて、ＲＦバイパスコンデンサ４２２の位置を調
節することにより出力側整合回路の整合状態の調整を行
うことも可能となる。
増幅器のドレインバイアス回路の回路図である。４１は
半導体基板４０上に形成したＦＥＴ、４２はＭＭＩＣド
レインバイアス端子、４３は半導体基板４０上に形成し
た出力側整合回路、４４は半導体基板４０上に形成した
入力側整合回路、４５はゲートバイアス端子、４６はＭ
ＭＩＣ入力端子、４７はＭＭＩＣ出力端子、４８は入力
側直流遮断コンデンサ、４９は出力側直流遮断コンデン
サである。ドレインバイアス回路はドレイン電源４２
１、ＲＦバイパスコンデンサ４２２及び伝送線路４２３
からなる。本実施例のドレインバイアス回路において、
節点４２４から電源側を見たインピーダンスが短絡にな
り、そこからドレイン端子４１１までの伝送線路４２３
の線路長を調節することで、出力側整合回路４３ととも
に、整合回路の一部として動作させることができる。図
４に示すようなドレインバイアス回路にすることによ
り、実施例１で記したドレイン電源の電圧降下を防ぐ効
果に加えて、ＲＦバイパスコンデンサ４２２の位置を調
節することにより出力側整合回路の整合状態の調整を行
うことも可能となる。
【００１５】図５は本発明の第４の実施例を示す高周波
増幅器のドレインバイアス回路の回路図である。５１は
半導体基板５０上に形成したＦＥＴ、５２はＭＭＩＣド
レインバイアス端子、５３は半導体基板５０上に形成し
た出力側整合回路、５４は半導体基板５０上に形成した
入力側整合回路、５５はゲートバイアス端子、５６はＭ
ＭＩＣ入力端子、５７はＭＭＩＣ出力端子、５８は入力
側直流遮断コンデンサ、５９は出力側直流遮断コンデン
サである。ドレインバイアス回路はドレイン電源５２
１、ＲＦバイパスコンデンサ５２２、チョークコイル５
２３及び伝送線路５２４からなる。本実施例のドレイン
バイアス回路においてはチョークコイル５２３と伝送線
路５２４の間の節点５２５で電源側を見たインピーダン
スが開放になり、伝送線路５２４は出力側整合回路５３
とともに整合回路の一部として動作させることができ
る。このように、図５に示すようなドレインバイアス回
路にすることにより、実施例１で記したドレイン電源の
電圧降下を防ぐ効果に加えて、チョークコイル５２３の
位置を調節することで出力側整合回路の整合状態も調整
できる。
増幅器のドレインバイアス回路の回路図である。５１は
半導体基板５０上に形成したＦＥＴ、５２はＭＭＩＣド
レインバイアス端子、５３は半導体基板５０上に形成し
た出力側整合回路、５４は半導体基板５０上に形成した
入力側整合回路、５５はゲートバイアス端子、５６はＭ
ＭＩＣ入力端子、５７はＭＭＩＣ出力端子、５８は入力
側直流遮断コンデンサ、５９は出力側直流遮断コンデン
サである。ドレインバイアス回路はドレイン電源５２
１、ＲＦバイパスコンデンサ５２２、チョークコイル５
２３及び伝送線路５２４からなる。本実施例のドレイン
バイアス回路においてはチョークコイル５２３と伝送線
路５２４の間の節点５２５で電源側を見たインピーダン
スが開放になり、伝送線路５２４は出力側整合回路５３
とともに整合回路の一部として動作させることができ
る。このように、図５に示すようなドレインバイアス回
路にすることにより、実施例１で記したドレイン電源の
電圧降下を防ぐ効果に加えて、チョークコイル５２３の
位置を調節することで出力側整合回路の整合状態も調整
できる。
【００１６】図６と図７（ａ）を用いて本発明の第５の
実施例を説明する。図６は本発明の第５並びに第６の実
施例を示す高周波増幅器のドレインバイアス回路の模式
図である。図６において、６０はＭＭＩＣを構成した半
導体基板、６１は誘電体基板、６２は誘電体基板６１よ
り一段低く形成した誘電体基板、６３はボンディングワ
イヤーである。ここで、半導体基板６０には入力端子６
０１と、出力端子６０２と、ドレインバイアス端子６０
３と、接地端子６０４が引き出されている。また、誘電
体基板６１、６２並びに接地用コム６１１、入力端子コ
ム６１２、出力端子コム６１３、ドレインバイアス端子
コム６１４、ゲートバイアス端子コム６１５により誘電
体パッケージを構成する。入力端子６０１と入力端子コ
ム６１２、出力端子６０２と出力端子コム６１３、ドレ
インバイアス端子６０３とドレインバイアス端子コム６
１４、接地端子６０４と接地用コム６１１はそれぞれボ
ンディングワイヤー６３で接続する。図７（ａ）は図６
の二点鎖線６４で切った断面図で、７０１は誘電体パッ
ケージを構成する誘電体基板、７０２はドレインバイア
ス端子コム、７０３は接地電極である。本実施例では誘
電体パッケージのドレインバイアス端子コム６１４の一
部を６１６のように引き回してチョークコイルを実現
し、さらに、ドレインバイアス端子コム６１４の一部
（６１８）に電極を形成し、図７（ａ）のように接地電
極７０３と誘電体をはさんで対向させてコンデンサを実
現し、新たに外部にチョークコイルとＲＦバイパスコン
デンサを接続する必要がなく、さらに実施例２と同様の
効果を得ることができる。また、ドレインバイアス回路
の伝送線路をＭＭＩＣを形成した半導体基板上に設ける
ことによって、実施例４と同様の効果を得ることもでき
る。
実施例を説明する。図６は本発明の第５並びに第６の実
施例を示す高周波増幅器のドレインバイアス回路の模式
図である。図６において、６０はＭＭＩＣを構成した半
導体基板、６１は誘電体基板、６２は誘電体基板６１よ
り一段低く形成した誘電体基板、６３はボンディングワ
イヤーである。ここで、半導体基板６０には入力端子６
０１と、出力端子６０２と、ドレインバイアス端子６０
３と、接地端子６０４が引き出されている。また、誘電
体基板６１、６２並びに接地用コム６１１、入力端子コ
ム６１２、出力端子コム６１３、ドレインバイアス端子
コム６１４、ゲートバイアス端子コム６１５により誘電
体パッケージを構成する。入力端子６０１と入力端子コ
ム６１２、出力端子６０２と出力端子コム６１３、ドレ
インバイアス端子６０３とドレインバイアス端子コム６
１４、接地端子６０４と接地用コム６１１はそれぞれボ
ンディングワイヤー６３で接続する。図７（ａ）は図６
の二点鎖線６４で切った断面図で、７０１は誘電体パッ
ケージを構成する誘電体基板、７０２はドレインバイア
ス端子コム、７０３は接地電極である。本実施例では誘
電体パッケージのドレインバイアス端子コム６１４の一
部を６１６のように引き回してチョークコイルを実現
し、さらに、ドレインバイアス端子コム６１４の一部
（６１８）に電極を形成し、図７（ａ）のように接地電
極７０３と誘電体をはさんで対向させてコンデンサを実
現し、新たに外部にチョークコイルとＲＦバイパスコン
デンサを接続する必要がなく、さらに実施例２と同様の
効果を得ることができる。また、ドレインバイアス回路
の伝送線路をＭＭＩＣを形成した半導体基板上に設ける
ことによって、実施例４と同様の効果を得ることもでき
る。
【００１７】図６と図７（ｂ）を用いて本発明の第６の
実施例を説明する。図７（ｂ）は図６の二点鎖線６５で
切った断面図で、７１１は誘電体パッケージを構成する
誘電体基板、７１２はＭＭＩＣを構成した半導体基板、
７１３はボンディングワイヤー、７１４は出力端子コム
第１、７１５は出力端子コム第２である。図６における
入力端子コム６１２と出力端子コム６１３の一部（６１
７）を図７のように誘電体をはさんで、対向させること
によりコンデンサを形成する。また、ゲートバイアス端
子コム６１５を誘電体パッケージ内で入力端子コム６１
２から分岐させることでゲートバイアスを供給すること
ができる。本実施例では誘電体をはさんだ入出力端子コ
ム対向電極を直流遮断コンデンサとして動作させること
により、新たに外部に直流遮断コンデンサを接続する必
要がなく、さらに実施例２から実施例５と同様の効果を
得ることができる。
実施例を説明する。図７（ｂ）は図６の二点鎖線６５で
切った断面図で、７１１は誘電体パッケージを構成する
誘電体基板、７１２はＭＭＩＣを構成した半導体基板、
７１３はボンディングワイヤー、７１４は出力端子コム
第１、７１５は出力端子コム第２である。図６における
入力端子コム６１２と出力端子コム６１３の一部（６１
７）を図７のように誘電体をはさんで、対向させること
によりコンデンサを形成する。また、ゲートバイアス端
子コム６１５を誘電体パッケージ内で入力端子コム６１
２から分岐させることでゲートバイアスを供給すること
ができる。本実施例では誘電体をはさんだ入出力端子コ
ム対向電極を直流遮断コンデンサとして動作させること
により、新たに外部に直流遮断コンデンサを接続する必
要がなく、さらに実施例２から実施例５と同様の効果を
得ることができる。
【００１８】なお、実施例５において、ドレインバイア
ス回路のチョークコイルを誘電体パッケージ内に形成す
るとしたが、ＭＭＩＣを構成した半導体基板上にチョー
クコイルを形成することによって、あるいはチョークコ
イルの一部を半導体基板上に形成し、一部を誘電体パッ
ケージ内に形成することによっても実施例５と同様の効
果を得ることができる。
ス回路のチョークコイルを誘電体パッケージ内に形成す
るとしたが、ＭＭＩＣを構成した半導体基板上にチョー
クコイルを形成することによって、あるいはチョークコ
イルの一部を半導体基板上に形成し、一部を誘電体パッ
ケージ内に形成することによっても実施例５と同様の効
果を得ることができる。
【００１９】さらに、実施例３及び実施例４において、
ドレインバイアス回路には、伝送線路を用いたが、これ
らを図８に示すようなＬＣ回路で実現しても実施例３及
び実施例４と同様の効果を得ることができる。また、こ
れらのＬＣ回路をＭＭＩＣを構成した半導体基板上に形
成することによっても同様の効果を得ることができる。
ドレインバイアス回路には、伝送線路を用いたが、これ
らを図８に示すようなＬＣ回路で実現しても実施例３及
び実施例４と同様の効果を得ることができる。また、こ
れらのＬＣ回路をＭＭＩＣを構成した半導体基板上に形
成することによっても同様の効果を得ることができる。
【００２０】なお、実施例１から実施例５において、入
力側整合回路は同一の半導体基板上に形成するとした
が、ディスクリートのＬＣＲ回路で実現しても同様の効
果を得ることができる。
力側整合回路は同一の半導体基板上に形成するとした
が、ディスクリートのＬＣＲ回路で実現しても同様の効
果を得ることができる。
【００２１】また、実施例１から実施例５において、ゲ
ートバイアス端子をＭＭＩＣ入力端子の前に接続すると
したが、入力側整合回路とＦＥＴのゲート端子の間に接
続しても、ＭＭＩＣの端子数が１つ増加するが、同様の
効果を得ることができる。
ートバイアス端子をＭＭＩＣ入力端子の前に接続すると
したが、入力側整合回路とＦＥＴのゲート端子の間に接
続しても、ＭＭＩＣの端子数が１つ増加するが、同様の
効果を得ることができる。
【００２２】また、実施例１から実施例６においては増
幅器を１段としたが、２つ以上のＦＥＴを用いて図９の
ように多段増幅器を構成しても、各段の増幅器のドレイ
ンバイアス回路を各実施例に記述したように構成するこ
とにより、同様の効果を得ることができ、さらに実施例
３、実施例４のドレインバイアス回路を用いた場合は多
段構成のＭＭＩＣで整合調整の困難な段間整合回路を容
易に調整をすることができる。
幅器を１段としたが、２つ以上のＦＥＴを用いて図９の
ように多段増幅器を構成しても、各段の増幅器のドレイ
ンバイアス回路を各実施例に記述したように構成するこ
とにより、同様の効果を得ることができ、さらに実施例
３、実施例４のドレインバイアス回路を用いた場合は多
段構成のＭＭＩＣで整合調整の困難な段間整合回路を容
易に調整をすることができる。
【００２３】
【発明の効果】以上のように本発明は、ドレインバイア
ス回路ををＦＥＴのドレイン端子と出力側整合回路の間
から接続し、ドレインバイアスを供給することにより、
ドレイン電源を低電圧化し、消費電力を少なくすること
ができる。
ス回路ををＦＥＴのドレイン端子と出力側整合回路の間
から接続し、ドレインバイアスを供給することにより、
ドレイン電源を低電圧化し、消費電力を少なくすること
ができる。
【図１】本発明の第１の実施例における高周波増幅集積
回路の回路図
回路の回路図
【図２】同じくその動作説明のための直流等価回路図
【図３】本発明の第２の実施例における高周波増幅集積
回路のドレインバイアス回路の回路図
回路のドレインバイアス回路の回路図
【図４】本発明の第３の実施例における高周波増幅集積
回路のドレインバイアス回路の回路図
回路のドレインバイアス回路の回路図
【図５】本発明の第４の実施例における高周波増幅集積
回路のドレインバイアス回路の回路図
回路のドレインバイアス回路の回路図
【図６】本発明の第５及び第６の実施例におけるドレイ
ンバイアス回路の模式図
ンバイアス回路の模式図
【図７】（ａ）本発明の第５の実施例の動作説明のため
の図６の断面図 （ｂ）本発明の第６の実施例の動作説明のための図６の
断面図
の図６の断面図 （ｂ）本発明の第６の実施例の動作説明のための図６の
断面図
【図８】本発明のドレインバイアス回路内に調整用整合
回路例を示す回路図
回路例を示す回路図
【図９】本発明の高周波増幅器の多段接続例を示す回路
図
図
【図１０】従来例における高周波増幅集積回路のドレイ
ンバイアス回路の回路図
ンバイアス回路の回路図
１０ 半導体基板 １１ ＦＥＴ １２ ドレインバイアス端子 １３ 出力側整合回路 １４ 入力側整合回路 １５ ゲートバイアス端子 １６ ＭＭＩＣ入力端子 １７ ＭＭＩＣ出力端子 １８ 入力側直流遮断コンデンサ １９ 出力側直流遮断コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 國久 武人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 横山 隆弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石川 修 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (10)
- 【請求項１】半導体基板上でソース端子を接地したＦＥ
Ｔと、前記半導体基板上に形成され、前記ＦＥＴのゲー
ト端子に接続した入力側整合回路と、前記半導体基板上
に形成され、前記ＦＥＴのドレイン端子に接続した出力
側整合回路とを具備し、ドレイン電圧を制御するドレイ
ンバイアス端子を前記ドレイン端子と出力側整合回路の
間に接続し、出力端子とは別に引き出すことを特徴とす
る高周波増幅集積回路。 - 【請求項２】請求項１記載の高周波増幅集積回路におい
て、ドレイン電源にＲＦバイパスコンデンサを接地し、
所望周波数において、前記ＲＦバイパスコンデンサから
電源側を見たインピーダンスを短絡にし、前記ＲＦバイ
パスコンデンサからＦＥＴのドレイン端子の間にチョー
クコイルを接続し、前記所望周波数において前記ドレイ
ン端子から電源側を見たインピーダンスを開放にするこ
とを特徴とする高周波増幅集積回路のドレインバイアス
回路。 - 【請求項３】請求項１記載の高周波増幅集積回路におい
て、ドレイン電源にＲＦバイパスコンデンサを接地し、
所望周波数において、前記ＲＦバイパスコンデンサから
電源側を見たインピーダンスを短絡にし、前記ＲＦバイ
パスコンデンサからＦＥＴのドレイン端子の間に伝送線
路を設け、出力側整合回路と前記伝送線路とで出力整合
回路を構成することを特徴とする高周波増幅集積回路の
ドレインバイアス回路。 - 【請求項４】請求項１記載の高周波増幅集積回路におい
て、ドレイン電源にＲＦバイパスコンデンサを接地し、
チョークコイルを直列接続して、所望周波数において前
記チョークコイルのＦＥＴ側から電源側を見たインピー
ダンスを開放にし、前記チョークコイルから前記ＦＥＴ
のドレイン端子までの間に伝送線路を設け、出力側整合
回路と前記伝送線路とで出力整合回路を構成することを
特徴とする高周波増幅集積回路のドレインバイアス回
路。 - 【請求項５】請求項２または請求項４記載の高周波増幅
器で、半導体基板を封止する誘電体パッケージ内にチョ
ークコイルを実現することを特徴とする高周波増幅集積
回路のドレインバイアス回路。 - 【請求項６】請求項１から請求項５のいずれかに記載の
高周波増幅器で、半導体基板を封止する誘電体パッケー
ジ内にＲＦバイパスコンデンサを実現することを特徴と
する高周波増幅集積回路のドレインバイアス回路。 - 【請求項７】請求項１から請求項６のいずれかに記載の
高周波増幅器で、半導体基板を封止する誘電体パッケー
ジ内で入力端子とゲートバイアス端子を分岐することを
特徴とする高周波増幅集積回路のドレインバイアス回
路。 - 【請求項８】請求項１から請求項７のいずれかに記載の
高周波増幅器で、半導体基板を封止する誘電体パッケー
ジ内に直流遮断コンデンサを実現することを特徴とする
高周波増幅集積回路のドレインバイアス回路。 - 【請求項９】請求項３または請求項４記載のドレインバ
イアス回路で、出力側整合回路の一部として伝送線路の
代わりにＬＣ回路を用いることを特徴とする高周波増幅
集積回路のドレインバイアス回路。 - 【請求項１０】請求項１から請求項９のいずれかに記載
の高周波増幅器を少なくとも２段以上接続し、ドレイン
バイアス端子を各ＦＥＴのドレイン端子と出力あるいは
段間の整合回路の間に設けることを特徴とする高周波増
幅集積回路のドレインバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29957293A JPH07154159A (ja) | 1993-11-30 | 1993-11-30 | 高周波増幅集積回路とそのドレインバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29957293A JPH07154159A (ja) | 1993-11-30 | 1993-11-30 | 高周波増幅集積回路とそのドレインバイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154159A true JPH07154159A (ja) | 1995-06-16 |
Family
ID=17874372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29957293A Pending JPH07154159A (ja) | 1993-11-30 | 1993-11-30 | 高周波増幅集積回路とそのドレインバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002052588A1 (en) * | 2000-12-25 | 2002-07-04 | Hitachi, Ltd. | Semiconductor device, and method and apparatus for manufacturing semiconductor device |
| WO2023276063A1 (ja) * | 2021-06-30 | 2023-01-05 | 三菱電機株式会社 | 電力増幅器および高周波モジュール |
-
1993
- 1993-11-30 JP JP29957293A patent/JPH07154159A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002052588A1 (en) * | 2000-12-25 | 2002-07-04 | Hitachi, Ltd. | Semiconductor device, and method and apparatus for manufacturing semiconductor device |
| WO2002052589A1 (en) * | 2000-12-25 | 2002-07-04 | Hitachi, Ltd | Semiconductor device, and method and apparatus for manufacturing semiconductor device |
| JPWO2002052589A1 (ja) * | 2000-12-25 | 2004-04-30 | 株式会社日立製作所 | 半導体装置及びその製造方法並びに半導体製造装置 |
| KR100751451B1 (ko) * | 2000-12-25 | 2007-08-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치와 그 제조방법 및 반도체 제조장치 |
| US7262480B2 (en) | 2000-12-25 | 2007-08-28 | Hitachi, Ltd. | Semiconductor device, and method and apparatus for manufacturing semiconductor device |
| WO2023276063A1 (ja) * | 2021-06-30 | 2023-01-05 | 三菱電機株式会社 | 電力増幅器および高周波モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1547394B1 (en) | Packaged rf power transistor having rf bypassing/output matching network | |
| US5066925A (en) | Multi push-pull MMIC power amplifier | |
| JP5512731B2 (ja) | ２段のマイクロ波のｅ級電力増幅器 | |
| JP4933598B2 (ja) | 分布型環状電力増幅器の構造 | |
| US7061329B2 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
| US11005432B2 (en) | RF switch with split tunable matching network | |
| JPH09153781A (ja) | スイッチ回路 | |
| US11777451B2 (en) | Cascode gain boosting and linear gain control using gate resistor | |
| US5233313A (en) | High power field effect transistor amplifier | |
| KR20200050866A (ko) | 전력 증폭 회로 | |
| WO2000075990A1 (en) | High impedance matched rf power transistor | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH07154159A (ja) | 高周波増幅集積回路とそのドレインバイアス回路 | |
| US11309847B2 (en) | Amplifier circuit | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| JPH0352407A (ja) | ハイブリツド増幅器 | |
| JPH01173908A (ja) | 発振装置 | |
| CN117413461B (zh) | 用于信号放大的封装结构及信号放大器 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH11150464A (ja) | 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路 | |
| JP3438953B2 (ja) | バイアス回路 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JP2023172544A (ja) | 高周波増幅器 |