JPH07153767A - シリコンチップ電子部品 - Google Patents
シリコンチップ電子部品Info
- Publication number
- JPH07153767A JPH07153767A JP5299243A JP29924393A JPH07153767A JP H07153767 A JPH07153767 A JP H07153767A JP 5299243 A JP5299243 A JP 5299243A JP 29924393 A JP29924393 A JP 29924393A JP H07153767 A JPH07153767 A JP H07153767A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- electronic component
- electrode
- chip electronic
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 簡素な工程で基板への搭載時の信頼性を高め
る。 【構成】 シリコンチップ電子部品は、回路基板に対し
てフリップチップ方式により実装可能な電子部品であ
る。この電子部品は、シリコンチップ電子部品本体２
と、前記本体２の表面に露出するパッド電極４と、金製
の第１バンプ電極６と、はんだ製の第２電極７とを備え
ている。第１電極６は、金製のワイヤーの先端部がワイ
ヤボンディングによって前記パッド電極４上に接合され
た後にその先端部のみが前記パッド電極４上に残される
ことで形成されたバンプ電極である。また、第２電極
は、はんだ製のワイヤーの先端部がワイヤボンディング
によって前記第１バンプ電極６上に接合された後にその
先端部のみが前記第１バンプ電極６上に残されることで
形成されたバンプ電極である。
る。 【構成】 シリコンチップ電子部品は、回路基板に対し
てフリップチップ方式により実装可能な電子部品であ
る。この電子部品は、シリコンチップ電子部品本体２
と、前記本体２の表面に露出するパッド電極４と、金製
の第１バンプ電極６と、はんだ製の第２電極７とを備え
ている。第１電極６は、金製のワイヤーの先端部がワイ
ヤボンディングによって前記パッド電極４上に接合され
た後にその先端部のみが前記パッド電極４上に残される
ことで形成されたバンプ電極である。また、第２電極
は、はんだ製のワイヤーの先端部がワイヤボンディング
によって前記第１バンプ電極６上に接合された後にその
先端部のみが前記第１バンプ電極６上に残されることで
形成されたバンプ電極である。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンチップ電子部
品、特に、回路基板に対してフリップチップ方式により
実装可能なシリコンチップ電子部品に関する。
品、特に、回路基板に対してフリップチップ方式により
実装可能なシリコンチップ電子部品に関する。
【０００２】
【従来の技術】ＩＣチップ等のシリコンチップ電子部品
を、回路基板に形成された配線パターンに接合するため
の手法としてフリップチップ方式がある。このフリップ
チップ方式は、予めシリコンチップ電子部品の電極（す
なわちパッド電極）にバンプ電極を形成しておき、この
バンプ電極を回路基板の配線パターン上にはんだリフロ
ー方式により直接固定する方法である。このようなフリ
ップチップ方式によるシリコンチップ電子部品の実装方
法として、次のようなものが知られている。 シリコンチップ電子部品のパッド電極にＡｕ等の積層
金属層を介して固定されたはんだからなるバンプ電極を
用い、当該バンプ電極を基板の配線パターンに溶融接続
する方法。ここで、積層金属層は、バンプ電極とパッド
電極との密着性を高めるためのものである。 シリコンチップ電子部品のパッド電極にＡｕ製の第１
バンプ電極を形成し、基板の配線パターン上にはんだ製
の第２バンプ電極を形成し、両バンプ電極を重ね合わせ
るようにして両者を溶融接続する方法。
を、回路基板に形成された配線パターンに接合するため
の手法としてフリップチップ方式がある。このフリップ
チップ方式は、予めシリコンチップ電子部品の電極（す
なわちパッド電極）にバンプ電極を形成しておき、この
バンプ電極を回路基板の配線パターン上にはんだリフロ
ー方式により直接固定する方法である。このようなフリ
ップチップ方式によるシリコンチップ電子部品の実装方
法として、次のようなものが知られている。 シリコンチップ電子部品のパッド電極にＡｕ等の積層
金属層を介して固定されたはんだからなるバンプ電極を
用い、当該バンプ電極を基板の配線パターンに溶融接続
する方法。ここで、積層金属層は、バンプ電極とパッド
電極との密着性を高めるためのものである。 シリコンチップ電子部品のパッド電極にＡｕ製の第１
バンプ電極を形成し、基板の配線パターン上にはんだ製
の第２バンプ電極を形成し、両バンプ電極を重ね合わせ
るようにして両者を溶融接続する方法。
【０００３】
【発明が解決しようとする課題】前記の方法では、メ
ッキ工程が含まれる等、積層金属層を形成するための工
程が複雑なため、コスト高になる。また、前記の方法
では、多数（例えば１６個）の突出した第１バンプ電極
と、対応する同数の突出した第２バンプ電極とを同時に
正確に重ね合わせる必要があるため、得られる製品の信
頼性が低くなる。
ッキ工程が含まれる等、積層金属層を形成するための工
程が複雑なため、コスト高になる。また、前記の方法
では、多数（例えば１６個）の突出した第１バンプ電極
と、対応する同数の突出した第２バンプ電極とを同時に
正確に重ね合わせる必要があるため、得られる製品の信
頼性が低くなる。
【０００４】本発明の目的は、簡素な工程で、基板への
搭載時の信頼性を高めることにある。
搭載時の信頼性を高めることにある。
【０００５】
【課題を解決するための手段】本発明に係るシリコンチ
ップ電子部品は、回路基板に対してフリップチップ方式
により実装可能な電子部品である。この電子部品は、シ
リコンチップ電子部品本体と、前記本体の表面に露出す
る電極層と、金製の第１バンプ電極と、はんだ製の第２
バンプ電極とを備えている。
ップ電子部品は、回路基板に対してフリップチップ方式
により実装可能な電子部品である。この電子部品は、シ
リコンチップ電子部品本体と、前記本体の表面に露出す
る電極層と、金製の第１バンプ電極と、はんだ製の第２
バンプ電極とを備えている。
【０００６】第１電極は、金製のワイヤーの先端部がワ
イヤボンディングによって前記電極層上に接合された後
にその先端部のみが前記電極層上に残されることで形成
されたバンプ電極である。また、第２バンプ電極は、は
んだ製のワイヤーの先端部がワイヤボンディングによっ
て前記第１バンプ電極上に接合された後にその先端部の
みが前記第１バンプ電極上に残されることで形成された
バンプ電極である。
イヤボンディングによって前記電極層上に接合された後
にその先端部のみが前記電極層上に残されることで形成
されたバンプ電極である。また、第２バンプ電極は、は
んだ製のワイヤーの先端部がワイヤボンディングによっ
て前記第１バンプ電極上に接合された後にその先端部の
みが前記第１バンプ電極上に残されることで形成された
バンプ電極である。
【０００７】
【作用】本発明に係るシリコンチップ電子部品が基板に
搭載されるときには、その第２バンプ電極が基板の配線
パターン上に載置される。そして、第２バンプ電極（は
んだ製）が溶融することで、シリコンチップ電子部品が
基板に固定される。ここでは、両バンプ電極はワイヤボ
ンディング方式で形成されるので、製造工程は簡素であ
る。また、金製の第１バンプ電極上にワイヤボンディン
グ方式によってはんだ製の第２バンプ電極が形成されて
いるので、電極数が多くなっても接合部分の信頼性は高
い。しかも、第２バンプ電極を基板の配線パターンに接
合するときには、突起と突起との間の位置合わせではな
く突起と平面との間の位置合わせとなるため、高い接合
信頼性が得られる。
搭載されるときには、その第２バンプ電極が基板の配線
パターン上に載置される。そして、第２バンプ電極（は
んだ製）が溶融することで、シリコンチップ電子部品が
基板に固定される。ここでは、両バンプ電極はワイヤボ
ンディング方式で形成されるので、製造工程は簡素であ
る。また、金製の第１バンプ電極上にワイヤボンディン
グ方式によってはんだ製の第２バンプ電極が形成されて
いるので、電極数が多くなっても接合部分の信頼性は高
い。しかも、第２バンプ電極を基板の配線パターンに接
合するときには、突起と突起との間の位置合わせではな
く突起と平面との間の位置合わせとなるため、高い接合
信頼性が得られる。
【０００８】
【実施例】本発明の一実施例を示す図１において、シリ
コンチップ電子部品１は、ＩＣ等のシリコンチップ電子
部品本体２と、シリコンチップ電子部品本体２に取り付
けられた複数のバンプ電極３とから主に構成されてい
る。なお、図では、理解の便のためバンプ電極３の大き
さが強調されている。
コンチップ電子部品１は、ＩＣ等のシリコンチップ電子
部品本体２と、シリコンチップ電子部品本体２に取り付
けられた複数のバンプ電極３とから主に構成されてい
る。なお、図では、理解の便のためバンプ電極３の大き
さが強調されている。
【０００９】シリコンチップ電子部品本体２は、シリコ
ン基板内にトランジスタ等の電子素子を多数形成したも
のであり、板状である。シリコンチップ電子部品本体２
の図下面は、例えばアルミニウムからなるパッド電極４
と、パッド電極４の部位を除いた全面に形成されたパッ
シベーション膜５とを有している。各バンプ電極３はパ
ッド電極４に固定されている。バンプ電極３は、パッド
電極４に直接接合された第１バンプ電極６と、第１バン
プ電極６に重ねて固定された第２バンプ電極７とから主
に構成されている。第１バンプ電極６は金製であり、第
２バンプ電極７ははんだ製である。
ン基板内にトランジスタ等の電子素子を多数形成したも
のであり、板状である。シリコンチップ電子部品本体２
の図下面は、例えばアルミニウムからなるパッド電極４
と、パッド電極４の部位を除いた全面に形成されたパッ
シベーション膜５とを有している。各バンプ電極３はパ
ッド電極４に固定されている。バンプ電極３は、パッド
電極４に直接接合された第１バンプ電極６と、第１バン
プ電極６に重ねて固定された第２バンプ電極７とから主
に構成されている。第１バンプ電極６は金製であり、第
２バンプ電極７ははんだ製である。
【００１０】次に、前記バンプ電極３の形成方法につい
て説明する。まず、シリコンチップ電子部品本体２のパ
ッド電極４上に第１バンプ電極６を形成する。第１バン
プ電極６を形成する場合は、図２に示すようなキャピラ
リー８を用いたワイヤボンディングの手法が用いられ
る。図２では、キャピラリー８に挿入された金製の細線
ワイヤ９が、キャピラリー８の下端から所定の長さｌだ
け突出している。この突出長さｌは、パッド電極４の面
積に合わせて適宜調整される。細線ワイヤ９の直径は、
通常２０〜１００μｍ、好ましくは２５〜３０μｍであ
る。
て説明する。まず、シリコンチップ電子部品本体２のパ
ッド電極４上に第１バンプ電極６を形成する。第１バン
プ電極６を形成する場合は、図２に示すようなキャピラ
リー８を用いたワイヤボンディングの手法が用いられ
る。図２では、キャピラリー８に挿入された金製の細線
ワイヤ９が、キャピラリー８の下端から所定の長さｌだ
け突出している。この突出長さｌは、パッド電極４の面
積に合わせて適宜調整される。細線ワイヤ９の直径は、
通常２０〜１００μｍ、好ましくは２５〜３０μｍであ
る。
【００１１】キャピラリー８の下端から突出したワイヤ
９に対して、図３に示すように、水素ガスバーナーや電
気トーチ等の加熱装置１０を用いて加熱し、ワイヤ９の
下端を溶融させる。これにより、細線ワイヤ９の下端部
には、例えば直径が６０〜２００μｍのボール１１が形
成される。次に、図４に示すように、ボール１１が形成
された細線ワイヤ９をシリコンチップ電子部品本体２の
パッド電極４上に移動させて位置合わせし、ボール１１
をパッド電極４にサーモニックボンディングする。ここ
では、キャピラリー８に付属している超音波振動発生装
置（図示せず）を起動して、細線ワイヤ９に０．５〜
１．５Ｗの超音波振動を付与する。同時に、キャピラリ
ー８により荷重（通常４０〜１００ｇ）をボール１１に
加え、ボール１１をパッド電極４に圧着する。このサー
モニックボンディング行程では、シリコンチップ電子部
品本体２を１５０〜２００℃に加熱する。ここでは、シ
リコンチップ電子部品本体２の加熱温度が２００℃程度
までの低温であるため、シリコンチップ電子部品本体２
は熱による損傷を受けにくい。
９に対して、図３に示すように、水素ガスバーナーや電
気トーチ等の加熱装置１０を用いて加熱し、ワイヤ９の
下端を溶融させる。これにより、細線ワイヤ９の下端部
には、例えば直径が６０〜２００μｍのボール１１が形
成される。次に、図４に示すように、ボール１１が形成
された細線ワイヤ９をシリコンチップ電子部品本体２の
パッド電極４上に移動させて位置合わせし、ボール１１
をパッド電極４にサーモニックボンディングする。ここ
では、キャピラリー８に付属している超音波振動発生装
置（図示せず）を起動して、細線ワイヤ９に０．５〜
１．５Ｗの超音波振動を付与する。同時に、キャピラリ
ー８により荷重（通常４０〜１００ｇ）をボール１１に
加え、ボール１１をパッド電極４に圧着する。このサー
モニックボンディング行程では、シリコンチップ電子部
品本体２を１５０〜２００℃に加熱する。ここでは、シ
リコンチップ電子部品本体２の加熱温度が２００℃程度
までの低温であるため、シリコンチップ電子部品本体２
は熱による損傷を受けにくい。
【００１２】次に、図５に示すように、キャピラリー８
に付属したクランパ１２を作動させ、細線ワイヤ９をキ
ャピラリー８に対して強固に固定する。この状態でキャ
ピラリー８を図の上方向に移動させると、細線ワイヤ９
の先端部分とボール１１との間に応力が発生し、ボール
１１は図６に示すように細線ワイヤ９から切り離され
る。
に付属したクランパ１２を作動させ、細線ワイヤ９をキ
ャピラリー８に対して強固に固定する。この状態でキャ
ピラリー８を図の上方向に移動させると、細線ワイヤ９
の先端部分とボール１１との間に応力が発生し、ボール
１１は図６に示すように細線ワイヤ９から切り離され
る。
【００１３】この結果、パッド電極４には第１バンプ電
極６が形成される。なお、ボール１１を細線ワイヤ９か
ら切り離す際には、超音波振動発生装置からの超音波振
動を細線ワイヤ９に加えてもよい。この場合、ボール１
１がより容易に切り離される。次に、第１バンプ電極６
上に重ねて第２バンプ電極７を形成する。第２バンプ電
極７は、金の細線ワイヤ９に代えてはんだの細線ワイヤ
を用いる点を除き、第１バンプ電極６と同様に形成でき
る。第１バンプ電極６上に第２バンプ電極７が形成され
れば、図１の様にバンプ電極３が形成されたシリコンチ
ップ電子部品１が得られる。但し、第２バンプ電極７の
形成行程全体は、はんだの酸化を防ぐために、Ａｒ／Ｈ
2 ガス等の不活性雰囲気中で行う。
極６が形成される。なお、ボール１１を細線ワイヤ９か
ら切り離す際には、超音波振動発生装置からの超音波振
動を細線ワイヤ９に加えてもよい。この場合、ボール１
１がより容易に切り離される。次に、第１バンプ電極６
上に重ねて第２バンプ電極７を形成する。第２バンプ電
極７は、金の細線ワイヤ９に代えてはんだの細線ワイヤ
を用いる点を除き、第１バンプ電極６と同様に形成でき
る。第１バンプ電極６上に第２バンプ電極７が形成され
れば、図１の様にバンプ電極３が形成されたシリコンチ
ップ電子部品１が得られる。但し、第２バンプ電極７の
形成行程全体は、はんだの酸化を防ぐために、Ａｒ／Ｈ
2 ガス等の不活性雰囲気中で行う。
【００１４】なお、上述の形成行程において、各バンプ
電極３の形状と高さ等を統一するために、第１バンプ電
極６及び第２バンプ電極７に対して押し付けによる成形
加工やレーザーの照射による成形加工を施してもよい。
次に、図１のシリコンチップ電子部品１の基板搭載方法
を説明する。図７において、シリコンチップ電子部品１
を接合するための回路基板２０は、主面に金系、銀系又
は銅系等の導電性材料からなる配線パターン２１を有し
ている。シリコンチップ電子部品１を接合する場合は、
まず、配線パターン２１の所定部位にシリコンチップ電
子部品１のバンプ電極３を位置合わせする。このとき、
突出状態のバンプ電極３に対して配線パターン２１は平
面で接するので、位置合わせが行い易い。
電極３の形状と高さ等を統一するために、第１バンプ電
極６及び第２バンプ電極７に対して押し付けによる成形
加工やレーザーの照射による成形加工を施してもよい。
次に、図１のシリコンチップ電子部品１の基板搭載方法
を説明する。図７において、シリコンチップ電子部品１
を接合するための回路基板２０は、主面に金系、銀系又
は銅系等の導電性材料からなる配線パターン２１を有し
ている。シリコンチップ電子部品１を接合する場合は、
まず、配線パターン２１の所定部位にシリコンチップ電
子部品１のバンプ電極３を位置合わせする。このとき、
突出状態のバンプ電極３に対して配線パターン２１は平
面で接するので、位置合わせが行い易い。
【００１５】位置合わせ後に、バンプ電極３の第２バン
プ電極７をレーザーや熱風等を用いて加熱溶融すると、
第２バンプ電極７が配線パターン２１に接合される。こ
れにより、図８に示すように、シリコンチップ電子部品
１はバンプ電極３を介して回路基板２０に接合される。
なお、シリコンチップ電子部品１を回路基板２０に接合
する際には、バンプ電極３及び配線パターン２１上にそ
れぞれフラックス等の仮止め材を配置してもよい。
プ電極７をレーザーや熱風等を用いて加熱溶融すると、
第２バンプ電極７が配線パターン２１に接合される。こ
れにより、図８に示すように、シリコンチップ電子部品
１はバンプ電極３を介して回路基板２０に接合される。
なお、シリコンチップ電子部品１を回路基板２０に接合
する際には、バンプ電極３及び配線パターン２１上にそ
れぞれフラックス等の仮止め材を配置してもよい。
【００１６】ここでは、回路基板２０上の配線パターン
２１が高密度な場合でも正確にシリコンチップ電子部品
１を接合することができる。また、接合部は、バンプ電
極３の第２バンプ電極７による充分な量のはんだが介在
することになるので、接合強度等の信頼性が高い。
２１が高密度な場合でも正確にシリコンチップ電子部品
１を接合することができる。また、接合部は、バンプ電
極３の第２バンプ電極７による充分な量のはんだが介在
することになるので、接合強度等の信頼性が高い。
【００１７】
【発明の効果】本発明に係るシリコンチップ電子部品で
は、両バンプ電極がワイヤボンディング方式で形成され
るので、製造工程は簡素である。しかも、金製の第１バ
ンプ電極上にワイヤボンディング方式によってはんだ製
の第２バンプ電極が形成されているので、バンプ電極部
分での接合信頼性及び基板に搭載したときの接合信頼性
が高い。
は、両バンプ電極がワイヤボンディング方式で形成され
るので、製造工程は簡素である。しかも、金製の第１バ
ンプ電極上にワイヤボンディング方式によってはんだ製
の第２バンプ電極が形成されているので、バンプ電極部
分での接合信頼性及び基板に搭載したときの接合信頼性
が高い。
【図１】本発明の一実施例に係るシリコンチップ電子部
品の正面図。
品の正面図。
【図２】ワイヤーボンディング用装置の縦断面部分図。
【図３】バンプ電極の形成時の一状態を示す縦断面部分
図。
図。
【図４】バンプ電極の形成時の一状態を示す縦断面部分
図。
図。
【図５】バンプ電極の形成時の一状態を示す縦断面部分
図。
図。
【図６】バンプ電極の形成時の一状態を示す縦断面部分
図。
図。
【図７】シリコンチップ電子部品と回路基板との接合時
の一状態を示す縦断面部分図。
の一状態を示す縦断面部分図。
【図８】シリコンチップ電子部品と回路基板との接合状
態を示す縦断面部分図。
態を示す縦断面部分図。
１ シリコンチップ電子部品 ２ シリコンチップ電子部品本体 ３ バンプ電極 ４ パッド電極 ６ 第１バンプ電極 ７ 第２バンプ電極 ８ キャピラリー ２０ 回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩元 国英 鹿児島県国分市山下町１−１ 京セラ株式 会社鹿児島国分工場内 (72)発明者 中村 忠明 鹿児島県国分市山下町１−１ 京セラ株式 会社鹿児島国分工場内
Claims (1)
- 【請求項１】回路基板に対してフリップチップ方式によ
り実装可能なシリコンチップ電子部品であって、 シリコンチップ電子部品本体と、 前記本体の表面に露出する電極層と、 金製のワイヤーの先端部がワイヤボンディングによって
前記電極層上に接合された後にその先端部のみが前記電
極層上に残されることで形成された金製の第１バンプ電
極と、 はんだ製のワイヤーの先端部がワイヤボンディングによ
って前記第１バンプ電極上に接合された後にその先端部
のみが前記第１バンプ電極上に残されることで形成され
たはんだ製の第２バンプ電極と、を備えたシリコンチッ
プ電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5299243A JPH07153767A (ja) | 1993-11-30 | 1993-11-30 | シリコンチップ電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5299243A JPH07153767A (ja) | 1993-11-30 | 1993-11-30 | シリコンチップ電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153767A true JPH07153767A (ja) | 1995-06-16 |
Family
ID=17870009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5299243A Pending JPH07153767A (ja) | 1993-11-30 | 1993-11-30 | シリコンチップ電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032167A1 (fr) * | 1997-01-17 | 1998-07-23 | The Furukawa Electric Co., Ltd. | Procede de formation d'une electrode saillante et procede de soudage des connexions d'un element a semi-conducteur |
-
1993
- 1993-11-30 JP JP5299243A patent/JPH07153767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032167A1 (fr) * | 1997-01-17 | 1998-07-23 | The Furukawa Electric Co., Ltd. | Procede de formation d'une electrode saillante et procede de soudage des connexions d'un element a semi-conducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| US4404453A (en) | Laser bonding of microelectronic circuits | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| US6349870B1 (en) | Method of manufacturing electronic component | |
| JPH07153767A (ja) | シリコンチップ電子部品 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 | |
| JP3368140B2 (ja) | 電子部品の実装方法及びその構造 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPH11224886A (ja) | 半導体素子の実装構造 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH1022342A (ja) | 半導体装置の製造方法 |