JPH0715144A - Ceramic multilayer printed circuit board for multi-chip module - Google Patents

Ceramic multilayer printed circuit board for multi-chip module

Info

Publication number
JPH0715144A
JPH0715144A JP14470793A JP14470793A JPH0715144A JP H0715144 A JPH0715144 A JP H0715144A JP 14470793 A JP14470793 A JP 14470793A JP 14470793 A JP14470793 A JP 14470793A JP H0715144 A JPH0715144 A JP H0715144A
Authority
JP
Japan
Prior art keywords
internal wiring
wiring pattern
ceramic multilayer
multilayer substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14470793A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Endo
光芳 遠藤
Mitsuhiro Okamoto
岡本  光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14470793A priority Critical patent/JPH0715144A/en
Publication of JPH0715144A publication Critical patent/JPH0715144A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE:To provide a ceramic multilayer printed circuit board for multi-chip module preventing warpage of the printed circuit board on baking. CONSTITUTION:In a circular title printed circuit board, a conductive metal layer for constituting an internal wiring pattern 2 is provided and the area ratio of a formation region 3 of the internal wiring pattern 2 for a printed circuit board area is 80% or less. A conductive metal layer dummy pattern 4 is provided at the outer-periphery side of the internal wiring pattern 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチチップモジュー
ル(MCM)用のセラミックス多層基板に関する。
FIELD OF THE INVENTION The present invention relates to a ceramic multilayer substrate for a multi-chip module (MCM).

【0002】[0002]

【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。このような半導体パッケージに
は、例えばセラミックス多層基板が用いられている。
2. Description of the Related Art Semiconductor chips are usually used by being packaged with a plastic material, a ceramic material or the like for the purpose of protection from the external environment and improvement of handleability. For such a semiconductor package, for example, a ceramic multilayer substrate is used.

【0003】ところで、最近、半導体チップの動作速度
の高速化(動作周波数の高周波化)に伴って、複数の半
導体チップでモジュールを構成するような場合に、各チ
ップを個別にパッケージングし、これらチップ間の信号
伝達を回路基板を介して行っていたのでは、信号伝達経
路が長くなることや回路基板表面の比較的抵抗値が高い
配線層の比率が高くなることから、良好な動作特性が得
られない、すなわち半導体チップの高速動作化に対応で
きないというような問題が生じている。そこで、例えば
セラミックス多層基板上に複数の半導体チップを搭載
し、内部配線層によりチップ間の信号伝達等を行うよう
にした、いわゆるマルチチップモジュール(以下、MC
Mと記す)が注目されている。
By the way, recently, in the case where a module is composed of a plurality of semiconductor chips due to the increase in operating speed of semiconductor chips (increasing operating frequency), each chip is individually packaged, and Since signal transmission between chips is performed via the circuit board, good operating characteristics are achieved because the signal transmission path becomes long and the ratio of the wiring layer having a relatively high resistance value on the surface of the circuit board increases. There is a problem that it cannot be obtained, that is, it cannot cope with high-speed operation of a semiconductor chip. Therefore, for example, a so-called multi-chip module (hereinafter, referred to as MC, in which a plurality of semiconductor chips are mounted on a ceramic multilayer substrate and signals are transferred between the chips by an internal wiring layer).
M) is drawing attention.

【0004】このようなMCMは、例えば図4に示すよ
うな、その一部に内部配線層2が設けられた 5インチ径
というような円板状のセラミックス多層基板1を作製
し、その上にCuやAlのチップ間用配線部を接合配置する
と共に、その上に複数の半導体チップを搭載することに
よって作製されている。実際のMCMは、円板状のセラ
ミックス多層基板2から必要部分、すなわち内部配線層
2を有する部分を切り出して使用される。
In such an MCM, for example, as shown in FIG. 4, a disk-shaped ceramic multilayer substrate 1 having a diameter of 5 inches, in which an internal wiring layer 2 is provided, is formed on a part of the MCM. It is manufactured by bonding and arranging Cu and Al inter-chip wiring parts and mounting a plurality of semiconductor chips thereon. An actual MCM is used by cutting out a necessary portion, that is, a portion having the internal wiring layer 2 from the disc-shaped ceramic multilayer substrate 2.

【0005】[0005]

【発明が解決しようとする課題】上述したようなMCM
用のセラミックス多層基板は、実装ライン等に流すこと
を可能にするために、 5インチ径以上というような円板
状としているが、実際に使用される部分、すなわち内部
配線層を有する部分は基板面積に対してかなり小さいた
め、種々の問題が生じている。
[Problems to be Solved by the Invention] MCM as described above
The ceramic multi-layer substrate for use has a disk-like shape with a diameter of 5 inches or more to allow it to flow to the mounting line, etc., but the part actually used, that is, the part with the internal wiring layer is the substrate. Since it is quite small with respect to the area, various problems occur.

【0006】例えば、MCM用多層基板も通常のセラミ
ックス多層基板と同様に作製している。具体的には、所
望の配線パターンに応じて導体ペーストを印刷したセラ
ミックスグリーンシートを積層し、この積層体を焼成す
ることによって、セラミックスグリーンシートと導体ペ
ーストとを同時焼成している。しかし、MCM用のセラ
ミックス多層基板では、導体ペーストの印刷面積が基板
面積に比べてかなり小さいため、導体ペーストの印刷層
が有る部分と無い部分とでは、焼成時の収縮挙動が異な
り、これに伴って焼成後の基板に大きな反りが発生する
という問題がある。この問題は、内部配線層が多角形状
の場合に特に顕著となる。
For example, an MCM multilayer substrate is also manufactured in the same manner as a normal ceramic multilayer substrate. Specifically, a ceramic green sheet on which a conductor paste is printed is laminated according to a desired wiring pattern, and the laminated body is fired to simultaneously fire the ceramic green sheet and the conductor paste. However, in the ceramic multi-layer substrate for MCM, the printed area of the conductor paste is considerably smaller than the substrate area. Therefore, the shrinkage behavior during firing differs between the portion with the printed layer of the conductor paste and the portion without the printed layer. There is a problem that a large warp occurs in the substrate after the baking. This problem becomes particularly noticeable when the internal wiring layer has a polygonal shape.

【0007】本発明は、このような課題に対処してなさ
れたもので、焼成時における基板の反りを防止すること
を可能にしたマルチチップモジュール用セラミックス多
層基板を提供することを目的としている。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a ceramic multilayer substrate for a multi-chip module capable of preventing the substrate from warping during firing.

【0008】[0008]

【課題を解決するための手段】本発明のマルチチップモ
ジュール用セラミックス多層基板は、内部配線パターン
を構成する導電性金属層を有し、基板面積に対する前記
内部配線パターンの形成領域の面積比が 80%以下である
円形状のマルチチップモジュール用セラミックス多層基
板において、前記内部配線パターンの形成領域の外周側
に、導電性金属層のダミーパターンが設けられているこ
とを特徴としている。
A ceramic multilayer substrate for a multi-chip module of the present invention has a conductive metal layer forming an internal wiring pattern, and the area ratio of the internal wiring pattern forming region to the substrate area is 80%. In the circular ceramic multilayer substrate for a multi-chip module having a percentage of not more than%, a dummy pattern of a conductive metal layer is provided on the outer peripheral side of the formation region of the internal wiring pattern.

【0009】[0009]

【作用】本発明のマルチチップモジュール用セラミック
ス多層基板においては、内部配線パターンの形成領域の
外周側にダミーパターンを設けている。このように、ダ
ミーパターンを設けることによって、セラミックス多層
基板の内部配線パターンを有する部分と、その外周部と
の収縮挙動をほぼ同等とすることができるため、焼成時
の反りを低減することが可能となる。また、実際の使用
に際しては、内部配線パターンの形成領域を含む部分を
切り出して使用するため、その外周側のダミーパターン
は特性等に悪影響を及ぼすこともない。
In the ceramic multilayer substrate for a multi-chip module of the present invention, the dummy pattern is provided on the outer peripheral side of the area where the internal wiring pattern is formed. In this way, by providing the dummy pattern, it is possible to make the shrinkage behavior of the portion having the internal wiring pattern of the ceramic multilayer substrate and that of the outer peripheral portion thereof substantially equal, so that it is possible to reduce the warpage during firing. Becomes Further, in actual use, since the portion including the formation area of the internal wiring pattern is cut out and used, the dummy pattern on the outer peripheral side does not adversely affect the characteristics and the like.

【0010】[0010]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0011】図1は、本発明のマルチチップモジュール
用セラミックス多層基板の一実施例の構成を示す図であ
って、(a)はその横断面を、また(b)は縦断面を示
す図である。同図に示すMCM用セラミックス多層基板
1は、その内部の中央付近に内部配線パターン2が設け
られている。この内部配線パターン2は、信号配線層
(スルーホールを含む)、電源層、接地層等を含むもの
であり、セラミックス多層基板1と同時焼成された導体
ペーストの焼成層、すなわち導電性金属層からなるもの
である。この実施例のセラミックス多層基板1は、最終
的に矩形のMCMを作製するものであるため、内部配線
パターン2は四角形状を有している。
FIG. 1 is a diagram showing the construction of an embodiment of a ceramic multilayer substrate for a multi-chip module of the present invention, in which (a) is its transverse section and (b) is its longitudinal section. is there. In the ceramic multilayer substrate 1 for MCM shown in the figure, an internal wiring pattern 2 is provided near the center inside thereof. The internal wiring pattern 2 includes a signal wiring layer (including through holes), a power supply layer, a ground layer, etc., and is formed from a firing layer of a conductor paste co-fired with the ceramic multilayer substrate 1, that is, a conductive metal layer. It will be. Since the ceramic multilayer substrate 1 of this embodiment is used to finally manufacture a rectangular MCM, the internal wiring pattern 2 has a quadrangular shape.

【0012】上記内部配線パターン2の形成領域3の外
周側には、導電性金属層のダミーパターン4が形成され
ている。このダミーパターン4は、内部配線パターン2
の形成領域3を囲むように設けられており、かつダミー
パターン4を構成する各導電性金属層間にその非形成領
域5が形成されるように、パターンが設定されている。
このように、導電性金属層の非形成領域5を設けること
で、セラミックス多層基板1の各層間の密着力を確保す
ることができる。
A dummy pattern 4 of a conductive metal layer is formed on the outer peripheral side of the formation region 3 of the internal wiring pattern 2. The dummy pattern 4 is the internal wiring pattern 2.
The pattern is set so as to surround the formation region 3 of No. 1 and the non-formation region 5 is formed between the conductive metal layers forming the dummy pattern 4.
In this way, by providing the non-formed region 5 of the conductive metal layer, it is possible to secure the adhesive force between the respective layers of the ceramic multilayer substrate 1.

【0013】図1に示すMCM用セラミックス多層基板
1では、内部配線パターン2の形成領域3の外周側に、
リング状のダミーパターン4を複数同心円状に設けるこ
とで、各ダミーパターン4間に導電性金属層の非形成領
域5、言い換えればセラミックス層間の接合部を設けて
いる。この導電性金属層の非形成領域5は、例えば図2
に示すように、リング状のダミーパターン4を複数に分
割することによって、さらに増大させることもできる。
また、図3に示すように、リング状のダミーパターン4
内に白抜き部(導体ペーストの非印刷部)6を設けるこ
とで、導電性金属層の非形成領域5を形成することもで
きる。
In the ceramic multilayer substrate 1 for MCM shown in FIG. 1, on the outer peripheral side of the formation region 3 of the internal wiring pattern 2,
By providing a plurality of ring-shaped dummy patterns 4 concentrically, a region 5 in which a conductive metal layer is not formed, that is, a joint between ceramic layers is provided between the dummy patterns 4. The non-formed region 5 of the conductive metal layer is formed, for example, in FIG.
It is possible to further increase the number by dividing the ring-shaped dummy pattern 4 into a plurality as shown in FIG.
Further, as shown in FIG. 3, the ring-shaped dummy pattern 4 is formed.
It is also possible to form the non-formed region 5 of the conductive metal layer by providing a white portion (non-printed portion of the conductor paste) 6 therein.

【0014】上記したようなMCM用セラミックス多層
基板11は、それを構成するセラミックスグリーンシー
トを必要枚数用意し、かつグリーンシートに内部配線パ
ターン2に応じて導体ペーストを印刷する際、ダミーパ
ターン4についても同時に導体ペーストを印刷する。そ
して、このようなグリーンシートを積層した後、用いた
セラミックスグリーンシートに応じた条件で焼成し、多
層基板の各セラミックス層と内部配線パターンおよびダ
ミーパターンとなる導電性物質とを同時焼成することに
より作製される。
In the ceramic multi-layer substrate 11 for MCM as described above, the required number of ceramic green sheets constituting the same are prepared, and when the conductor paste is printed on the green sheets according to the internal wiring pattern 2, the dummy pattern 4 is used. At the same time, print the conductor paste. Then, after stacking such green sheets, firing is performed under the conditions according to the ceramic green sheets used, and the ceramic layers of the multilayer substrate and the conductive material to be the internal wiring pattern and dummy pattern are simultaneously fired. It is made.

【0015】上述した実施例のMCM用セラミックス多
層基板11においては、四角形状の内部配線パターン2
の形成領域3の外周側に、それを囲むように、導電性金
属層のダミーパターン4を設けているため、内部配線パ
ターン2の形成領域3に相当するセラミックス部分とそ
の外周側のセラミックス部分との焼成時における収縮挙
動をほぼ同一とすることができる。これにより、同時焼
成におけるセラミックス多層基板1の反りを防止するこ
とが可能となる。特に、内部配線パターン2の形成領域
3が四角形状のような多角形状の場合に、反りの発生が
顕著となるため、ダミーパターン4の形成が有効とな
る。内部配線パターン2の形成領域3の形状は、四角形
状に限られるものではなく、円形やそれに類似する形状
であっても本発明の効果は得られるが、特に四角形状の
ような多角形状の場合に本発明は有効である。
In the MCM ceramic multilayer substrate 11 of the above-described embodiment, the rectangular internal wiring pattern 2 is used.
Since the dummy pattern 4 of the conductive metal layer is provided so as to surround the outer peripheral side of the formation region 3 of the, the ceramic portion corresponding to the formation region 3 of the internal wiring pattern 2 and the ceramic portion on the outer peripheral side thereof are formed. The shrinkage behavior during firing can be made almost the same. This makes it possible to prevent warpage of the ceramic multilayer substrate 1 during simultaneous firing. In particular, when the formation region 3 of the internal wiring pattern 2 has a polygonal shape such as a quadrangular shape, warpage becomes remarkable, so that the formation of the dummy pattern 4 is effective. The shape of the formation region 3 of the internal wiring pattern 2 is not limited to a quadrangular shape, and the effect of the present invention can be obtained even if the shape is a circle or a similar shape, but particularly in the case of a polygonal shape such as a quadrangle. The present invention is effective.

【0016】また、ダミーパターン4用の各導電性金属
層間には、その非形成領域5を設けているため、セラミ
ックス層間の密着不良を招くようなこともない。さら
に、MCM用セラミックス多層基板1の実使用に際して
は、内部配線パターン2の形成領域3を含む部分を切り
出して使用するため、その外周側のダミーパターン4は
特性等に悪影響を及ぼすこともない。
Further, since the non-formation region 5 is provided between the conductive metal layers for the dummy pattern 4, the adhesion failure between the ceramic layers does not occur. Further, when the ceramic multilayer substrate 1 for MCM is actually used, since the portion including the formation region 3 of the internal wiring pattern 2 is cut out and used, the dummy pattern 4 on the outer peripheral side thereof does not adversely affect the characteristics and the like.

【0017】なお、セラミックス多層基板1の構成材料
は、特に限定されるものではなく、窒化アルミニウム、
窒化ケイ素、酸化アルミニウム等の各種セラミックス材
料を適用することができる。また、内部配線パターン2
の形成領域3の基板面積に対する面積比は 80%以下とす
る。上記面積比が 80%を超えるような場合には、特に反
りが問題となるようなこともない。言い換えれば、ダミ
ーパターン4の効果は、内部配線パターン2の形成領域
3の基板面積に対する面積比が 80%以下の場合に顕著に
得ることができる。
The constituent material of the ceramic multilayer substrate 1 is not particularly limited, and aluminum nitride,
Various ceramic materials such as silicon nitride and aluminum oxide can be applied. Also, internal wiring pattern 2
The area ratio of the formation region 3 to the substrate area is 80% or less. When the above area ratio exceeds 80%, warpage does not become a problem. In other words, the effect of the dummy pattern 4 can be remarkably obtained when the area ratio of the formation region 3 of the internal wiring pattern 2 to the substrate area is 80% or less.

【0018】次に、上記実施例によるMCM用セラミッ
クス多層基板の具体例とその評価結果について述べる。
Next, a specific example of the ceramic multilayer substrate for MCM according to the above-mentioned embodiment and the evaluation result thereof will be described.

【0019】実施例1 シート成形により得た矩形の AlNグリーンシートに、所
定のスルーホールの形成、およびスルーホール内への導
体ペーストの充填を行った後、図1に示した内部配線パ
ターン2とダミーパターン4とが形成されるように、導
体ペーストをパターン印刷した。
Example 1 A rectangular AlN green sheet obtained by sheet forming was subjected to formation of predetermined through holes and filling of the conductive paste into the through holes, and then the internal wiring pattern 2 shown in FIG. The conductor paste was pattern-printed so that the dummy pattern 4 was formed.

【0020】次に、所望枚数の AlNグリーンシートを積
層し、円形に加工した後、脱脂し、窒素雰囲気中にて17
00〜1900℃で焼成して、目的とするMCM用窒化アルミ
ニウム多層基板を得た。なお、この実施例における内部
配線パターン2の形成領域3の基板面積に対する面積比
は約 50%である。
Next, a desired number of AlN green sheets are laminated, processed into a circular shape, degreased, and dried in a nitrogen atmosphere.
Firing was performed at 00 to 1900 ° C. to obtain an intended aluminum nitride multilayer substrate for MCM. The area ratio of the formation region 3 of the internal wiring pattern 2 to the substrate area in this embodiment is about 50%.

【0021】このようにして得たMCM用窒化アルミニ
ウム多層基板の反り量を測定したところ、反り量は 0.0
1mm/cm以下であり、健全な窒化アルミニウム多層基板が
得られていることを確認した。
When the amount of warpage of the thus obtained aluminum nitride multilayer substrate for MCM was measured, the amount of warpage was 0.0
It was 1 mm / cm or less, and it was confirmed that a sound aluminum nitride multilayer substrate was obtained.

【0022】比較例1 上記実施例1において、導体ペーストの印刷を内部配線
パターンのみ(ダミーパターンは印刷せず)とする以外
は、同様にして、MCM用窒化アルミニウム多層基板を
作製した。このMCM用窒化アルミニウム多層基板の反
り量は、2mm/cm以上であり、実用不可能なものであっ
た。
Comparative Example 1 An aluminum nitride multilayer substrate for MCM was produced in the same manner as in Example 1 except that the conductor paste was printed only on the internal wiring pattern (no dummy pattern was printed). The warp amount of this aluminum nitride multilayer substrate for MCM was 2 mm / cm or more, which was impractical.

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、ダ
ミーパターンの形成によって、反りの発生がほとんどな
い、健全なMCM用セラミックス多層基板を再現性よく
提供することが可能となる。
As described above, according to the present invention, it is possible to provide a sound ceramic multi-layer substrate for MCM with good reproducibility by forming a dummy pattern with almost no warpage.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例によるMCM用セラミック
ス多層基板を示す図であって、(a)はその横断面図、
(b)は縦断面図である。
FIG. 1 is a diagram showing a ceramic multilayer substrate for MCM according to an embodiment of the present invention, in which FIG.
(B) is a longitudinal sectional view.

【図2】 ダミーパターンの変形例を示す図である。FIG. 2 is a diagram showing a modified example of a dummy pattern.

【図3】 ダミーパターンの他の変形例を示す図であ
る。
FIG. 3 is a diagram showing another modification of the dummy pattern.

【図4】 従来のMCM用セラミックス多層基板を示す
図である。
FIG. 4 is a view showing a conventional ceramic multilayer substrate for MCM.

【符号の説明】 1……MCM用セラミックス多層基板 2……内部配線パターン 3……内部配線パターンの形成領域 4……ダミーパターン 5……ダミー用導電性金属層の非形成領域[Explanation of symbols] 1 ... Ceramic multilayer substrate for MCM 2 ... Internal wiring pattern 3 ... Internal wiring pattern formation area 4 ... Dummy pattern 5 ... Dummy conductive metal layer non-formation area

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 Z 6921−4E Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H05K 3/46 Z 6921-4E

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 内部配線パターンを構成する導電性金属
層を有し、基板面積に対する前記内部配線パターンの形
成領域の面積比が 80%以下である円形状のマルチチップ
モジュール用セラミックス多層基板において、 前記内部配線パターンの形成領域の外周側に、導電性金
属層のダミーパターンが設けられていることを特徴とす
るマルチチップモジュール用セラミックス多層基板。
1. A circular ceramic multi-layer substrate for a multi-chip module, comprising a conductive metal layer forming an internal wiring pattern, wherein an area ratio of a region for forming the internal wiring pattern to a substrate area is 80% or less, A ceramic multilayer substrate for a multi-chip module, wherein a dummy pattern of a conductive metal layer is provided on the outer peripheral side of the area where the internal wiring pattern is formed.
【請求項2】 請求項1記載のマルチチップモジュール
用セラミックス多層基板において、 前記ダミーパターンは、前記導電性金属層の非形成領域
を有していることを特徴とするマルチチップモジュール
用セラミックス多層基板。
2. The ceramic multilayer substrate for a multi-chip module according to claim 1, wherein the dummy pattern has a region where the conductive metal layer is not formed. .
JP14470793A 1993-06-16 1993-06-16 Ceramic multilayer printed circuit board for multi-chip module Withdrawn JPH0715144A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14470793A JPH0715144A (en) 1993-06-16 1993-06-16 Ceramic multilayer printed circuit board for multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14470793A JPH0715144A (en) 1993-06-16 1993-06-16 Ceramic multilayer printed circuit board for multi-chip module

Publications (1)

Publication Number Publication Date
JPH0715144A true JPH0715144A (en) 1995-01-17

Family

ID=15368423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14470793A Withdrawn JPH0715144A (en) 1993-06-16 1993-06-16 Ceramic multilayer printed circuit board for multi-chip module

Country Status (1)

Country Link
JP (1) JPH0715144A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
US6399897B1 (en) 1999-09-03 2002-06-04 Fujitsu Limited Multi-layer wiring substrate
JP2006278808A (en) * 2005-03-30 2006-10-12 Kyocera Corp Multiple unit wiring board
KR100722597B1 (en) * 2005-07-04 2007-05-28 삼성전기주식회사 Semiconductor package board having dummy area formed copper pattern
JP2008085340A (en) * 2006-09-27 2008-04-10 Samsung Electronics Co Ltd Circuit board for preventing warpage, and method for manufacturing the same
JP2009019975A (en) * 2007-07-11 2009-01-29 Micronics Japan Co Ltd Probe assembly and method for manufacturing the same
US8207452B2 (en) 2006-12-19 2012-06-26 Murata Manufacturing Co., Ltd. Multilayer interconnection board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
US6399897B1 (en) 1999-09-03 2002-06-04 Fujitsu Limited Multi-layer wiring substrate
JP2006278808A (en) * 2005-03-30 2006-10-12 Kyocera Corp Multiple unit wiring board
JP4566046B2 (en) * 2005-03-30 2010-10-20 京セラ株式会社 Multiple wiring board
KR100722597B1 (en) * 2005-07-04 2007-05-28 삼성전기주식회사 Semiconductor package board having dummy area formed copper pattern
JP2008085340A (en) * 2006-09-27 2008-04-10 Samsung Electronics Co Ltd Circuit board for preventing warpage, and method for manufacturing the same
US8207452B2 (en) 2006-12-19 2012-06-26 Murata Manufacturing Co., Ltd. Multilayer interconnection board
JP2009019975A (en) * 2007-07-11 2009-01-29 Micronics Japan Co Ltd Probe assembly and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6852569B2 (en) Method of fabricating multilayer ceramic substrate
KR20050023538A (en) Multi chip package having center pads and method for manufacturing the same
KR100658536B1 (en) Array type semiconductor package
JPH09153679A (en) Stacked glass ceramic circuit board
JPH0715144A (en) Ceramic multilayer printed circuit board for multi-chip module
JPH09260844A (en) Ceramic multilayered board manufacturing method
JPH07202359A (en) Circuit board
JPH065665A (en) Method for forming electrode on side face of ic chip and multi-ic chip
US6091156A (en) Semiconductor pellet having plural chips
JP2004128084A (en) Flake type thermistor and its manufacturing method
JP2734170B2 (en) Aluminum nitride multilayer substrate wiring paste
JP2945291B2 (en) Ceramic multilayer substrate
JPH02238642A (en) Manufacture of ceramic circuit board
JPH05235550A (en) Low permittivity glass ceramic multilayer circuit board and manufacture thereof
JPH0719165Y2 (en) Multi-chip structure
JPH09130043A (en) Manufacture of stacked glass ceramic circuit board
KR100896599B1 (en) Ceramic multilayer board and method thereof
JPH0957903A (en) Multilayer ceramic board and its preparation
JPS6037753A (en) Package for semiconductor device
JPH04288854A (en) Ceramic substrate for mounting semiconductor and manufacture thereof
JPH05243416A (en) Semiconductor package
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JPS61293002A (en) Manufacture of circuit board
KR20050040986A (en) Outer terminal structure of low temperature co-fired ceramic substrate and the manufacturing process
JPH065731A (en) Ceramic package and semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905