JPH07147683A

JPH07147683A - 固体撮像素子

Info

Publication number: JPH07147683A
Application number: JP6214872A
Authority: JP
Inventors: Seiichi Kawamoto; 聖一川本; Tadakuni Narabe; 忠邦奈良部
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-09-30
Filing date: 1994-09-08
Publication date: 1995-06-06

Abstract

(57)【要約】【目的】外部での同時化処理が不要で、転送レジスタ
において転送劣化が生じたとしても、混色として再生画
像に現れることがないようにし、更に色差信号処理に適
した出力を得る。【構成】Ｒ画素，Ｇ画素，Ｂ画素及びＧ画素という色
順序で配列された画素パターン２が多数組、一次元的に
配列されて全体的に点順次配列である単一のセンサ列１
と、Ｇ画素，Ｒ画素及びＢ画素にそれぞれ対応した水平
レジスタ３ａ，３ｂ及び３ｃと、センサ列１のＧ画素，
Ｒ画素及びＢ画素からの信号電荷を異なる色別に、それ
ぞれ対応する水平レジスタ３ａ，３ｂ及び３ｃに転送す
る読出しゲート５，６及び７とを設け、更に出力部４と
して、各水平レジスタ３ａ，３ｂ及び３ｃに対応した数
の出力回路８ａ，８ｂ及び８ｃを設け、かつこれら出力
回路８ａ，８ｂ及び８ｃをそれぞれ対応する水平レジス
タ３ａ，３ｂ及び３ｃの後段に接続させて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入射光量に応じた量の
信号電荷を蓄積する光電変換部（画素）が一次元的に配
列され、これら画素からの信号電荷をＣＣＤの電荷転送
方式によって一方向（出力部側）に順次転送する水平レ
ジスタを有するカラー対応の固体撮像素子、いわゆるＣ
ＣＤカラーリニアセンサに関する。

【０００２】

【従来の技術】一般に、入射光量に応じた量の信号電荷
を蓄積するフォトダイオードからなる画素が一次元的に
配列され、これら画素からの信号電荷をＣＣＤの電荷転
送方式によって電荷−電圧信号変換部側に順次転送する
水平レジスタを有するＣＣＤカラーリニアセンサ（以
下、単にリニアセンサと記す）は、小型・低消費電力等
の点で優れており、コピー，ファクシミリ，ＯＣＲ，パ
ターン認識及び各種計測など、多くの分野で使用されて
いる。

【０００３】従来のリニアセンサとしては、図９〜図１
１に示すように、３種類のリニアセンサが知られてい
る。

【０００４】即ち、図９に示すリニアセンサは、赤色
（Ｒ）に関する画素のみが一次元的に配列された第１の
センサ列１０１Ｒと、緑色（Ｇ）に関する画素のみが一
次元的に配列された第２のセンサ列１０１Ｇと、青色
（Ｂ）に関する画素のみが一次元的に配列された第３の
センサ列１０１Ｂとがそれぞれ並列に配され、更に各セ
ンサ列１０１Ｒ，１０１Ｇ，１０１Ｂごとに転送レジス
タ１０２Ｒ，１０２Ｇ，１０２Ｂが配されて、各色ごと
に１ライン分ずつ線順次に出力するように構成されてい
る。

【０００５】また、図１０に示すリニアセンサは、赤色
（Ｒ）に関する画素，緑色（Ｇ）に関する画素及び青色
（Ｂ）に関する画素の３つの画素を１組とする画素パタ
ーン１０３が多数組、一次元的に配列された単一のセン
サ列１０４に対して１本の転送レジスタ１０５が配さ
れ、各画素にて蓄積された信号電荷を同時に１ライン分
だけ点順次に出力するように構成されている。

【０００６】また、図１１に示すリニアセンサは、緑色
（Ｇ）に関する画素のみが一次元的に配列された第１の
センサ列１０６と、赤色（Ｒ）に関する画素と青色
（Ｂ）に関する画素の２つの画素を１組とする画素パタ
ーン１０７が多数組、一次元的に配列された第２のセン
サ列１０８とが中央において並列に配置され、第１のセ
ンサ列１０６に対してその外側に第１の転送レジスタ１
０９が配され、更に第２のセンサ列１０８に対してその
外側に第２の転送レジスタ１１０が配され、特に、第２
のセンサ列１０８における各画素にて蓄積された信号電
荷を１ライン分だけ第２の転送レジスタ１１０から点順
次に出力するように構成されている。

【０００７】

【発明が解決しようとする課題】ところで、図９で示す
リニアセンサにおいては、センサ列が３本あるため、コ
ピー等において原稿を１ラインずつ撮像する際、センサ
列１０１Ｒ，１０１Ｇ，１０１Ｂ間に位置ずれが生じ、
再生画像の品質が劣化するという問題がある。この問題
を改善するためには、外部の信号処理系において、３本
のセンサ列１０１Ｒ，１０１Ｇ，１０１Ｂに関する同時
化処理が必要であり、また、位置ずれを補正するための
メモリが大量に必要となる。しかも、出力端子として
Ｒ，Ｇ，Ｂの各色に対応して３端子必要であるため、外
部での信号処理用のＡ／Ｄ変換器などの回路が余分に必
要になり、外部回路が非常に複雑になるという不都合が
ある。

【０００８】また、図１０で示す他の従来のリニアセン
サにおいては、１本の転送レジスタ１０５によってＲ，
Ｇ，Ｂに関する各画素の信号電荷を点順次に出力するた
め、出力端子が１本のみとなり、これに伴って外部での
信号処理系も１系統で済むという利点があるが、Ｒ，
Ｇ，Ｂに関する信号電荷を点順次に出力することから、
転送レジスタ１０５において転送残りなどの転送劣化が
生じた場合、混色として再生画像に現れ、画質の劣化を
引き起こすという問題がある。

【０００９】また、図１１で示す更に他の従来のリニア
センサにおいては、外部の信号処理系において、第１の
転送レジスタ１０９から出力される緑に関する信号成分
Ｓｇと、第２の転送レジスタ１１０から出力されるＲ，
Ｂに関する信号成分Ｓｒ／Ｓｂとの同時化処理が必要に
なり、外部回路の複雑化を招来させるという問題があ
り、また、第２の転送レジスタ１１０において、転送残
りなどの転送劣化が生じた場合、Ｒ及びＢの混色として
再生画像に現れ、画質の劣化を引き起こすという問題が
ある。

【００１０】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、外部での同時化処理が
不要で、しかも転送レジスタにおいて転送劣化が生じた
としても、混色として再生画像に現れることがない固体
撮像素子を提供することにある。

【００１１】また、本発明の他の目的は、上記目的のほ
か、色差信号処理に適した出力を得ることができる固体
撮像素子を提供することにある。

【００１２】

【課題を解決するための手段】本発明の固体撮像素子
は、それぞれ異なる色に関する入射光を光電変換により
信号電荷として蓄積する画素が点順次に配列された単一
のセンサ列１と、上記異なる色の数に対応する本数を有
し、かつセンサ列１からの信号電荷を出力部４側に転送
する転送レジスタ３ａ，３ｂ及び３ｃと、センサ列１の
各画素からの信号電荷を異なる色別に、それぞれ対応す
る転送レジスタ３ａ，３ｂ及び３ｃに転送する転送ゲー
ト５，６及び７とを設けて構成する。

【００１３】上記点順次の配列としては、それぞれ異な
る色に関する画素が所定個数、ある色順序に従って配列
されてなる１組の画素パターン２が多数組、一次元的に
配列されたものとすることができる。この場合、上記所
定個数として４、そして色順序として赤色，緑色，青色
及び緑色の順序を採用してもよいし、所定個数として
３、そして色順序として赤色，緑色，青色の順序を採用
してもよい。

【００１４】また、出力部４として、各転送レジスタ３
ａ，３ｂ及び３ｃに対応した数の出力回路８ａ，８ｂ及
び８ｃを設け、かつこれら出力回路８ａ，８ｂ及び８ｃ
をそれぞれ対応する転送レジスタ３ａ，３ｂ及び３ｃの
後段に接続させて構成してもよいし、あるいは複数本の
転送レジスタ３ａ，３ｂ及び３ｃ中、少なくとも２本の
転送レジスタ３ｂ及び３ｃにて転送された信号電荷を転
送順にそれぞれ電気信号に変換して点順次に出力する点
順次出力部と、残りの転送レジスタ３ａにて転送された
信号電荷を電気信号に変換して出力する出力回路８ａを
設けて構成してもよい。

【００１５】そして、上記点順次出力部としては、少な
くとも２本の転送レジスタ３ｂ及び３ｃの最終段に、こ
れら少なくとも２本の転送レジスタ３ｂ及び３ｃからの
信号電荷が点順次に供給される合流部１１と該合流部１
１の後段に接続された出力回路１２を設けて構成しても
よいし、あるいは各転送レジスタ３ａ，３ｂ及び３ｃの
後段に接続された複数の出力回路８ａ，８ｂ及び８ｃ
中、選ばれた少なくとも２つの出力回路８ｂ及び８ｃの
後段に、これら出力回路８ｂ及び８ｃからの電気信号を
点順次に出力する第２の出力回路２１を接続して構成し
てもよい。

【００１６】

【作用】本発明に係る固体撮像素子においては、まず、
蓄積期間Ｔｃにおいて、センサ列１を構成する各画素に
それぞれその画素に対応する色の信号電荷が蓄積され
る。そして、次の読出し期間Ｔｒにおいて、上記各画素
に蓄積されていた信号電荷がそれぞれ色別に配列された
転送レジスタ３ａ，３ｂ及び３ｃに転送ゲート５，６及
び７を介して転送される。即ち、上記各画素に蓄積され
ていた信号電荷が、複数本の転送レジスタ３ａ，３ｂ及
び３ｃに色別に割り当てられることになる。

【００１７】その後の水平転送期間Ｔｓにおいて、各転
送レジスタ３ａ，３ｂ及び３ｃに割り当てられた信号電
荷が出力部４に向かって順次転送されることになる。

【００１８】出力部４として、各転送レジスタ３ａ，３
ｂ及び３ｃに対応した数の出力回路８ａ，８ｂ及び８ｃ
を設け、かつこれら出力回路８ａ，８ｂ及び８ｃをそれ
ぞれ対応する転送レジスタ３ａ，３ｂ及び３ｃの後段に
接続させて構成した場合においては、それぞれ同一色の
信号電荷に関する電気信号、例えばそれぞれ異なる色と
して赤（Ｒ），緑（Ｇ），青（Ｂ）を採用した場合は、
Ｒ，Ｇ，Ｂの信号電荷に関する電気信号が対応する出力
回路８ａ，８ｂ及び８ｃから出力されることになる。

【００１９】このように、本発明に係る固体撮像素子に
おいては、それぞれ異なる色に関する画素が点順次に配
列された単一のセンサ列１を有することから外部での同
時化処理が不要となる。

【００２０】色別に転送レジスタ３ａ，３ｂ及び３ｃを
配置して、センサ列１からの信号電荷を、対応する転送
レジスタ３ａ，３ｂ及び３ｃに転送ゲート５，６及び７
を介して色別に転送するようにしているため、転送レジ
スタ３ａ，３ｂ及び３ｃの各ビット数を低減することが
でき、電荷転送に使用されるパルス信号の周波数を低減
させることが可能となる。

【００２１】また、各転送レジスタ３ａ，３ｂ及び３ｃ
においては、それぞれ同一色に関する信号電荷が転送さ
れることになるため、転送レジスタ３ａ，３ｂ及び３ｃ
において、転送劣化が生じたとしても、混色という再生
画像の劣化につながる現象は生じなくなる。

【００２２】次に、出力部４として、複数本の転送レジ
スタ３ａ，３ｂ及び３ｃ中、少なくとも２本の転送レジ
スタ３ｂ及び３ｃにて転送された信号電荷を転送順にそ
れぞれ電気信号に変換して点順次に出力する点順次出力
部と、残りの転送レジスタ３ａにて転送された信号電荷
を電気信号に変換して出力する出力回路８ａを設けた場
合においては、例えば画素の色別としてＲ（赤），Ｇ
（緑），Ｂ（青）とし、点順次出力部から例えばＲ，Ｂ
に関する電気信号が点順次に出力された場合、この点順
次出力部からのＲ，Ｂに関する電気信号と、出力回路か
らのＧ（緑）に関する電気信号を得ることができる。即
ち、色差処理に適した２出力（Ｇ，Ｒ／Ｂ）を得ること
ができる。

【００２３】これは、色別に配置された各転送レジスタ
３ａ，３ｂ及び３ｃの後段に接続された複数の出力回路
８ａ，８ｂ及び８ｃ中、選ばれた少なくとも２つの出力
回路８ｂ及び８ｃの後段に、これら出力回路８ｂ及び８
ｃからの電気信号を点順次に出力する第２の出力回路２
１を接続して出力部４を構成した場合においても同様で
ある。

【００２４】

【実施例】以下、本発明に係る固体撮像素子を赤
（Ｒ），緑（Ｇ），青（Ｂ）のカラーリニアセンサに適
用したいくつかの実施例を図１〜図８を参照しながら説
明する。

【００２５】まず、第１実施例に係るリニアセンサは、
図１に示すように、入射光を光電変換してその入射光量
に応じた量の信号電荷に変換して蓄積するフォトダイオ
ードからなる画素が一次元的に配列されて構成されたセ
ンサ列１を有する。このセンサ列１上には、各画素に対
応して色フィルタが形成され、この色フィルタによっ
て、センサ列を構成する多数の画素が、赤（Ｒ）に関す
る信号電荷を蓄積するＲ画素と、緑（Ｇ）に関する信号
電荷を蓄積するＧ画素及び青（Ｂ）に関する信号電荷を
蓄積するＢ画素の３種類の画素に分類されている。

【００２６】そして、これらＲ画素，Ｇ画素及びＢ画素
の配列としては、点順次一列配列となっており、本実施
例においては、図１に示すように、赤色（Ｒ），緑色
（Ｇ），青色（Ｂ）に関する入射光を光電変換により信
号電荷として蓄積する画素が４つで、Ｒ，Ｇ，Ｂ，Ｇの
色順序に従って配列された１組の画素パターン２が多数
組、一次元的に配列された単一のセンサ列１となってい
る。

【００２７】また、この実施例に係るリニアセンサは、
上記単一のセンサ列１に隣接して３本の水平レジスタ
（第１，第２及び第３の水平レジスタ３ａ，３ｂ及び３
ｃ）がそれぞれ並列に配置されており、これら第１〜第
３の水平レジスタ３ａ，３ｂ及び３ｃは、それぞれセン
サ列１の画素数の１／２のビット数を有している。ま
た、これら第１〜第３の水平レジスタ３ａ，３ｂ及び３
ｃは、互いに位相の異なる２相の転送パルスφＨ１及び
φＨ２が印加されることによって、これら水平レジスタ
３ａ，３ｂ及び３ｃに転送された信号電荷を順次一方向
（出力部４側）に転送するものである。

【００２８】ここで、各水平レジスタ３ａ，３ｂ及び３
ｃのビット配列とセンサ列１を構成する各画素との対応
関係をみると、この実施例においては、各画素パターン
２の上位における２画素（Ｒ画素及びＧ画素）と各水平
レジスタ３ａ，３ｂ及び３ｃの例えば奇数ビットとが対
応し、各画素パターン２の下位における２画素（Ｂ画素
及びＧ画素）と各水平レジスタ３ａ，３ｂ及び３ｃの偶
数ビットとが対応している。

【００２９】最もセンサ列１に近い位置に配された第１
の水平レジスタ３ａは、Ｒ画素，Ｇ画素及びＢ画素のう
ち、Ｇ画素に関する信号電荷を出力部４に向かって転送
するレジスタであり、中央に配された第２の水平レジス
タ３ｂは、Ｂ画素に関する信号電荷を出力部４に向かっ
て転送するレジスタである。そして、最もセンサ列１か
ら遠い位置に配された第３の水平レジスタ３ｃは、Ｒ画
素に関する信号電荷を出力部４に向かって転送するレジ
スタである。

【００３０】そして、センサ列１と第１の水平レジスタ
３ａ間には、センサ列１の各画素に蓄積された信号電荷
を第１の水平レジスタ３ａ側に転送する第１の読出しゲ
ート５が配され、第１の水平レジスタ３ａと第２の水平
レジスタ３ｂ間には、第１の水平レジスタ３ａに転送さ
れた信号電荷のうち、Ｂ画素及びＲ画素に関する信号電
荷を第２の水平レジスタ３ｂ側に転送する第２の読出し
ゲート６が配され、第２の水平レジスタ３ｂと第３の水
平レジスタ３ｃ間には、第２の水平レジスタ３ｂに転送
された信号電荷のうち、Ｒ画素に関する信号電荷のみを
第３の水平レジスタ３ｃ側に転送する第３の読出しゲー
ト７が配されている。

【００３１】第１の読出しゲート５は、図示するように
２段構成となっており、１段目５ａは、センサ列１を構
成するＲ画素，Ｇ画素及びＢ画素に対応してそれぞれＲ
画素用の読出しゲート（ＲゲートＧＲ１と記す），Ｇ画
素用の読出しゲート（ＧゲートＧＧ１と記す）及びＢ画
素用の読出しゲート（ＢゲートＧＢ１と記す）が配され
て構成されている。

【００３２】２段目５ｂは、それぞれの画素パターン２
中、上位において互いに隣接するＲゲートＧＲ１とＧゲ
ートＧＧ１に対して共通とされた読出しゲート（Ｒ／Ｇ
ゲートＧ_RGと記す）と、下位において互いに隣接するＢ
ゲートＧＢ１とＧゲートＧＧ１に対して共通とされた読
出しゲート（Ｂ／ＧゲートＧ_BGと記す）が順次一次元的
に配されて構成されている。なお、図１においては、Ｒ
ゲートＧＲ１，ＧゲートＧＧ１及びＢゲートＧＢ１を
それぞれＲＯＧ（Ｒ），ＲＯＧ（Ｇ）及びＲＯＧ（Ｂ
）と記し、Ｒ／ＧゲートＧ_RG及びＢ／ＧゲートＧ_BGを
それぞれＲＯＧ（Ｒ／Ｇ）及びＲＯＧ（Ｂ／Ｇ）と記し
てある。

【００３３】第２の読出しゲート６は、第１及び第２の
水平レジスタ３ａ及び３ｂの奇数ビットに対応した読出
しゲート（ＲゲートＧＲ２）と、第１及び第２の水平レ
ジスタ３ａ及び３ｂの偶数ビットに対応した読出しゲー
ト（ＢゲートＧＢ２）が順次配列されて構成されてい
る。また、第３の読出しゲート７は、第２及び第３の水
平レジスタ３ｂ及び３ｃの奇数ビットに対応した読出し
ゲート（ＲゲートＧＲ３）と、第２及び第３の水平レジ
スタ３ｂ及び３ｃの偶数ビットに対応したチャネル・ス
トッパ領域ＣＳが順次配列されて構成されている。

【００３４】これら第１〜第３の読出しゲート５〜７
は、電位的に低レベル（例えば０Ｖ）の信号が印加され
ている間は、各ゲート５〜７下に信号電荷に対するポテ
ンシャル障壁を形成し、電位的に高レベル（例えば５
Ｖ）の信号が印加されたとき、各ゲート５〜７下のポテ
ンシャル障壁が消滅して、信号電荷を縦方向に転送す
る。

【００３５】一方、出力部４は、各水平レジスタ３ａ，
３ｂ及び３ｃに対応して３つの出力回路（第１〜第３の
出力回路８ａ，８ｂ及び８ｃ）を有し、かつこれら第１
〜第３の出力回路８ａ〜８ｃがそれぞれ対応する第１〜
第３の水平レジスタ３ａ〜３ｃの後段に接続されてい
る。これら第１〜第３の出力回路８ａ〜８ｃは、信号電
荷を電気信号（電圧信号や電流信号）に変換する例えば
フローティング・ディフュージョンやフローティング・
ゲート等の電荷−電気信号変換部と、ソースフォロア回
路等からなるバッファにて構成することができる。

【００３６】そして、これら第１〜第３の出力回路８ａ
〜８ｃは、対応する第１〜第３の水平レジスタ３ａ〜３
ｃからの信号電荷をそれぞれ電気信号に変換して各出力
端子９ａ，９ｂ及び９ｃからそれぞれ緑に関する信号
（Ｇ信号Ｓｇ），青に関する信号（Ｂ信号Ｓｂ）及び赤
に関する信号（Ｒ信号Ｓｒ）として出力する。

【００３７】次に、上記第１実施例に係るリニアセンサ
の信号電荷の転送処理並びに信号処理を図２のタイミン
グチャートを参照しながら説明する。この図２におい
て、φＲ１〜φＢＧは第１の読出しゲートに印加される
転送パルスであり、詳しくは、φＲ１がＲゲートに印加
される転送パルス、φＢ１がＢゲートに印加される転送
パルス、φＧ１がＧゲートに印加される転送パルス、φ
ＲＧがＲ／Ｇゲートに印加される転送パルス、そしてφ
ＢＧがＢ／Ｇゲートに印加される転送パルスである。ま
た、φＲ２及びφＢ２はそれぞれ第２の読出しゲートに
おけるＲゲート及びＢゲートに印加される転送パルスを
示す。また、φＲ３は第３の読出しゲートにおけるＲゲ
ートに印加される転送パルスを示す。

【００３８】まず、蓄積期間Ｔｃにおいて、センサ列１
の各画素に入射光量に応じた量の信号電荷が蓄積され
る。そして、次の読出し期間Ｔｒにおいて、最初（ｔ１
時）に、φＲ１及びφＲＧがそれぞれ高レベルとなり、
これによって、センサ列１のＲ画素に関する信号電荷が
第１の水平レジスタ３ａの奇数ビットに転送される。

【００３９】次のｔ２時に、φＲ１及びφＲＧがそれぞ
れ低レベルに復帰すると共に、φＢ１，φＢＧ及びφＲ
２がそれぞれ高レベルとなり、これによって、上記第１
の水平レジスタ３ａに転送されたＲ画素に関する信号電
荷が第２の水平レジスタ３ｂの奇数ビットに転送される
と共に、センサ列１のＢ画素に関する信号電荷が第１の
水平レジスタ３ａの偶数ビットに転送される。

【００４０】次のｔ３時に、φＢ１，φＢＧ及びφＲ２
がそれぞれ低レベルに復帰すると共に、φＢ２及びφＲ
３がそれぞれ高レベルとなり、これによって、上記第２
の水平レジスタ３ｂに転送されたＲ画素に関する信号電
荷が第３の水平レジスタ３ｃの奇数ビットに転送される
と共に、上記第１の水平レジスタ３ａに転送されたＢ画
素に関する信号電荷が第２の水平レジスタ３ｂの偶数ビ
ットに転送される。

【００４１】次のｔ４時に、φＢ２及びφＲ３がそれぞ
れ低レベルに復帰すると共に、φＧ１，φＲＧ及びφＢ
Ｇがそれぞれ高レベルとなり、これによって、センサ列
１のＧ画素に関する信号電荷が上記第１の水平レジスタ
３ａの奇数及び偶数ビットに転送される。

【００４２】この段階で、第１の水平レジスタ３ａの奇
数ビット及び偶数ビットにそれぞれＧ画素に関する信号
電荷が読み出され、第２の水平レジスタ３ｂの偶数ビッ
トにＢ画素に関する信号電荷が読み出され、第３の水平
レジスタ３ｃの奇数ビットにＲ画素に関する信号電荷が
読み出されることになる。このとき、第２の水平レジス
タ３ｂの奇数ビットは、Ｂ画素に関する信号電荷の無効
領域となり、第３の水平レジスタ３ｃの偶数ビットは、
Ｒ画素に関する信号電荷の無効領域となる。なお、第１
の水平レジスタ３ａに関しては、全ビットにＧ画素に関
する信号電荷が読み出されるため、上記のような無効領
域は存在しない。

【００４３】その後、水平転送期間Ｔｓにおいて、各水
平レジスタ３ａ，３ｂ及び３ｃに２相の転送パルスφＨ
１及びφＨ２が印加される。これによって、第１の水平
レジスタ３ａにおいては、Ｇ画素に関する信号電荷が順
次第１の出力回路８ａ側に転送され、第２の水平レジス
タ３ｂにおいては、Ｂ画素に関する信号電荷が順次第２
の出力回路８ｂ側に転送され、第３の水平レジスタ３ｃ
においては、Ｒ画素に関する信号電荷が順次第３の出力
回路８ｃ側に転送される。そして、第１の出力回路８
ａ，第２の出力回路８ｂ及び第３の出力回路８ｃの各出
力端子９ａ，９ｂ及び９ｃからそれぞれＧ信号Ｓｇ，Ｂ
信号Ｓｂ及びＲ信号Ｓｒが出力されることになる。

【００４４】このように、上記第１実施例に係るリニア
センサにおいては、センサ列１が、Ｒ画素，Ｇ画素，Ｂ
画素及びＧ画素という色順序で配列された画素パターン
２が多数組、一次元的に配列されて全体的に点順次配列
となっていることから、外部での同時化処理が不要とな
る。また、Ｇ，Ｂ及びＲの色別に水平レジスタ３ａ，３
ｂ及び３ｃを配置して、センサ列１からの信号電荷を、
対応する水平レジスタ３ａ，３ｂ及び３ｃに第１〜第３
の読出しゲート５〜７を介して色別に転送するようにし
ているため、転送レジスタ３ａ，３ｂ及び３ｃの各ビッ
ト数を低減することができ、電荷転送に使用される水平
転送パルスφＨ１及びφＨ２の周波数を低減させること
が可能となる。

【００４５】また、各水平レジスタ３ａ，３ｂ及び３ｃ
においては、それぞれ同一色に関する信号電荷が転送さ
れることになるため、各水平レジスタ３ａ，３ｂ及び３
ｃにおいて、転送劣化が生じたとしても、混色という再
生画像の劣化につながる現象は生じなくなる。

【００４６】上記第１実施例に係るリニアセンサおいて
は、Ｒ画素及びＢ画素の数がそれぞれＧ画素の半分しか
ないため、第２の水平レジスタ３ｂの奇数ビットにおい
て、Ｂ画素に関する信号電荷の無効領域が形成され、第
３の水平レジスタ３ｃの偶数ビットにおいて、Ｒ画素に
関する信号電荷の無効領域が形成されたかたちとなり、
第２の出力回路８ｂからのＢ画素に関する信号（Ｂ信号
Ｓｂ）と第３の出力回路８ｃからのＲ画素に関する信号
（Ｒ信号Ｓｒ）は、有効に出力されている期間と、出力
としては無効である期間が交互に現れることになる。

【００４７】次に、上記のような出力形態を回避するこ
とができ、しかも色差信号処理に好適な出力を行うこと
ができる２つの変形例について図３及び図４を参照しな
がら説明する。

【００４８】まず、第１の変形例に係るリニアセンサ
は、図３に示すように、上記第１実施例に係るリニアセ
ンサとほぼ同様の構成を有するが、第２の水平レジスタ
３ｂと第３の水平レジスタ３ｃの最終段に、これら２つ
の水平レジスタ３ｂ及び３ｃに対して共通とされた合流
部１１が形成され、更にこの合流部１１の後段に１つの
出力回路（Ｒ／Ｂ出力回路１２）が接続されている点で
異なる。

【００４９】この場合、水平転送期間Ｔｓにおいて、各
水平レジスタ３ａ，３ｂ及び３ｃに２相の転送パルスφ
Ｈ１及びφＨ２が印加されて、各水平レジスタ３ａ，３
ｂ及び３ｃに読み出された信号電荷を出力部４側に順次
転送する際、上記最終段の合流部１１において、まず、
第２の水平レジスタ３ｂの奇数ビットにおけるＢ画素に
関する無効領域と第３の水平レジスタ３ｃの奇数ビット
におけるＲ画素に関する有効領域とが等価的に合流する
かたちとなり、結果的にＲ／Ｂ出力回路１２には、第３
の水平レジスタ３ｃにて転送されたＲ画素に関する信号
電荷のみが供給され、このＲ／Ｂ出力回路１２の出力端
子１３からＲ信号Ｓｒが出力されることになる。

【００５０】その後、上記合流部１１において、第２の
水平レジスタ３ｂの偶数ビットにおけるＢ画素に関する
有効領域と第３の水平レジスタ３ｃの偶数ビットにおけ
るＲ画素に関する無効領域とが等価的に合流するかたち
となり、結果的にＲ／Ｂ出力回路１２には、第２の水平
レジスタ３ｂにて転送されたＢ画素に関する信号電荷の
みが供給され、このＲ／Ｂ出力回路１２の出力端子１３
からＢ信号Ｓｂが出力されることになる。

【００５１】この一連の動作が繰り返されてＲ／Ｂ出力
回路１２からはＲ信号ＳｒとＢ信号Ｓｂが交互に出力さ
れることになる。即ち、第１の出力回路８ａからはＧ信
号Ｓｇのみを得ることができ、上記Ｒ／Ｂ出力回路１２
からは、Ｒ信号Ｓｒ及びＢ信号Ｓｂの点順次出力を得る
ことができる。これら第１の出力回路８ａからのＧ信号
Ｓｇと、Ｒ／Ｂ出力回路１２からのＲ／Ｂ信号Ｓｒ／Ｓ
ｂの点順次出力は、後段の信号処理、特に色差信号処理
に適したものであり、信号処理系の簡略化を効率よく図
ることが可能となる。

【００５２】次に、第２の変形例に係るリニアセンサ
は、図４に示すように、上記実施例に係るリニアセンサ
とほぼ同様の構成を有するが、第２の出力回路８ｂと第
３の出力回路８ｃの後段にこれら２つの出力回路８ｂ及
び８ｃに対して共通とされたマルチプレクサ等の選択回
路２１が接続されている点で異なる。

【００５３】選択回路２１には、各水平レジスタ３ａ，
３ｂ及び３ｃに供給される２相の転送パルスφＨ１又は
φＨ２に同期した選択信号Ｓｃが供給される。

【００５４】即ち、水平転送期間Ｔｓにおいて、各水平
レジスタ３ａ，３ｂ及び３ｃに２相の転送パルスφＨ１
及びφＨ２が印加されて、各水平レジスタ３ａ，３ｂ及
び３ｃに読み出された信号電荷を出力部４側に順次転送
する際、まず、第２の出力回路８ｂに、第２の水平レジ
スタ３ｂの奇数ビットにおけるＢ画素に関する無効領域
が等価的に供給されたかたちとなり、同時に第３の出力
回路８ｃに第３の水平レジスタ３ｃの奇数ビットにおけ
るＲ画素に関する有効領域が等価的に供給されるかたち
となり、結果的に第２の出力回路８ｂからは、無効領域
に関する出力信号（無効な信号）が出力され、第３の出
力回路８ｃからは、Ｒ信号Ｓｒが出力されることにな
る。

【００５５】従って、選択回路２１は、選択信号Ｓｃの
入力に基づいて、この第３の出力回路８ｃからのＲ信号
Ｓｒの出力期間（第２の出力回路８ｂからの出力無効期
間）、その入力を第３の出力回路８ｃ側に選択して、そ
の出力端子２２からＲ信号Ｓｒを出力する。

【００５６】その後、第２の出力回路８ｂに、第２の水
平レジスタ３ｂの偶数ビットにおけるＢ画素に関する有
効領域が等価的に供給されたかたちとなり、同時に第３
の出力回路８ｃに第３の水平レジスタ３ｃの偶数ビット
におけるＲ画素に関する無効領域が等価的に供給される
かたちとなり、結果的に第２の出力回路８ｂからは、Ｂ
信号Ｓｂが出力され、第３の出力回路８ｃからは、無効
領域に関する出力信号（無効な信号）が出力されること
になる。従って、選択回路２１は、この第２の出力回路
８ｂからのＢ信号Ｓｂの出力期間（第３の出力回路８ｃ
からの出力無効期間）、その入力を第２の出力回路８ｂ
側に選択して、その出力端子２２からＢ信号Ｓｂを出力
する。

【００５７】この一連の動作が繰り返されて選択回路２
１からはＲ信号ＳｒとＢ信号Ｓｂが交互に出力されるこ
とになる。即ち、第１の出力回路８ａからはＧ信号Ｓｇ
のみを得ることができ、上記選択回路２１からは、Ｒ信
号Ｓｒ及びＢ信号Ｓｂの点順次出力を得ることができ
る。これら第１の出力回路８ａからのＧ信号Ｓｇと、選
択回路２１からのＲ／Ｂ信号Ｓｒ／Ｓｂの点順次出力
は、後段の信号処理、特に色差信号処理に適したもので
あり、信号処理系の簡略化を有効に図ることが可能とな
る。

【００５８】次に、第２実施例に係るリニアセンサを図
５及び図６に基づいて説明する。なお、図１と対応する
ものについては同符号を記す。

【００５９】この第２実施例に係るリニアセンサは、上
記図１で示す第１実施例に係るリニアセンサとほぼ同じ
構成を有するが、センサ列１を構成する画素パターン２
が、Ｒ画素，Ｇ画素及びＢ画素の色順序で配列されて構
成されている点で異なり、この画素パターン２の構成の
違いに準じて各水平レジスタ３ａ，３ｂ及び３ｃ並びに
第１，第２及び第３の読出しゲート５，６及び７が以下
のように構成されている点で異なる。

【００６０】即ち、この第２実施例に係るリニアセンサ
は、各水平レジスタ３ａ，３ｂ及び３ｃが、それぞれセ
ンサ列１の画素数の１／３のビット数を有しており、第
１の読出しゲート５の１段目５ａの構成が、センサ列１
を構成するＲ画素，Ｇ画素及びＢ画素に対応してそれぞ
れＲ画素用の読出しゲート（ＲゲートＧＲ），Ｇ画素用
の読出しゲート（ＧゲートＧＧ）及びＢ画素用の読出し
ゲート（ＢゲートＧＢ）が配されて構成され、２段目５
ｂが、各画素パターン２に対して共通とされた読出しゲ
ート（Ｒ／Ｇ／ＢゲートＧ_RGB）が順次一次元的に配さ
れて構成されている。

【００６１】第２の読出しゲート６及び第３の読出しゲ
ート７は、それぞれ水平レジスタ３ａ，３ｂ及び３ｃの
各ビットに対して共通に、かつ水平レジスタ３ａ，３ｂ
及び３ｃに沿って延長形成されて構成されている。

【００６２】次に、この第２実施例に係るリニアセンサ
の信号電荷の転送処理並びに信号処理を図６のタイミン
グチャートを参照しながら説明する。この図６におい
て、φＲ〜φＲＯＧ１は第１の読出しゲート５に印加さ
れる転送パルスであり、詳しくは、φＲがＲゲートＧＲ
に印加される転送パルス、φＢがＢゲートＧＢに印加さ
れる転送パルス、φＧがＧゲートＧＧに印加される転送
パルス、φＲＯＧ１がＲ／Ｇ／ＢゲートＧ_RGBに印加さ
れる転送パルスである。また、φＲＯＧ２及びφＲＯＧ
３はそれぞれ第２及び第３の読出しゲート６及び７に印
加される転送パルスを示す。

【００６３】まず、蓄積期間Ｔｃにおいて、センサ列１
の各画素に入射光量に応じた量の信号電荷が蓄積され
る。そして、次の読出し期間Ｔｒにおいて、最初（ｔ１
時）に、φＲ及びφＲＯＧ１が高レベルとなり、これに
よって、センサ列１のＲ画素に関する信号電荷が第１の
水平レジスタ３ａの全ビットに転送される。

【００６４】次のｔ２時に、φＲのみが低レベルに復帰
すると共に、φＲＯＧ２が高レベルとなり、これによっ
て、上記第１の水平レジスタに転送されたＲ画素に関す
る信号電荷が第２の水平レジスタ３ｂの全ビットに転送
される。

【００６５】次のｔ３時に、φＲＯＧ２のみが低レベル
に復帰すると共に、φＢが高レベルとなり、これによっ
て、センサ列１のＢ画素に関する信号電荷が第１の水平
レジスタ３ａの全ビットに転送される。

【００６６】次のｔ４時に、φＢのみが低レベルに復帰
すると共に、φＲＯＧ３が高レベルとなり、これによっ
て、上記第２の水平レジスタに転送されたＲ画素に関す
る信号電荷が第３の水平レジスタ３ｃの全ビットに転送
される。

【００６７】次のｔ５時に、φＲＯＧ３のみが低レベル
に復帰すると共に、φＲＯＧ２が高レベルとなり、これ
によって、上記第１の水平レジスタに転送されたＢ画素
に関する信号電荷が第２の水平レジスタ３ｂの全ビット
に転送される。

【００６８】次のｔ６時に、φＲＯＧ２のみが低レベル
に復帰すると共に、φＧが高レベルとなり、これによっ
て、センサ列１のＧ画素に関する信号電荷が第１の水平
レジスタ３ａの全ビットに転送される。

【００６９】この段階で、第１の水平レジスタ３ａの全
ビットにそれぞれＧ画素に関する信号電荷が読み出さ
れ、第２の水平レジスタ３ｂの全ビットにＢ画素に関す
る信号電荷が読み出され、第３の水平レジスタ３ｃの全
ビットにＲ画素に関する信号電荷が読み出されることに
なる。

【００７０】その後、水平転送期間Ｔｓにおいて、各水
平レジスタ３ａ，３ｂ及び３ｃに２相の転送パルスφＨ
１及びφＨ２が印加される。これによって、第１の水平
レジスタ３ａにおいては、Ｇ画素に関する信号電荷が順
次第１の出力回路８ａ側に転送され、第２の水平レジス
タ３ｂにおいては、Ｂ画素に関する信号電荷が順次第２
の出力回路８ｂ側に転送され、第３の水平レジスタ３ｃ
においては、Ｒ画素に関する信号電荷が順次第３の出力
回路８ｃ側に転送される。そして、第１の出力回路８
ａ，第２の出力回路８ｂ及び第３の出力回路８ｃの各出
力端子９ａ，９ｂ及び９ｃからそれぞれＧ信号Ｓｇ，Ｂ
信号Ｓｂ及びＲ信号Ｓｒが出力されることになる。

【００７１】このように、上記第２実施例に係るリニア
センサにおいては、センサ列１が、Ｒ画素，Ｇ画素及び
Ｂ画素という色順序で配列された画素パターン２が多数
組、一次元的に配列されて全体的に点順次配列となって
いることから、上記第１実施例と同様に、外部での同時
化処理が不要となる。また、Ｇ，Ｂ及びＲの色別に水平
レジスタ３ａ，３ｂ及び３ｃを配置して、センサ列１か
らの信号電荷を、対応する水平レジスタ３ａ，３ｂ及び
３ｃに第１〜第３の読出しゲート５〜７を介して色別に
転送するようにしているため、転送レジスタ３ａ，３ｂ
及び３ｃの各ビット数を低減することができ、電荷転送
に使用される水平転送パルスφＨ１及びφＨ２の周波数
を低減させることが可能となる。しかも、この第２実施
例においては、各転送レジスタ３ａ，３ｂ及び３ｃに信
号電荷を読み出した際、信号電荷が全く存在しない領
域、いわゆる無効領域の数が皆無となるため、後段での
信号処理を簡略化させることが可能となる。

【００７２】また、各水平レジスタ３ａ，３ｂ及び３ｃ
においては、それぞれ同一色に関する信号電荷が転送さ
れることになるため、各水平レジスタ３ａ，３ｂ及び３
ｃにおいて、転送劣化が生じたとしても、混色という再
生画像の劣化につながる現象は生じなくなる。

【００７３】次に、第３実施例に係るリニアセンサを図
７及び図８に基づいて説明する。なお、図１と対応する
ものについては同符号を記す。

【００７４】この第３実施例に係るリニアセンサは、上
記図５で示す第２実施例に係るリニアセンサとほぼ同じ
構成を有するが、第１及び第２実施例で示すような画素
パターン２（複数の画素がある規則に従って配列された
パターン）というものがなく、センサ列１が、Ｒ画素，
Ｇ画素及びＢ画素の色順序で配列されて構成されている
点で異なり、このセンサ列１の画素配列の違いに準じて
各水平レジスタ３ａ，３ｂ及び３ｃ並びに第１，第２及
び第３の読出しゲート５，６及び７が以下のように構成
されている点で異なる。

【００７５】即ち、この第３実施例に係るリニアセンサ
は、各水平レジスタ３ａ，３ｂ及び３ｃが、それぞれセ
ンサ列１の画素数と同じビット数を有しており、第１の
読出しゲート５が２段構成ではなく１段のみにて構成さ
れ、更にセンサ列１を構成するＲ画素，Ｇ画素及びＢ画
素に対応してそれぞれＲ画素用の読出しゲート（Ｒゲー
トＧＲ１），Ｇ画素用の読出しゲート（ＧゲートＧＧ
１）及びＢ画素用の読出しゲート（ＢゲートＧＢ１）が
配されて構成されている。

【００７６】第２の読出しゲート６は、センサ列１のＲ
画素に対応したチャネル・ストッパ領域ＣＳと、Ｇ画素
に対応した読出しゲート（ＧゲートＧＧ２）と、Ｂ画素
に対応した読出しゲート（ＢゲートＧＢ２）が順次配列
されて構成されている。第３の読出しゲート７は、セン
サ列１のＲ画素とそれに隣接するＧ画素にそれぞれ対応
したチャネル・ストッパ領域ＣＳと、Ｂ画素に対応した
読出しゲート（ＢゲートＧＢ３）が順次配列されて構成
されている。

【００７７】次に、この第３実施例に係るリニアセンサ
の信号電荷の転送処理並びに信号処理を図８のタイミン
グチャートを参照しながら説明する。この図８におい
て、φＲ１〜φＢ１は第１の読出しゲート５に印加され
る転送パルスであり、詳しくは、φＲ１がＲゲートＧＲ
１に印加される転送パルス、φＧ１がＧゲートＧＧ１に
印加される転送パルス、φＢ１がＢゲートＧＢ１に印加
される転送パルスである。また、φＧ２及びφＢ２は第
２の読出しゲートに印加される転送パルスであり、詳し
くは、φＧ２がＧゲートＧＧ２に印加される転送パル
ス、φＢ２がＢゲートＧＢ２に印加される転送パルスで
ある。また、φＢ３は、第３の読出しゲートのＢゲート
ＧＢ３に印加される転送パルスである。

【００７８】まず、蓄積期間Ｔｃにおいて、センサ列１
の各画素に入射光量に応じた量の信号電荷が蓄積され
る。そして、次の読出し期間Ｔｒにおいて、最初（ｔ１
時）に、φＲ１，φＧ１及びφＢ１がそれぞれ高レベル
となり、これによって、センサ列１の全画素、即ちＲ画
素，Ｇ画素及びＢ画素に全てに関する信号電荷が第１の
水平レジスタ３ａの全ビットに転送される。

【００７９】次のｔ２時に、φＲ１，φＧ１及びφＢ１
全てが低レベルに復帰すると共に、φＧ２及びφＢ２が
それぞれ高レベルとなり、これによって、上記第１の水
平レジスタ３ａに転送されたＲ画素，Ｇ画素及びＢ画素
に関する信号電荷中、Ｇ画素及びＢ画素に関する信号電
荷が第２の水平レジスタ３ｂに転送される。

【００８０】次のｔ３時に、φＧ２及びφＢ２が低レベ
ルに復帰すると共に、φＢ３が高レベルとなり、これに
よって、上記第２の水平レジスタ３ｂに転送されたＧ画
素及びＢ画素に関する信号電荷中、Ｂ画素に関する信号
電荷が第３の水平レジスタ３ｃに転送される。

【００８１】この段階で、第１の水平レジスタ３ａの３
ｎ−２ビット目（ｎ＝１，２，３・・・）にそれぞれＲ
画素に関する信号電荷が読み出され、第２の水平レジス
タ３ｂの３ｎ−１ビット目にＧ画素に関する信号電荷が
読み出され、第３の水平レジスタ３ｃの３ｎビット目に
Ｂ画素に関する信号電荷が読み出されることになる。

【００８２】その後、水平転送期間Ｔｓにおいて、各水
平レジスタ３ａ，３ｂ及び３ｃに２相の転送パルスφＨ
１及びφＨ２が印加される。これによって、第１の水平
レジスタ３ａにおいては、Ｒ画素に関する信号電荷が順
次第１の出力回路８ａ側に転送され、第２の水平レジス
タ３ｂにおいては、Ｇ画素に関する信号電荷が順次第２
の出力回路８ｂ側に転送され、第３の水平レジスタ３ｃ
においては、Ｂ画素に関する信号電荷が順次第３の出力
回路８ｃ側に転送される。そして、第１の出力回路８
ａ，第２の出力回路８ｂ及び第３の出力回路８ｃの各出
力端子９ａ，９ｂ及び９ｃからそれぞれＲ信号Ｓｒ，Ｇ
信号Ｓｇ及びＢ信号Ｓｂが出力されることになる。

【００８３】このように、上記第３実施例に係るリニア
センサにおいては、センサ列１が、Ｒ画素，Ｇ画素及び
Ｂ画素という色順序で画素が一次元的に配列されて全体
的に点順次配列となっていることから、上記第１実施例
と同様に、外部での同時化処理が不要となる。

【００８４】また、Ｒ，Ｇ及びＢの色別に水平レジスタ
３ａ，３ｂ及び３ｃを配置して、センサ列１からの信号
電荷を、対応する水平レジスタ３ａ，３ｂ及び３ｃに第
１〜第３の読出しゲート５〜７を介して色別に転送する
ようにしているため、各水平レジスタ３ａ，３ｂ及び３
ｃにおいては、それぞれ同一色に関する信号電荷が転送
されることになる。従って、各水平レジスタ３ａ，３ｂ
及び３ｃにおいて、転送劣化が生じたとしても、混色と
いう再生画像の劣化につながる現象は生じなくなる。

【００８５】上記第２実施例及び第３実施例に係るリニ
アセンサにおいては、その出力部４を代表的に第１実施
例に係るリニアセンサにおける出力部４と同じ構成とし
たが、その他、第１実施例の第１の変形例における出力
部４や第２の変形例における出力部４と同じ構成として
もよい。

【００８６】

【発明の効果】上述のように、本発明に係る固体撮像素
子によれば、それぞれ異なる色に関する入射光を光電変
換により信号電荷として蓄積する画素が点順次に配列さ
れた単一のセンサ列と、上記異なる色の数に対応する本
数を有し、かつ上記センサ列からの信号電荷を出力部側
に転送する転送レジスタと、上記センサ列の各画素から
の信号電荷を異なる色別に、それぞれ対応する転送レジ
スタに転送する転送ゲートとを設けるようにしたので、
外部での同時化処理が不要で、しかも転送レジスタにお
いて転送劣化が生じたとしても、混色として再生画像に
現れることがなく画質の劣化を回避することができる。

【００８７】また、本発明に係る固体撮像素子によれ
ば、上記出力部として、複数本の転送レジスタ中、少な
くとも２本の転送レジスタにて転送された信号電荷を転
送順にそれぞれ電気信号に変換して点順次に出力する点
順次出力部と、残りの転送レジスタにて転送された信号
電荷を電気信号に変換して出力する出力回路を設けるよ
うにしたので、色差信号処理に適した出力を得ることが
でき、その後の信号処理を簡略化させることが可能とな
り、再生画像情報を得るまでの信号処理系の構成の簡略
化を促進させることができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像素子を赤（Ｒ），緑
（Ｇ），青（Ｂ）のカラーリニアセンサに適用した第１
実施例（以下、単に第１実施例に係るリニアセンサと記
す）の概略構成を示す平面図である。

【図２】第１実施例に係るリニアセンサの信号電荷の転
送処理並びに信号処理を示すタイミングチャートであ
る。

【図３】第１実施例に係るリニアセンサの第１の変形例
の概略構成を示す平面図である。

【図４】第１実施例に係るリニアセンサの第２の変形例
の概略構成を示す平面図である。

【図５】第２実施例に係るリニアセンサの概略構成を示
す平面図である。

【図６】第２実施例に係るリニアセンサの信号電荷の転
送処理並びに信号処理を示すタイミングチャートであ
る。

【図７】第３実施例に係るリニアセンサの概略構成を示
す平面図である。

【図８】第３実施例に係るリニアセンサの信号電荷の転
送処理並びに信号処理を示すタイミングチャートであ
る。

【図９】従来例に係るリニアセンサの概略構成を示す平
面図である。

【図１０】他の従来例に係るリニアセンサの概略構成を
示す平面図である。

【図１１】更に他の従来例に係るリニアセンサの概略構
成を示す平面図である。

【符号の説明】

１センサ列２画素パターン３ａ，３ｂ及び３ｃ第１，第２及び第３の水平レジス
タ４出力部５，６及び７第１，第２及び第３の読出しゲート８ａ，８ｂ及び８ｃ第１，第２及び第３の出力回路１１合流部１２Ｒ／Ｂ出力回路２１選択回路

Claims

【特許請求の範囲】

【請求項１】それぞれ異なる色に関する入射光を光電
変換により信号電荷として蓄積する画素が点順次に配列
された単一のセンサ列と、上記異なる色の数に対応する本数を有し、かつ上記セン
サ列からの信号電荷を出力部側に転送する転送レジスタ
と、上記センサ列の各画素からの信号電荷を異なる色別に、
それぞれ対応する転送レジスタに転送する転送ゲートと
を有することを特徴とする固体撮像素子。
【請求項２】上記点順次の配列は、それぞれ異なる色
に関する画素が所定個数、ある色順序に従って配列され
てなる１組の画素パターンが多数組、一次元的に配列さ
れたものであることを特徴とする請求項１記載の固体撮
像素子。
【請求項３】上記所定個数が４つで、上記色順序が赤
色，緑色，青色及び緑色であることを特徴とする請求項
２記載の固体撮像素子。
【請求項４】上記所定個数が３つで、上記色順序が赤
色，緑色，青色であることを特徴とする請求項２記載の
固体撮像素子。
【請求項５】上記出力部は、上記各転送レジスタに対
応した数の出力回路を有し、かつこれら出力回路がそれ
ぞれ対応する転送レジスタの後段に接続されていること
を特徴とする請求項１〜４いずれか１記載の固体撮像素
子。
【請求項６】上記出力部は、上記複数本の転送レジス
タ中、少なくとも２本の転送レジスタにて転送された信
号電荷を転送順にそれぞれ電気信号に変換して点順次に
出力する点順次出力部と、残りの転送レジスタにて転送
された信号電荷を電気信号に変換して出力する出力回路
を有することを特徴とする請求項１〜４いずれか１記載
の固体撮像素子。
【請求項７】上記点順次出力部は、少なくとも２本の
転送レジスタの最終段に、これら少なくとも２本の転送
レジスタからの信号電荷が点順次に供給される合流部と
該合流部の後段に接続された出力回路を有することを特
徴とする請求項６記載の固体撮像素子。
【請求項８】上記点順次出力部は、上記各転送レジス
タの後段に接続された複数の出力回路中、選ばれた少な
くとも２つの出力回路の後段に、これら出力回路からの
電気信号を点順次に出力する第２の出力回路が接続され
ていることを特徴とする請求項６記載の固体撮像素子。