JPH07146739A - バスシステムおよびバスシステムのバスロック解除方法 - Google Patents
バスシステムおよびバスシステムのバスロック解除方法Info
- Publication number
- JPH07146739A JPH07146739A JP5315965A JP31596593A JPH07146739A JP H07146739 A JPH07146739 A JP H07146739A JP 5315965 A JP5315965 A JP 5315965A JP 31596593 A JP31596593 A JP 31596593A JP H07146739 A JPH07146739 A JP H07146739A
- Authority
- JP
- Japan
- Prior art keywords
- master
- bus
- line
- bus system
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 容易にバスロック状態を解除することができ
るバスシステムおよびバスシステムのバスロック解除方
法を提供する。 【構成】 マスタ１とスレーブ２の全ての素子がオープ
ンコレクタあるいはオープンドレインで、クロックライ
ンとデータラインを持つシリアル２線式のマルチマスタ
バスラインに並列に接続されるバスシステムにおいて、
マスタ１は、シーケンスリセット状態からスタートコン
デションを発生する以前に、無条件にクロックラインに
所定数のクロックパルスを発生させるプログラムを格納
するメモリ１１を備えた。
るバスシステムおよびバスシステムのバスロック解除方
法を提供する。 【構成】 マスタ１とスレーブ２の全ての素子がオープ
ンコレクタあるいはオープンドレインで、クロックライ
ンとデータラインを持つシリアル２線式のマルチマスタ
バスラインに並列に接続されるバスシステムにおいて、
マスタ１は、シーケンスリセット状態からスタートコン
デションを発生する以前に、無条件にクロックラインに
所定数のクロックパルスを発生させるプログラムを格納
するメモリ１１を備えた。
Description
【０００１】
【産業上の利用分野】本発明は、クロックラインとデー
タラインを持つシリアル２線式のマルチマスタバスを利
用するバスシステムおよびそのバスシステムのバスロッ
ク解除方法に関する。
タラインを持つシリアル２線式のマルチマスタバスを利
用するバスシステムおよびそのバスシステムのバスロッ
ク解除方法に関する。
【０００２】
【従来の技術】クロックライン（以下、ＳＣＬと略記す
る）とデータライン（以下、ＳＤＡと略記する）を持つ
シリアル２線式のマルチマスタバス（以下、Ｉ2 Ｃバス
と略記する）を利用するバスシステムが提案されてい
る。
る）とデータライン（以下、ＳＤＡと略記する）を持つ
シリアル２線式のマルチマスタバス（以下、Ｉ2 Ｃバス
と略記する）を利用するバスシステムが提案されてい
る。
【０００３】図４はＩ2 Ｃバスシステムにおけるシーケ
ンス正常動作時のＳＣＬとＳＤＡの波形図である。ここ
で、ＳＣＬは後述するマスタが、またＳＤＡは後述する
スレーブが制御した波形である。シーケンスが正常に動
作している場合には、データ８ビットを単位とし、１ビ
ットのアクノリッジ（以下、ＡＣＫと略記する）を付加
した９ビットごとにデータ転送が行われる。
ンス正常動作時のＳＣＬとＳＤＡの波形図である。ここ
で、ＳＣＬは後述するマスタが、またＳＤＡは後述する
スレーブが制御した波形である。シーケンスが正常に動
作している場合には、データ８ビットを単位とし、１ビ
ットのアクノリッジ（以下、ＡＣＫと略記する）を付加
した９ビットごとにデータ転送が行われる。
【０００４】
【発明が解決しようとする課題】ところで、図４におい
てＴ1 の時点で電圧低下等が発生し、マスタ側のみその
シーケンスがリセットされたとすると、図５に示すよう
に、ＳＤＡがスレーブによりローレベルに引き込まれた
ままの状態が発生する。つまり、ＳＤＡは開放されるこ
となく、バス上のどの素子もマスタとなりえない状態と
なる。このままの状態では、マスタ側が新たに通信シー
ケンスの開始条件であるスタートコンディション（図６
に示すように、ＳＣＬがハイレベルの時、ＳＤＡがハイ
レベルからローレベルに立ち下がると、スタートコンデ
ィションとなる）を作り出すことが不可能となり、バス
がロックした状態となる。
てＴ1 の時点で電圧低下等が発生し、マスタ側のみその
シーケンスがリセットされたとすると、図５に示すよう
に、ＳＤＡがスレーブによりローレベルに引き込まれた
ままの状態が発生する。つまり、ＳＤＡは開放されるこ
となく、バス上のどの素子もマスタとなりえない状態と
なる。このままの状態では、マスタ側が新たに通信シー
ケンスの開始条件であるスタートコンディション（図６
に示すように、ＳＣＬがハイレベルの時、ＳＤＡがハイ
レベルからローレベルに立ち下がると、スタートコンデ
ィションとなる）を作り出すことが不可能となり、バス
がロックした状態となる。
【０００５】これは、Ｉ2 Ｃバスが複数の素子を接続で
きるように、オープンコレクタまたはオープンドレイン
で並列に接続され、電気的にローレベルに引き込む素子
に優先権があるためである。
きるように、オープンコレクタまたはオープンドレイン
で並列に接続され、電気的にローレベルに引き込む素子
に優先権があるためである。
【０００６】本発明はこのような背景に基づいてなされ
たものであり、容易にバスロック状態を解除することが
できるバスシステムおよびバスシステムのバスロック解
除方法を提供することを目的とする。
たものであり、容易にバスロック状態を解除することが
できるバスシステムおよびバスシステムのバスロック解
除方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成する請
求項１記載の本発明は、クロックラインとデータライン
を持つシリアル２線式のマルチマスタバスラインと、全
ての素子がオープンコレクタあるいはオープンドレイン
で、前記マルチマスタバスラインに並列に接続されるマ
スタ及びスレーブとを備えるバスシステムに関するもの
で、前記データラインでの前記マスタの動作シーケンス
がリセットされた状態の後で、該マスタが前記データラ
インにスタートコンデションを発生する以前に、前記ク
ロックラインに所定数のクロックパルスを出力するクロ
ックパルス出力手段を前記マスタに設けたものである。
求項１記載の本発明は、クロックラインとデータライン
を持つシリアル２線式のマルチマスタバスラインと、全
ての素子がオープンコレクタあるいはオープンドレイン
で、前記マルチマスタバスラインに並列に接続されるマ
スタ及びスレーブとを備えるバスシステムに関するもの
で、前記データラインでの前記マスタの動作シーケンス
がリセットされた状態の後で、該マスタが前記データラ
インにスタートコンデションを発生する以前に、前記ク
ロックラインに所定数のクロックパルスを出力するクロ
ックパルス出力手段を前記マスタに設けたものである。
【０００８】また、請求項３記載の本発明は、クロック
ラインとデータラインを持つシリアル２線式のマルチマ
スタバスラインに、全ての素子がオープンコレクタある
いはオープンドレインであるマスタ及びスレーブが並列
に接続されたバスシステムのバスロック解除方法に関す
るもので、前記データラインでの前記マスタの動作シー
ケンスがリセットされた状態の後で、該マスタが前記デ
ータラインにスタートコンデションを発生する以前に、
前記マスタから前記クロックラインに、無条件に所定数
のクロックパルスを発生させ、前記所定数のクロックパ
ルスにより、前記データラインでの前記スレーブの動作
シーケンスを擬似的に継続させるようにしたものであ
る。
ラインとデータラインを持つシリアル２線式のマルチマ
スタバスラインに、全ての素子がオープンコレクタある
いはオープンドレインであるマスタ及びスレーブが並列
に接続されたバスシステムのバスロック解除方法に関す
るもので、前記データラインでの前記マスタの動作シー
ケンスがリセットされた状態の後で、該マスタが前記デ
ータラインにスタートコンデションを発生する以前に、
前記マスタから前記クロックラインに、無条件に所定数
のクロックパルスを発生させ、前記所定数のクロックパ
ルスにより、前記データラインでの前記スレーブの動作
シーケンスを擬似的に継続させるようにしたものであ
る。
【０００９】
【作用】本発明においては、シーケンスリセット状態か
らスタートコンディションを発生する以前に、無条件に
マスタ側からＳＣＬに８個もしくはそれ以上のクロック
パルスを発生させることにより、スレーブ側の中断した
シーケンスを疑似的に継続させるようにする。
らスタートコンディションを発生する以前に、無条件に
マスタ側からＳＣＬに８個もしくはそれ以上のクロック
パルスを発生させることにより、スレーブ側の中断した
シーケンスを疑似的に継続させるようにする。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１はＩ2 Ｃバスシステムの一例を示す構成図で
ある。図において、１はマスタ、２はスレーブ、３はＳ
ＣＬ、４はＳＤＡである。また、このバス３，４に接続
されるマスタ側およびスレーブ側の素子は、全てオープ
ンドレインかオープンコレクタ出力で接続され（ワイヤ
ードアンド接続）、共通のプルアップ抵抗ＲL で電源ラ
インＶCCに接続される。
する。図１はＩ2 Ｃバスシステムの一例を示す構成図で
ある。図において、１はマスタ、２はスレーブ、３はＳ
ＣＬ、４はＳＤＡである。また、このバス３，４に接続
されるマスタ側およびスレーブ側の素子は、全てオープ
ンドレインかオープンコレクタ出力で接続され（ワイヤ
ードアンド接続）、共通のプルアップ抵抗ＲL で電源ラ
インＶCCに接続される。
【００１１】各素子は固有のアドレスを有し、マスタに
なった素子がスレーブとしたい素子のアドレスを指定す
ることで、希望するデータ転送が可能となる。但し、複
数の素子が同時にマスタになろうとした場合の調停は、
上記ワイヤードアンド接続であることを利用する。そし
て最も小さいデータを出力した素子が勝ち残り、バス
上、唯一のマスタとなる。
なった素子がスレーブとしたい素子のアドレスを指定す
ることで、希望するデータ転送が可能となる。但し、複
数の素子が同時にマスタになろうとした場合の調停は、
上記ワイヤードアンド接続であることを利用する。そし
て最も小さいデータを出力した素子が勝ち残り、バス
上、唯一のマスタとなる。
【００１２】また、データの転送速度は、１００Ｋビッ
ト／秒を最高とし、同じくワイヤードアンド接続である
ことを利用して、より低速の転送に同期させることも可
能である。データ転送は、前述したように、データ８ビ
ットを単位とし、１ビットのＡＣＫを付加した９ビット
ごとに行われる。またスレーブ２のアドレスには、８ビ
ット中の７ビットが割り当てられ、最下位１ビットは転
送方向ビットとして使われる。実際には、これらのデー
タの前後にスタートコンディションとストップコンディ
ションという特殊な条件を作り出すことにより、転送が
行われる。
ト／秒を最高とし、同じくワイヤードアンド接続である
ことを利用して、より低速の転送に同期させることも可
能である。データ転送は、前述したように、データ８ビ
ットを単位とし、１ビットのＡＣＫを付加した９ビット
ごとに行われる。またスレーブ２のアドレスには、８ビ
ット中の７ビットが割り当てられ、最下位１ビットは転
送方向ビットとして使われる。実際には、これらのデー
タの前後にスタートコンディションとストップコンディ
ションという特殊な条件を作り出すことにより、転送が
行われる。
【００１３】図２はスタートコンディションとストップ
コンディション成立時のＳＤＡとＳＣＬの波形図であ
る。スタートコンディションは、図６でも説明したよう
に、ＳＣＬがハイレベルの時に、ＳＤＡがハイレベルか
らローレベルに立ち下がると成立する。一方、ストップ
コンディションは逆に、ＳＣＬがハイレベルの時に、Ｓ
ＤＡがローレベルからハイレベルに立ち上がると成立す
る。
コンディション成立時のＳＤＡとＳＣＬの波形図であ
る。スタートコンディションは、図６でも説明したよう
に、ＳＣＬがハイレベルの時に、ＳＤＡがハイレベルか
らローレベルに立ち下がると成立する。一方、ストップ
コンディションは逆に、ＳＣＬがハイレベルの時に、Ｓ
ＤＡがローレベルからハイレベルに立ち上がると成立す
る。
【００１４】図３は本発明によるバスロック解除方法実
行時のＳＣＬとＳＤＡの波形図である。前述した図５に
示すように、バスロックが発生した場合、図３に示すよ
うに、スタートコンディションを発生する以前に、無条
件にＳＣＬに８個もしくはそれ以上のクロックパルスＡ
を発生させることにより、スレーブ２側の中断したシー
ケンスＢ（図４参照）をＣに示すように、擬似的に継続
させる。
行時のＳＣＬとＳＤＡの波形図である。前述した図５に
示すように、バスロックが発生した場合、図３に示すよ
うに、スタートコンディションを発生する以前に、無条
件にＳＣＬに８個もしくはそれ以上のクロックパルスＡ
を発生させることにより、スレーブ２側の中断したシー
ケンスＢ（図４参照）をＣに示すように、擬似的に継続
させる。
【００１５】このことにより、スレーブ２側は、マスタ
１のＡＣＫ待ちのため、データラインを開放し、マスタ
１は、ＳＣＬがハイレベルの状態の時、Ｔ2 のタイミン
グでＳＤＡを立ち下げることによって、スタートコンデ
ィションを発生させることができるようになる。
１のＡＣＫ待ちのため、データラインを開放し、マスタ
１は、ＳＣＬがハイレベルの状態の時、Ｔ2 のタイミン
グでＳＤＡを立ち下げることによって、スタートコンデ
ィションを発生させることができるようになる。
【００１６】具体的にはマスタ１側のソフトウェアの最
初に、上記の説明にあるように、擬似的な８個のクロッ
クパルスを出力するプログラムを挿入することで簡単に
実現できる。図１において、１１はそのプログラムを格
納するメモリである。
初に、上記の説明にあるように、擬似的な８個のクロッ
クパルスを出力するプログラムを挿入することで簡単に
実現できる。図１において、１１はそのプログラムを格
納するメモリである。
【００１７】通常動作では、この場合のＳＤＡを開放状
態に保持することで、Ｉ2 Ｃバスシステムでのシーケン
ス開始条件であるスタートコンディションが発生するこ
とがないため、バスシステム上のスレーブ素子が動作す
ることはない。
態に保持することで、Ｉ2 Ｃバスシステムでのシーケン
ス開始条件であるスタートコンディションが発生するこ
とがないため、バスシステム上のスレーブ素子が動作す
ることはない。
【００１８】以上、本発明を単純な１対１のシステムで
説明したが、これはシステム上に複数のマスタ１、スレ
ーブ２が接続されたシステムでも有効である。例えば、
図１の例では、破線で示すように、スレーブ２と並列に
もう１個のスレーブ２ａを設けている。
説明したが、これはシステム上に複数のマスタ１、スレ
ーブ２が接続されたシステムでも有効である。例えば、
図１の例では、破線で示すように、スレーブ２と並列に
もう１個のスレーブ２ａを設けている。
【００１９】本発明は、Ｉ2 Ｃバスシステム全般で有効
な手段、方法であり、システム全体をリセットする、あ
るいは供給する電源をカットしてバスロックを解除する
など、特別なハードウエアを必要とせず、ソフトウエア
のみで実現できる。
な手段、方法であり、システム全体をリセットする、あ
るいは供給する電源をカットしてバスロックを解除する
など、特別なハードウエアを必要とせず、ソフトウエア
のみで実現できる。
【００２０】
【発明の効果】請求項１および２記載の発明によれば、
バスロック状態の解除用のクロックパルスをクロックラ
インに出力するクロックパルス出力手段をマスタ側に設
けることにより、電圧低下時等に生じるバスロックを簡
単に解除する信頼性の高いバスシステムを提供すること
ができる。
バスロック状態の解除用のクロックパルスをクロックラ
インに出力するクロックパルス出力手段をマスタ側に設
けることにより、電圧低下時等に生じるバスロックを簡
単に解除する信頼性の高いバスシステムを提供すること
ができる。
【００２１】請求項３および４記載の発明によれば、バ
スロック時に、前記マスタから前記クロックラインに、
無条件に所定数のクロックパルスを発生させ、この所定
数のクロックパルスにより、前記データラインでの前記
スレーブの動作シーケンスを擬似的に継続させることに
より、電圧低下時等に生じるバスロックを簡単に解除す
る信頼性の高いバスシステムのバスロック解除方法を提
供することができる。
スロック時に、前記マスタから前記クロックラインに、
無条件に所定数のクロックパルスを発生させ、この所定
数のクロックパルスにより、前記データラインでの前記
スレーブの動作シーケンスを擬似的に継続させることに
より、電圧低下時等に生じるバスロックを簡単に解除す
る信頼性の高いバスシステムのバスロック解除方法を提
供することができる。
【図１】本発明の実施例に係るＩ2 Ｃバスシステムの構
成図である。
成図である。
【図２】スタートコンディションとストップコンディシ
ョン成立時のＳＤＡとＳＣＬの波形図である。
ョン成立時のＳＤＡとＳＣＬの波形図である。
【図３】本発明によるバスロック解除方法実効時のＳＣ
ＬとＳＤＡの波形図である。
ＬとＳＤＡの波形図である。
【図４】Ｉ2 Ｃバスシステムにおけるシーケンス正常動
作時のＳＣＬとＳＤＡの波形図である。
作時のＳＣＬとＳＤＡの波形図である。
【図５】マスタ側のみシーケンスがリセットされた時の
ＳＣＬとＳＤＡの波形図である。
ＳＣＬとＳＤＡの波形図である。
【図６】スタートコンディション成立時のＳＣＬとＳＤ
Ａの波形図である。
Ａの波形図である。
１ マスタ ２ スレーブ ３ ＳＣＬ ４ ＳＤＡ １１ メモリ
Claims (4)
- 【請求項１】 クロックラインとデータラインを持つシ
リアル２線式のマルチマスタバスラインと、 全ての素子がオープンコレクタあるいはオープンドレイ
ンで、前記マルチマスタバスラインに並列に接続される
マスタ及びスレーブと、 を備えるバスシステムにおいて、 前記データラインでの前記マスタの動作シーケンスがリ
セットされた状態の後で、該マスタが前記データライン
にスタートコンデションを発生する以前に、前記クロッ
クラインに所定数のクロックパルスを出力するクロック
パルス出力手段を前記マスタに設けた、 ことを特徴とするバスシステム。 - 【請求項２】 前記マスタ及びスレーブの少なくともど
ちらか一方は複数設けられていることを特徴とする請求
項１記載のバスシステム。 - 【請求項３】 クロックラインとデータラインを持つシ
リアル２線式のマルチマスタバスラインに、全ての素子
がオープンコレクタあるいはオープンドレインであるマ
スタ及びスレーブが並列に接続されたバスシステムのバ
スロック解除方法であって、 前記データラインでの前記マスタの動作シーケンスがリ
セットされた状態の後で、該マスタが前記データライン
にスタートコンデションを発生する以前に、前記マスタ
から前記クロックラインに、無条件に所定数のクロック
パルスを発生させ、 前記所定数のクロックパルスにより、前記データライン
での前記スレーブの動作シーケンスを擬似的に継続させ
るようにした、 ことを特徴とするバスシステムのバスロック解除方法。 - 【請求項４】 前記マスタ及びスレーブの少なくともど
ちらか一方は複数設けられていることを特徴とする請求
項３記載のバスシステムのバスロック解除方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31596593A JP3277653B2 (ja) | 1993-11-22 | 1993-11-22 | バスシステムおよびバスシステムのバスロック解除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31596593A JP3277653B2 (ja) | 1993-11-22 | 1993-11-22 | バスシステムおよびバスシステムのバスロック解除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07146739A true JPH07146739A (ja) | 1995-06-06 |
| JP3277653B2 JP3277653B2 (ja) | 2002-04-22 |
Family
ID=18071722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31596593A Expired - Fee Related JP3277653B2 (ja) | 1993-11-22 | 1993-11-22 | バスシステムおよびバスシステムのバスロック解除方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277653B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011182924A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011182925A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
-
1993
- 1993-11-22 JP JP31596593A patent/JP3277653B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011182924A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
| JP2011182925A (ja) * | 2010-03-08 | 2011-09-22 | Sophia Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277653B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262429B1 (en) | Data processor having a high speed data transfer function | |
| EP0137761A3 (en) | Multi-master communication bus system with parallel bus request arbitration | |
| PL167608B1 (pl) | Sposób i urzadzenie do zarzadzania przesylaniem danych miedzy pamieciaa urzadzeniami zewnetrznymi PL PL | |
| US4639859A (en) | Priority arbitration logic for a multi-master bus system | |
| US5313621A (en) | Programmable wait states generator for a microprocessor and computer system utilizing it | |
| JPS6239580B2 (ja) | ||
| US4648102A (en) | Bus interface device for a data processing system | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| JP3277653B2 (ja) | バスシステムおよびバスシステムのバスロック解除方法 | |
| US4613936A (en) | Centralized generation of data transfer acknowledge pulses for microprocessors | |
| US3999170A (en) | Multiple access interconnect system | |
| JP2004252702A (ja) | Ｉｉｃバスを備えた制御回路のｉｉｃデバイスアクセス方法 | |
| US4993023A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution | |
| US4801813A (en) | Event distribution and combination system | |
| US5808485A (en) | Clock clamping circuit that prevents clock glitching and method therefor | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| JPS648384B2 (ja) | ||
| JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
| SU966915A1 (ru) | Счетчик импульсов с предварительной установкой | |
| Venkateswaran et al. | FPGA Based Efficient Interface Model for Scale-Free Computer Network using I2C Protocol | |
| JPH0666823B2 (ja) | 遠隔リセツト装置 | |
| JPS60250455A (ja) | 割り込み処理方式 | |
| SU1425679A1 (ru) | Устройство дл контрол микропроцессорных систем | |
| SU1686455A1 (ru) | Многопроцессорна система | |
| JPS6267653A (ja) | バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |