JPH07142666A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPH07142666A
JPH07142666A JP28514593A JP28514593A JPH07142666A JP H07142666 A JPH07142666 A JP H07142666A JP 28514593 A JP28514593 A JP 28514593A JP 28514593 A JP28514593 A JP 28514593A JP H07142666 A JPH07142666 A JP H07142666A
Authority
JP
Japan
Prior art keywords
positioning
integrated circuit
die pad
circuit device
positioning hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28514593A
Other languages
Japanese (ja)
Inventor
Tatsu Azuma
辰 東
Shunsuke Shimizu
俊介 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28514593A priority Critical patent/JPH07142666A/en
Publication of JPH07142666A publication Critical patent/JPH07142666A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable an integrated circuit device to be positioned high in accuracy to an IC socket or a mounting board. CONSTITUTION:Die pad suspensions 12 continuously connected to a die pad 14 on which an integrated circuit chip 13 is mounted and positioning holes 15 bored in the die pad suspensions 12 to be engaged with positioning projections provided to a mounting member are provided in a molded package 16, wherein projection insertion holes 17 provided to the molded package 16 are made to communicate with the positioning holes 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、実装基板等に対する
位置決め精度を向上する集積回路装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit device which improves the positioning accuracy with respect to a mounting board or the like.

【0002】[0002]

【従来の技術】近年、集積回路装置(以下、ICとい
う)の高機能化に伴ない、ICの多ピン化がますます要
求されてきており、この多ピン化により、ICのリード
間幅が小さくなるにつれ、ICソケットや実装基板に対
する位置決め精度を向上させる必要性が生じてきてい
る。
2. Description of the Related Art In recent years, as the functionality of integrated circuit devices (hereinafter referred to as ICs) has increased, there has been an increasing demand for ICs with more pins. As the size becomes smaller, it becomes necessary to improve the positioning accuracy with respect to the IC socket and the mounting board.

【0003】図4は従来のクワッド・フラット・パッケ
ージ(QFP)によるICの位置決め構造を示したもの
であり、図において、1はIC、2はIC1のリード、
3はIC1を収容するモールド下型、4はモールド下型
3に設けられて、IC1の縁部を位置決めする位置決め
部である。
FIG. 4 shows a positioning structure of an IC by a conventional quad flat package (QFP). In the figure, 1 is an IC, 2 is a lead of IC1,
Reference numeral 3 is a lower mold for accommodating the IC 1, and 4 is a positioning portion provided on the lower mold 3 for positioning the edge of the IC 1.

【0004】次に動作について説明する。IC1はモー
ルド下型3に設置する際に、モールド下型3の位置決め
部4にそのIC1の縁部(図では傾斜面)を当接するこ
とで、位置決めされる。
Next, the operation will be described. When the IC 1 is installed on the lower mold 3, the IC 1 is positioned by bringing the edge portion (the inclined surface in the figure) of the IC 1 into contact with the positioning portion 4 of the lower mold 3.

【0005】また、かかる位置決め構造の従来例とし
て、図5に示すものがある。これは、モールド部材5間
にIC1を配置する際に、リードの端ピン6を、モール
ド部材5の縁部に当てるように位置決めするものであ
る。
A conventional example of such a positioning structure is shown in FIG. This is to position the end pin 6 of the lead so as to contact the edge portion of the mold member 5 when the IC 1 is arranged between the mold members 5.

【0006】[0006]

【発明が解決しようとする課題】従来の集積回路装置は
以上のように構成されているので、図4に示すように、
モールド下型3を用いて位置決めする方法では、IC1
の組み立て工程におけるモールドとフレームの相対的な
位置のずれの為に、位置決め精度向上には限界があるほ
か、モールドの製造は鋳型に樹脂を封入する方法が多く
用いられているが、この方法では精度的に問題が残るな
どの問題点があった。
Since the conventional integrated circuit device is constructed as described above, as shown in FIG.
In the method of positioning using the lower mold 3 of the mold, the IC 1
Due to the relative displacement of the mold and frame in the assembly process of, there is a limit to the improvement of positioning accuracy, and the method of manufacturing the mold is often the method of encapsulating resin in the mold. There were some problems such as accuracy problems.

【0007】また、図5に示すように、リードの端ピン
6を位置決めに用いる方法では、リードの端ピン6と位
置決め部となるモールド部材5の縁部とが接触する為、
リード端ピン6の足曲がりが生じるなどの問題点があっ
た。
Further, as shown in FIG. 5, in the method of using the lead end pin 6 for positioning, the lead end pin 6 and the edge of the molding member 5 serving as the positioning portion come into contact with each other.
There is a problem that the lead end pin 6 is bent.

【0008】この発明は上記のような問題点を解消する
ためになされたものであり、ICソケットや実装基板に
対する位置決めを精度良く行うことができる集積回路装
置を得ることを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain an integrated circuit device which can be accurately positioned with respect to an IC socket or a mounting substrate.

【0009】[0009]

【課題を解決するための手段】この発明に係る集積回路
装置は、モールドパッケージ内において集積回路チップ
を設置するダイパットに連設された複数のダイパット吊
り部と、該ダイパット吊り部に穿設されて、実装部材側
の位置決め突子に係合される位置決め孔とを設け、上記
モールドパッケージに設けられた突子挿入開口を、上記
位置決め孔に連通させるようにしたものである。
An integrated circuit device according to the present invention is provided with a plurality of die pad suspending portions connected to a die pad for mounting an integrated circuit chip in a mold package, and the die pad suspending portion. A positioning hole engaged with the positioning protrusion on the mounting member side is provided, and the protrusion insertion opening provided in the mold package is communicated with the positioning hole.

【0010】[0010]

【作用】この発明における集積回路装置は、ダイパット
吊り部に位置決め孔を有し、かつこのダイパットがリー
ドと一体になっているため、実装基板などの位置決め突
子に位置決め孔を挿し込むことで、位置決めすることに
より、各リードをICソケットのコンタクトピンや実装
基板のパッドに対して精度の良い位置決めを行えるよう
にする。
In the integrated circuit device according to the present invention, since the die pad suspension portion has the positioning hole and the die pad is integrated with the lead, by inserting the positioning hole into the positioning protrusion of the mounting board or the like, By positioning, each lead can be positioned with high accuracy with respect to the contact pin of the IC socket or the pad of the mounting substrate.

【0011】[0011]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、11はIC、12はI
C11内に一部が埋設されたフレームとしてのダイパッ
ト吊り部で、これが図2に示すようなICチップ13を
設置するダイパット14に一体連設されている。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 11 is an IC and 12 is an I
A die pad suspension portion as a frame partially embedded in C11 is integrally connected to a die pad 14 for mounting an IC chip 13 as shown in FIG.

【0012】また、15は上記ダイパット14を中心と
して対称となる位置に設けられる、例えば2つのダイパ
ット吊り部12に穿設された位置決め孔であり、これら
はダイパット14に対して上記対称となる2箇所以上の
位置に1個ずつ、または複数個ずつ設けられている。な
お、その位置決め孔15のサイズは、例えば直径1ミリ
以下とされる。
Numeral 15 is a positioning hole provided at a position symmetrical with respect to the die pad 14, for example, two positioning holes drilled in the die pad suspending portion 12, which are symmetrical with respect to the die pad 14. One piece or a plurality of pieces are provided at the positions or more. The size of the positioning hole 15 is, for example, 1 mm or less in diameter.

【0013】さらに、16は集積回路チップとしてのI
Cチップ13とともにダイパット14およびダイパット
吊り部12の一部を包んで封止するモールドパッケー
ジ、17はこのモールドパッケージ16に形成され、か
つ上記位置決め孔15に連通する突子挿入開口で、これ
がその位置決め孔15より大きく、しかも、後述の位置
決め突子の出入が円滑に行えるように形成されている。
Further, 16 is an I as an integrated circuit chip.
A mold package for enclosing and sealing a part of the die pad 14 and the die pad suspending portion 12 together with the C chip 13, and 17 is a protrusion insertion opening formed in the mold package 16 and communicating with the positioning hole 15 for positioning. It is larger than the hole 15 and is formed so that a positioning protrusion described later can be smoothly inserted and removed.

【0014】なお、フレームとしての上記ダイパット吊
り部12はチップ外部ピンと直接接続されることはない
が、ダイパット14と繋がって、基本的に接地されて用
いられる。
Although the die pad suspension portion 12 as a frame is not directly connected to the chip external pin, it is connected to the die pad 14 and is basically grounded for use.

【0015】次に動作について説明する。上記のよう
に、IC11はダイパット吊り部12およびモールドパ
ッケージ16にそれぞれ位置決め孔15および突子挿入
開口17が設けられている。
Next, the operation will be described. As described above, in the IC 11, the die pad suspension portion 12 and the mold package 16 are provided with the positioning hole 15 and the protrusion insertion opening 17, respectively.

【0016】そこで、このIC11を実装基板やICソ
ケットに装着する場合には、例えば、図3に示すような
実装基板18に予め突設された位置決め突子19に対
し、そのIC11の突子挿入開口17を差し入れる。こ
れにより、位置決め突子19はその突子挿入開口17に
導かれて、ダイパット吊り部12の位置決め孔15内に
進入し、遂には、この位置決め孔15に一部が係止され
て停止する。
Therefore, when the IC 11 is mounted on a mounting board or an IC socket, for example, a protrusion of the IC 11 is inserted into a positioning protrusion 19 which is provided in advance on the mounting board 18 as shown in FIG. Insert the opening 17. As a result, the positioning protrusion 19 is guided to the protrusion insertion opening 17 and enters into the positioning hole 15 of the die pad suspension portion 12, and finally, the positioning hole 15 is partially locked in the positioning hole 15 and stopped.

【0017】このため、この位置決め突子19に対す
る、金属材のダイパット吊り部12に設けられた位置決
め孔15の位置決めがなされ、結果的にIC11の実装
基板18に対する位置決めが高精度になされ、上記のよ
うなIC11の多ピン化にも対応することができる。こ
の場合において、上記位置決め突子19と位置決め孔1
5との係止を2箇所以上とすることで、位置決め後の位
置ずれ防止をさらに確実なものとすることができる。
Therefore, the positioning hole 15 provided in the die pad suspension 12 made of a metal material is positioned with respect to the positioning protrusion 19, and as a result, the positioning of the IC 11 with respect to the mounting substrate 18 is performed with high accuracy, and It is possible to cope with the increase in the number of pins of the IC 11. In this case, the positioning protrusion 19 and the positioning hole 1
By setting the engagement with 5 at two or more locations, it is possible to further prevent the positional deviation after the positioning.

【0018】実施例2.なお、上記実施例ではIC11
の下方から位置決め孔15内に位置決め突子19を挿入
するものを示したが、ICの上方から同様に挿入して
も、上記実施例と同様の効果を奏する。
Example 2. In the above embodiment, the IC11
Although the positioning protrusion 19 is inserted into the positioning hole 15 from below, the same effect as that of the above embodiment can be obtained by inserting the positioning protrusion 19 from above the IC.

【0019】[0019]

【発明の効果】以上のように、この発明によれば、モー
ルドパッケージ内において集積回路チップを設置するダ
イパットに連設された複数のダイパット吊り部と、該ダ
イパット吊り部に穿設されて、実装部材側の位置決め突
子に係合される位置決め孔とを設け、上記モールドパッ
ケージに設けられた突子挿入開口を、上記位置決め孔に
連通させるように構成したので、集積回路装置のICソ
ケットや実装基板に対する位置決めを、ピン足の折れ曲
がりを生じることなく、容易かつ高精度に実現できるも
のが得られる効果がある。
As described above, according to the present invention, a plurality of die pad suspending portions connected to a die pad for mounting an integrated circuit chip in a mold package and a plurality of die pad suspending portions are provided by being punched and mounted. Since a positioning hole to be engaged with the positioning protrusion on the member side is provided and the protrusion insertion opening provided in the mold package is made to communicate with the positioning hole, an IC socket of an integrated circuit device or mounting There is an effect that the positioning with respect to the substrate can be achieved easily and with high precision without bending the pin legs.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の集積回路装置を一部破断して示す正
面図である。
FIG. 1 is a front view showing an integrated circuit device of the present invention partially broken away.

【図2】図1における集積回路装置の内部構造を示す模
式図である。
FIG. 2 is a schematic diagram showing an internal structure of the integrated circuit device in FIG.

【図3】図1の集積回路装置の位置決め構造を一部破断
して示す正面図である。
FIG. 3 is a partially cutaway front view showing the positioning structure of the integrated circuit device of FIG.

【図4】従来の集積回路装置の位置決め構造を示す正面
図である。
FIG. 4 is a front view showing a positioning structure of a conventional integrated circuit device.

【図5】従来の集積回路装置の位置決め構造を示す平面
図である。
FIG. 5 is a plan view showing a positioning structure of a conventional integrated circuit device.

【符号の説明】[Explanation of symbols]

12 ダイパット吊り部 13 集積回路チップ 14 ダイパット 15 位置決め孔 16 モールドパッケージ 17 突子挿入開口 12 Die pad hanging part 13 Integrated circuit chip 14 Die pad 15 Positioning hole 16 Mold package 17 Protrusion insertion opening

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 集積回路チップをモールドパッケージ内
に封止した集積回路装置において、上記モールドパッケ
ージ内において、上記集積回路チップを設置するダイパ
ットに連設された複数のダイパット吊り部と、該ダイパ
ット吊り部に穿設されて、実装部材側の位置決め突子に
係合される位置決め孔と、上記モールドパッケージに設
けられて、上記位置決め孔に連通する突子挿入開口とを
備えたことを特徴とする集積回路装置。
1. In an integrated circuit device in which an integrated circuit chip is sealed in a mold package, a plurality of die pad suspending portions connected to a die pad for installing the integrated circuit chip in the mold package, and the die pad suspending unit. And a positioning hole that is provided in the mold package and that engages with the positioning protrusion on the mounting member side, and a protrusion insertion opening that is provided in the mold package and communicates with the positioning hole. Integrated circuit device.
JP28514593A 1993-11-15 1993-11-15 Integrated circuit device Pending JPH07142666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28514593A JPH07142666A (en) 1993-11-15 1993-11-15 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28514593A JPH07142666A (en) 1993-11-15 1993-11-15 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPH07142666A true JPH07142666A (en) 1995-06-02

Family

ID=17687684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28514593A Pending JPH07142666A (en) 1993-11-15 1993-11-15 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPH07142666A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045869A1 (en) * 1996-05-30 1997-12-04 Advantest Corporation Semiconductor package and device socket
KR100247836B1 (en) * 1997-03-10 2000-03-15 하마노 준이치 Cpu chip device and electro mount board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045869A1 (en) * 1996-05-30 1997-12-04 Advantest Corporation Semiconductor package and device socket
KR100247836B1 (en) * 1997-03-10 2000-03-15 하마노 준이치 Cpu chip device and electro mount board

Similar Documents

Publication Publication Date Title
US5643835A (en) Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs
KR20030087485A (en) Semiconductor package having improved reliability of solder joint
JPH03165545A (en) High-performance overmold type electronic device and its manufacture
JPH02177277A (en) Guide construction of multi-contact point connector
KR20000016880A (en) Package for semiconductor device and fabricating method thereof
JPH07142666A (en) Integrated circuit device
KR20050003803A (en) Substrate for semiconductor package
JPS62118555A (en) Integrated circuit package
JPS58125853A (en) Semiconductor device
JP2578704Y2 (en) IC socket
JPH03148896A (en) Circuit board for mounting photo-detector and light-emitting device
JPS62142338A (en) Package for semiconductor device
JPS62243348A (en) Flat package
JPS61139052A (en) Semiconductor integrated circuit part
JP3157249B2 (en) Semiconductor device package and mounting method
KR940004148B1 (en) Socket type device and manufacturing method thereof
JPH04225555A (en) Resin-sealed semiconductor device
JPH04364761A (en) Semiconductor device and mounting method therefor
JPH02266550A (en) Surface mounting type ic package
KR970000647B1 (en) Method and apparatus for holding semiconductor chip
JP2517002Y2 (en) Package for storing semiconductor devices
JPH04177844A (en) Production of resin-sealed semiconductor device
JP2000012995A (en) Mounting apparatus for terminal components on printed circuit board
JPH04326797A (en) Method of integrating printed wiring board
KR19990086218A (en) Manufacturing method of leadless semiconductor chip package