JPH04364761A - Semiconductor device and mounting method therefor - Google Patents
Semiconductor device and mounting method thereforInfo
- Publication number
- JPH04364761A JPH04364761A JP14016991A JP14016991A JPH04364761A JP H04364761 A JPH04364761 A JP H04364761A JP 14016991 A JP14016991 A JP 14016991A JP 14016991 A JP14016991 A JP 14016991A JP H04364761 A JPH04364761 A JP H04364761A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- semiconductor device
- positioning
- corners
- bumpers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims 3
- 239000011295 pitch Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、多ピンの半導体装置に
バンパーが形成される半導体装置に関する。近年、大型
化、高集積度化した半導体装置は、多ピンで狭ピッチに
なってきており、パッケージ形状がSOP(Small
Outline Package )、QFP(Qu
ad Flat Package )等を採用している
。そして、狭ピッチ多ピン化によりリード端子を保護の
ためのいわゆるバンパーを形成したパッケージが使用さ
れてきている。このようなパッケージにおいても、狭ピ
ッチ多ピン化により、実装時の位置精度が厳格になって
きており、容易に高位置精度を可能にすることが望まれ
ている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-pin semiconductor device in which a bumper is formed. In recent years, semiconductor devices that have become larger and more highly integrated have more pins and narrower pitches, and the package shape is SOP (Small).
Outline Package), QFP (Qu
Ad Flat Package) etc. are adopted. As the number of pins becomes narrower, packages with so-called bumpers for protecting lead terminals are being used. Even in such packages, the positional accuracy during mounting has become stricter due to the narrow pitch and increased number of pins, and it is desired to easily achieve high positional accuracy.
【0002】0002
【従来の技術】図4に、従来のバンパー付半導体パッケ
ージの外観図を示す。図4は、大型、高集積度IC搭載
用のQFP型のバンパー付半導体パッケージ(BQFP
)を示したものである。2. Description of the Related Art FIG. 4 shows an external view of a conventional bumper-equipped semiconductor package. Figure 4 shows a QFP-type bumper-equipped semiconductor package (BQFP) for mounting large, highly integrated ICs.
).
【0003】図4において、半導体パッケージ1A は
、パッケージボディ2の4方向からリード端子3を複数
本延出させて、樹脂モールドによりパッケージングした
ものである。この場合、四隅にバンパー41 〜44
が形成される。このバンパー41 〜44 は、前述の
ように、リード端子3が衝撃を受けたときの曲がりや折
れを防止して保護する役割をする。In FIG. 4, a semiconductor package 1A has a plurality of lead terminals 3 extending from four directions of a package body 2 and is packaged using a resin mold. In this case, there are bumpers 41 to 44 at the four corners.
is formed. As described above, these bumpers 41 to 44 serve to protect the lead terminals 3 by preventing them from bending or breaking when they receive an impact.
【0004】例えば、外リード(リード端子3)のピッ
チが一般に0.5 mmのQFPが使用されていたが、
縮小化の要求により0.4 〜0.3mmピッチのQF
Pが開発されつつある。[0004] For example, QFPs in which the pitch of the outer leads (lead terminals 3) is generally 0.5 mm have been used;
QF with a pitch of 0.4 to 0.3 mm due to the demand for miniaturization
P is being developed.
【0005】[0005]
【発明が解決しようとする課題】ところで、上述のよう
な多ピンのQFPの半導体装置を試験、バーンイン、実
装等の各工程では外形合わせで位置決めを行っている。
しかし、樹脂モールドでは外形が金型に依存しており、
該金型のガタツキにより高精度な形状のパッケージング
が行われず、上記各工程で厳格な位置決めを行うことが
できないという問題がある。By the way, in each process such as testing, burn-in, and mounting, the positioning of the above-mentioned multi-pin QFP semiconductor device is performed by matching the external shape. However, with resin molds, the external shape depends on the mold,
There is a problem that packaging with a highly accurate shape cannot be performed due to the wobbling of the mold, and strict positioning cannot be performed in each of the above steps.
【0006】そこで、本発明は上記課題に鑑みなされた
もので、各種工程で厳格に位置決め可能な半導体装置を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device that can be precisely positioned in various processes.
【0007】[0007]
【課題を解決するための手段】上記課題は、所定側部よ
りリード端子が延出される矩形状の四隅に、該リード端
子より突出した突部がそれぞれ形成されて樹脂モールド
された半導体装置において、少なくとも二隅の前記突部
に、位置決めするための貫通穴を形成し、適宜、前記突
部内に板状のリードフレームを位置させて、前記貫通穴
の位置における該板状のリードフレームに所定大きさの
貫通孔を形成することにより解決される。[Means for Solving the Problems] The above-mentioned problem is solved by a resin-molded semiconductor device in which protrusions projecting from the lead terminals are formed at each of the four corners of a rectangular shape from which the lead terminals extend from a predetermined side. Through-holes for positioning are formed in the protrusions in at least two corners, and a plate-shaped lead frame is appropriately positioned within the protrusion, so that the plate-shaped lead frame has a predetermined size at the position of the through-holes. This problem can be solved by forming a through hole.
【0008】[0008]
【作用】上述のように、半導体装置におけるパッケージ
の四隅に形成された突部の、少なくとも二隅に、位置決
めのための貫通穴を形成する。また、突部内に板状のリ
ードフレームを位置させて、該貫通穴の位置部分に所定
大きさの貫通孔を形成する。[Operation] As described above, through holes for positioning are formed in at least two corners of the protrusions formed at the four corners of the package of the semiconductor device. Further, a plate-shaped lead frame is positioned within the protrusion, and a through hole of a predetermined size is formed at the position of the through hole.
【0009】従って、貫通穴(及び貫通孔)に位置決め
ピン等を差し込むことにより、高い位置精度を得ること
が可能となる。すなわち、半導体パッケージを位置決め
するに当たり、該貫通穴の位置を高精度に形成すること
により、樹脂モールドされた外形に関わらず、各種工程
における厳格な位置決めを、容易かつ高精度に行うこと
が可能となる。[0009] Therefore, by inserting a positioning pin or the like into the through hole (and the through hole), it is possible to obtain high positional accuracy. In other words, when positioning a semiconductor package, by forming the position of the through hole with high precision, it is possible to easily and accurately perform strict positioning in various processes, regardless of the external shape of the resin mold. Become.
【0010】0010
【実施例】図1に、本発明の一実施例の構成図を示す。 なお、図4と同一の構成部分には同一の符号を付す。Embodiment FIG. 1 shows a configuration diagram of an embodiment of the present invention. Note that the same components as in FIG. 4 are given the same reference numerals.
【0011】図1において、半導体パッケージ1B は
、QFPの半導体装置を示したもので、チップ(図示せ
ず)を搭載したリードフレーム5を、樹脂によりモール
ドしたものである。すなわち、矩形状のパッケージボデ
ィ2の4方向の側部よりリード端子(外リード)3が延
出し、四隅に該リード端子3より突出した突部であるバ
ンパー41 〜44 が形成される。この場合、リード
フレーム5は、上述のリード端子3である外リード群(
例えばピッチ0.4 〜0.3 mm)間にバンパー4
1 〜44を形成させるための突片6が一体に形成され
ているものである。In FIG. 1, a semiconductor package 1B shows a QFP semiconductor device, in which a lead frame 5 on which a chip (not shown) is mounted is molded with resin. That is, lead terminals (outer leads) 3 extend from the sides in four directions of the rectangular package body 2, and bumpers 41 to 44, which are protrusions projecting from the lead terminals 3, are formed at the four corners. In this case, the lead frame 5 has an outer lead group (
For example, a bumper 4 with a pitch of 0.4 to 0.3 mm)
The protruding pieces 6 for forming the numbers 1 to 44 are integrally formed.
【0012】そして、バンパー41 〜44 であって
、突片6間に貫通穴71 〜74 が形成される。この
貫通穴71 〜74 は取り付け時の位置決めとしての
役割を果たすものであり、形成に当たっては、リード端
子3との間で高い位置精度で穿穴される。In the bumpers 41 to 44, through holes 71 to 74 are formed between the projecting pieces 6. The through holes 71 to 74 serve as positioning during attachment, and are drilled with high positional accuracy between the lead terminals 3 and the lead terminals 3.
【0013】このような半導体パッケージ1B を、例
えば試験、バーンイン、実装等の各種工程で該バンパー
41 〜44 の貫通穴71 〜74 に位置決めピン
(図示せず)を差し込むことにより実装基板に位置決め
する。そして、その後に該実装基板で半田付けにより実
装する。
これにより、狭ピッチ多ピンで配設されたリード端子3
との接続を確実に行うことができる。すなわち、貫通穴
71 〜74 で位置決めすることにより、樹脂モール
ド時の外形のばらつきに関わらず、容易かつ高精度に厳
格な位置決めを行うことができる。Such a semiconductor package 1B is positioned on a mounting board by inserting positioning pins (not shown) into the through holes 71 to 74 of the bumpers 41 to 44 during various processes such as testing, burn-in, and mounting. . After that, it is mounted on the mounting board by soldering. As a result, the lead terminals 3 arranged with many pins at a narrow pitch
connection can be established reliably. That is, by positioning using the through holes 71 to 74, strict positioning can be performed easily and with high precision, regardless of variations in the external shape during resin molding.
【0014】なお、位置決めは少なくとも2点あれば行
うことができることから、より厳格な位置精度を得る場
合には、バンパー41 〜44 の総てに貫通穴71
〜74 を設けてもよく、また、例えば対角線上(必ず
しも対角線上でなくてもよい)のバンパー2箇所に貫通
穴を形成してもよい。[0014] Since positioning can be performed with at least two points, in order to obtain stricter positional accuracy, the through holes 71 are provided in all of the bumpers 41 to 44.
74 may be provided, or, for example, through holes may be formed in two diagonally (not necessarily diagonally) bumper locations.
【0015】ここで、図2に、本発明の製造工程図を示
す。図2において、まず、リードフレーム(5)が供給
され(ステップ(以下「ST」という)1)、これにチ
ップ、Agペースト等の接着剤がディスペンサにより供
給されて、室温によりダイ付けされる(ST2)。そし
て、150℃下で2時間キュアーを行い、ダイ付けに使
用された接着剤を硬化させ(ST3)、その状態が表面
検査される(ST4)。FIG. 2 shows a manufacturing process diagram of the present invention. In FIG. 2, first, a lead frame (5) is supplied (step (hereinafter referred to as "ST") 1), a chip and an adhesive such as Ag paste are supplied by a dispenser, and die-bonded at room temperature ( ST2). Then, curing is performed at 150° C. for 2 hours to harden the adhesive used for die attachment (ST3), and the surface is inspected for its condition (ST4).
【0016】続いて、30μφの金ワイヤが供給され、
320℃下でワイヤボンディングがチップ上のパッドと
リードフレームの内リードとの間で行われ(ST5)、
その状態が表面検査される(ST6)。[0016] Subsequently, a 30 μΦ gold wire was supplied,
Wire bonding is performed at 320°C between the pads on the chip and the inner leads of the lead frame (ST5),
Its condition is inspected on the surface (ST6).
【0017】ワイヤボンディングが終了すると、金型内
に位置され、封止樹脂により約175℃下でモールディ
ングが行われる(ST7)。この場合、金型におけるモ
ールディング工程で、金型成形により貫通穴71 〜7
2 を形成させてもよい。After the wire bonding is completed, the wire is placed in a mold and molded with a sealing resin at about 175° C. (ST7). In this case, the through holes 71 to 7 are formed by molding in the molding process in the mold.
2 may be formed.
【0018】モールディングが終了するとモールド状態
の外観検査が行われる(ST8)。そして、リード端子
3を半田により外装めっきし(ST9)、折曲や切断な
どのリード端子3の整形を行う(ST10)。[0018] When the molding is completed, the appearance of the mold condition is inspected (ST8). Then, the lead terminal 3 is externally plated with solder (ST9), and the lead terminal 3 is shaped by bending, cutting, etc. (ST10).
【0019】そこで、ST7において金型により貫通穴
71 〜74 を形成しない場合には、この段階で貫通
穴71 〜74 の穿穴を行い(ST11)、この状態
の外観検査を行う(ST12)。Therefore, if the through holes 71 to 74 are not formed using a mold in ST7, the through holes 71 to 74 are bored at this stage (ST11), and the appearance of this state is inspected (ST12).
【0020】そして、機能等の初期テストを行い(ST
13)、出荷される(ST14)。[0020] Then, an initial test of functions etc. is carried out (ST
13) and shipped (ST14).
【0021】次に、図3に、本発明の他の実施例の構成
図を示す。図3における半導体パッケージ1C は、バ
ンパー41 〜44 部分に板状のリードフレーム5で
ある板部8を位置させ、該板部8の貫通穴71 〜74
部分に貫通孔91 〜94 を形成させたものである
。この場合、バンパー41 〜44 の貫通穴71 〜
74 は、貫通孔91 〜94 より大きい形状で穿穴
される。すなわち、リードフレーム5の板部8の一部分
が露出した状態となる。Next, FIG. 3 shows a configuration diagram of another embodiment of the present invention. In the semiconductor package 1C in FIG. 3, a plate portion 8, which is a plate-shaped lead frame 5, is located in bumpers 41 to 44, and through holes 71 to 74 in the plate portion 8 are provided.
Through holes 91 to 94 are formed in the portions. In this case, the through holes 71 to 44 of the bumpers 41 to 44
74 is bored in a larger shape than the through holes 91 to 94. That is, a portion of the plate portion 8 of the lead frame 5 is exposed.
【0022】この貫通孔91 〜94 は樹脂モールド
前に予め穿孔されるものであり、モールド後に穿孔する
場合よりも高い位置精度で形成することができるもので
ある。The through holes 91 to 94 are drilled in advance before resin molding, and can be formed with higher positional accuracy than when the holes are drilled after molding.
【0023】従って、当該半導体パッケージ1C の各
工程での位置決めは該貫通孔91 〜94 で行うこと
で、高い位置精度で位置決めをすることができる。すな
わち、このために貫通穴71 〜74 を貫通孔91
〜94 より大きい形状で形成させたものである。[0023] Therefore, positioning of the semiconductor package 1C in each process is performed using the through holes 91 to 94, thereby making it possible to position the semiconductor package 1C with high positional accuracy. That is, for this purpose, the through holes 71 to 74 are replaced with the through hole 91.
~94 It is formed in a larger shape.
【0024】なお、上記実施例では、QFP型の場合を
示したが、狭ピッチ多ピンのSOP型の場合でも同様の
効果を奏するものである。[0024] In the above embodiment, a QFP type was shown, but a similar effect can be obtained in a narrow pitch, multi-pin SOP type.
【0025】[0025]
【発明の効果】以上のように本発明によれば、半導体パ
ッケージの四隅に形成された突部の、少なくとも二隅に
貫通穴を形成し、又は、突部内に位置する板状のリード
フレームの貫通穴部分に貫通孔を形成することにより、
半導体パッケージの各種工程において厳格な位置決めを
高精度で行うことができる。As described above, according to the present invention, through holes are formed in at least two corners of the protrusions formed at the four corners of a semiconductor package, or through holes are formed in at least two corners of the protrusions formed at the four corners of the semiconductor package. By forming a through hole in the through hole part,
Strict positioning can be performed with high precision in various processes of semiconductor packages.
【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図2】本発明の製造工程図である。FIG. 2 is a manufacturing process diagram of the present invention.
【図3】本発明の他の実施例の構成図である。FIG. 3 is a configuration diagram of another embodiment of the present invention.
【図4】従来のバンパー付半導体パッケージの外観図で
ある。FIG. 4 is an external view of a conventional bumper-equipped semiconductor package.
1A 〜1C 半導体パッケージ 2 パッケージボディ 3 リード端子 41 〜44 バンパー 5 リードフレーム 6 突片 71 〜74 貫通穴 8 板部 91 〜94 貫通孔 1A ~ 1C Semiconductor package 2 Package body 3 Lead terminal 41 ~ 44 Bumper 5 Lead frame 6 Projection piece 71 ~ 74 Through hole 8 Plate part 91 ~ 94 Through holes
Claims (3)
される矩形状の四隅に、該リード端子(3)より突出し
た突部(41 〜44 )がそれぞれ形成されて樹脂モ
ールドされた半導体装置において、少なくとも二隅の前
記突部(41 〜44 )に、位置決めするための貫通
穴(71 〜74 )を形成することを特徴とする半導
体装置。1. A resin-molded semiconductor in which protrusions (41 to 44) protruding from the lead terminal (3) are formed at each of the four corners of a rectangular shape from which the lead terminal (3) extends from a predetermined side. A semiconductor device characterized in that through holes (71 to 74) for positioning are formed in the projections (41 to 44) at at least two corners.
のリードフレーム(8)を位置させて、前記貫通穴(7
1 〜74 )の位置における該板状のリードフレーム
(8)に所定大きさの貫通孔(91〜94 )を形成す
ることを特徴とする請求項1記載の半導体装置。2. A plate-shaped lead frame (8) is positioned within the protrusion (41 to 44), and the through hole (7) is inserted into the through hole (7).
2. The semiconductor device according to claim 1, wherein through-holes (91-94) of a predetermined size are formed in the plate-shaped lead frame (8) at positions 1-74).
突部(41 〜44 )に貫通穴(71 〜74 )が
形成された半導体装置(1B ,1C )を基板上に位
置させる工程と、該貫通穴(71 〜74 )に位置決
めピンにより該基板上に位置決めする工程と、該位置決
めされた半導体装置(1B ,1C )を該基板上に固
着して実装する工程と、を含むことを特徴とする半導体
装置の実装方法。3. Positioning the semiconductor device (1B, 1C) on the substrate, in which the through holes (71 to 74) are formed in the protrusions (41 to 44) provided at the four corners of the package (2); It is characterized by comprising the steps of positioning the through holes (71 to 74) on the substrate using positioning pins, and fixing and mounting the positioned semiconductor devices (1B, 1C) on the substrate. A method for mounting a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14016991A JPH04364761A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and mounting method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14016991A JPH04364761A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and mounting method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04364761A true JPH04364761A (en) | 1992-12-17 |
Family
ID=15262491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14016991A Withdrawn JPH04364761A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and mounting method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04364761A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2014112590A (en) * | 2012-12-05 | 2014-06-19 | Denso Corp | Electronic apparatus |
-
1991
- 1991-06-12 JP JP14016991A patent/JPH04364761A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2014112590A (en) * | 2012-12-05 | 2014-06-19 | Denso Corp | Electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6602734B1 (en) | Method of manufacturing a semiconductor device | |
US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
JP4633740B2 (en) | Flip-chip QFN package and method therefor | |
US7015593B2 (en) | Semiconductor device having contact prevention spacer | |
US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
KR20000010587A (en) | Grid array assembly and method of making | |
JP2995264B2 (en) | Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip | |
JPH05267555A (en) | Semiconductor device and its manufacture, and lead frame used for it and its manufacture | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
JPH04364761A (en) | Semiconductor device and mounting method therefor | |
JP2933105B2 (en) | Semiconductor device | |
JP4948035B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP5592526B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JPH0870082A (en) | Semiconductor integrated circuit device and its manufacture, and lead frame | |
US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
JP2503360Y2 (en) | Resin-sealed semiconductor integrated circuit device | |
JP5308464B2 (en) | Manufacturing method of semiconductor device | |
JPH0661378A (en) | Semiconductor device | |
JP2001203293A (en) | Producing method for semiconductor device | |
JP5444382B2 (en) | Resin-sealed semiconductor device | |
KR0138213B1 (en) | Ball grid array package | |
KR100818079B1 (en) | A method for manufacturing of ball grid array package | |
JPH10115659A (en) | Jig for bare chip test | |
JP2015097297A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
KR19990066375A (en) | Semiconductor Ball Grid Array Package Structure and Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |