JPS62142338A - Package for semiconductor device - Google Patents

Package for semiconductor device

Info

Publication number
JPS62142338A
JPS62142338A JP28366985A JP28366985A JPS62142338A JP S62142338 A JPS62142338 A JP S62142338A JP 28366985 A JP28366985 A JP 28366985A JP 28366985 A JP28366985 A JP 28366985A JP S62142338 A JPS62142338 A JP S62142338A
Authority
JP
Japan
Prior art keywords
lead
package
lead frames
semiconductor device
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28366985A
Other languages
Japanese (ja)
Inventor
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP28366985A priority Critical patent/JPS62142338A/en
Publication of JPS62142338A publication Critical patent/JPS62142338A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To attain excellent mass-production properties by arranging plural lead frames at vertical intervals and molding a device into one body in a manner that external lead parts of the lead frame project from the side plane of a package. CONSTITUTION:Lead frames 10 and 12 are arranged into two stages at constant intervals in vertical direction. In a resin molded part 14, a semiconductor element containing hole 16 is opened in the center and internal lead parts 10a and 12a are exposed on a step part 18 around said hole 16 and are wire bonded to the semiconductor element fixed in the semiconductor element containing the hole 16. The upper and lower lead frames 10 and 12 are independent respectively and are arranged at intervals, so that there is no problem if their plane patterns overlaps one upon another, thereby contriving an increase of the number of pins.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置用パッケージに関し、一体詳細には
複数のリードフレームが上下に間隔をおいて配置されて
一体モールド成形され、もって多ビン化が達成される半
導体装置用パッケージに関するものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a package for a semiconductor device, and more specifically, a plurality of lead frames are vertically spaced apart and integrally molded to form a multi-bin package. The present invention relates to a package for a semiconductor device that achieves the following.

(背景技術) 半導体装置用パッケージは一体の小型化および多ピン化
が常に要望されている。
(Background Art) There is a constant demand for packages for semiconductor devices to be smaller and have more pins.

従来リードフレームを用いた半導体装置用パッケージで
通常の方法で多ビン化を図ろうとすれば、リード間隔お
よびリード幅の狭小化に限界があることから、内部リー
ド部先端を素子付部から後退させることによって、所定
のリード間隔およびリード幅を確保しつつ多ピン化を図
るしかなかった。
When trying to increase the number of bins using conventional methods for semiconductor device packages that use conventional lead frames, there is a limit to narrowing the lead spacing and lead width, so the tips of the internal leads must be set back from the element mounting area. As a result, there was no choice but to increase the number of pins while ensuring a predetermined lead spacing and lead width.

しかしこれでは内部リード部先端と半導体素子との間の
距離が長くなってワイヤボンディングの信頼性低下環の
支障を来たす他、必然的に外部リード部側のエリアも大
きくなって半導体装置用パッケージ全体の大型化を招き
、上記要請に反する。
However, this increases the distance between the tip of the internal lead and the semiconductor element, which reduces the reliability of wire bonding, and also inevitably increases the area on the external lead side, making the entire semiconductor device package This would lead to an increase in the size of the machine, which is contrary to the above request.

なおセラミック基板あるいはpc基板を積層して形成す
るPGA (ピングリットアレイ)型半導体装置用パッ
ケージは多ピン化が図れるけれども、積層加工が必須で
あり、製造工程が多段階に亘ることがらどうしてもコス
ト高となる問題点がある。
Although a PGA (pin grid array) type semiconductor device package, which is formed by stacking ceramic substrates or PC boards, can have a large number of pins, it requires stacking processing and the manufacturing process involves multiple steps, which inevitably leads to high costs. There is a problem.

またpc基板を用いるものは、単体で無電解めっきを施
しており、リードフレームのごとく連続的な電解めっき
が行えないことから量産性が悪いという問題点がある。
Furthermore, those using a PC board are subjected to electroless plating on a single unit, and continuous electrolytic plating cannot be performed like a lead frame, so there is a problem that mass production is poor.

本発明は上記種々の問題点に鑑みてなされたものであり
、その目的とするところは、リードフレームを用いての
一体モールド成形による、量産性に優れ、なお且つ多ピ
ン化が達成される半導体装ヱ用パッケージを提供するに
ある。
The present invention has been made in view of the various problems mentioned above, and its purpose is to provide a semiconductor that is excellent in mass production and can achieve a large number of pins by integral molding using a lead frame. We provide equipment packages.

(発明の概要) 本発明は上記問題点を解消するため次の構成を備える。(Summary of the invention) The present invention has the following configuration to solve the above problems.

すなわち、複数のリードフレームを上下に間隔ヲオいて
配置し、該リードフレームの外部リード部がパッケージ
側壁面から突出するごとく一体モールド成形して成るこ
とを特徴とする。
That is, it is characterized in that a plurality of lead frames are arranged vertically at intervals and are integrally molded so that the external lead portions of the lead frames protrude from the side wall surface of the package.

また、複数のリードフレームが上下に間隔をおいて一体
モールド成形され、外部接続端子は該リードフレームの
内部リード部に垂直に固定され、他端がパッケージ表面
から突出して成ることを特徴とする。
Further, a plurality of lead frames are integrally molded at vertical intervals, the external connection terminals are fixed perpendicularly to the internal lead portions of the lead frames, and the other ends protrude from the package surface.

さらに、複数のリードフレームを上下に間隔をおいて一
体モールド成形し、外部接続端子は該リードフレームの
内部リード部に垂直に固定し、他端をモールド部表面か
ら突出させると共に、該モールド部側壁面から突出して
いるリードフレーム部分は切除され、少なくとも前記モ
ールド部側壁面および外部接続端子突出側表面を覆って
、前記外部接続端子がパッケージ表面から突出するごと
くさらに一体モールド成形して成ることを特徴とする。
Furthermore, a plurality of lead frames are integrally molded at intervals vertically, and the external connection terminals are fixed perpendicularly to the internal lead parts of the lead frames, with the other ends protruding from the surface of the mold part, and The lead frame portion protruding from the wall surface is cut out, and is further integrally molded so as to cover at least the side wall surface of the mold part and the external connection terminal protrusion side surface so that the external connection terminal protrudes from the package surface. shall be.

(実施例) 以下には本発明の好適な実施例を添付図面に基づいて詳
細に説明する。
(Embodiments) Hereinafter, preferred embodiments of the present invention will be described in detail based on the accompanying drawings.

第1図は本発明の第1の実施例を示す断面図である。FIG. 1 is a sectional view showing a first embodiment of the present invention.

図において10.12はリードフレームであり、上下に
一定の間隔を隔てて2段に配置されている。
In the figure, reference numerals 10 and 12 indicate lead frames, which are arranged in two stages vertically at a constant interval.

14は樹脂モールド部であり、中央に半導体素子収納穴
16が凹設され、その周辺の段差部18上には内部リー
ド部10a、12aが露出し、半導体素子収納穴16に
固定される半導体素子(図示せず)との間でワイヤボン
ディングされる。
Reference numeral 14 denotes a resin molded part, in which a semiconductor element storage hole 16 is recessed in the center, internal lead parts 10a and 12a are exposed on a stepped part 18 around the resin mold part, and a semiconductor element is fixed in the semiconductor element storage hole 16. (not shown).

第2図は上下に配置したリードフレーム10.12の平
面パターンの一例を示す。上下のリードフレーム10.
12は各々独立しており、間隔をおいて載置されている
からその平面パターンは重なってもよく、このことから
多ビン化が図れるのである。
FIG. 2 shows an example of a planar pattern of lead frames 10, 12 arranged one above the other. Upper and lower lead frames 10.
12 are independent and are placed at intervals, so their planar patterns may overlap, which makes it possible to create a large number of bins.

なお、リードフレーム10.12の内部リード部10a
、12aの先端部の平面パターンが密である場合(特に
重なる場合)には、第1図のごとく上方のリードフレー
ム10の内部リード部10a先端を若干後退させること
によって、上下の内部リード部10a、12a上面のワ
イヤボンディングエリアを十分に確保するとよい。
Note that the internal lead portion 10a of the lead frame 10.12
, 12a are dense (particularly when they overlap), the upper and lower internal lead parts 10a can be separated by slightly retracting the ends of the internal lead parts 10a of the upper lead frame 10 as shown in FIG. , 12a should have a sufficient wire bonding area on the top surface.

また上下の内部リード部10a、12aの一方(または
双方)を折曲して図示のごとく接近(モールド樹脂が介
在しているから短絡のおそれはない)させることによっ
て、内部リード部10a、12aのワイヤボンディング
エリアと半導体素子上面との高さの差を小さくすること
でワイヤボンディングを行い易いようにするとよい。
In addition, by bending one (or both) of the upper and lower internal lead parts 10a and 12a and bringing them closer together as shown in the figure (there is no risk of short circuit because the molded resin is interposed), the inner lead parts 10a and 12a can be bent. It is preferable to make wire bonding easier by reducing the difference in height between the wire bonding area and the top surface of the semiconductor element.

上下の外部リード部fob、12b間は図示のごとく短
絡防止のため一定の空間が確保される。
As shown in the figure, a certain space is ensured between the upper and lower external lead parts fob and 12b to prevent short circuits.

本実施例においてはリードフレームの外部リード部ta
b、12bは外部接続端子として樹脂モールド14側壁
から突出する。
In this embodiment, the external lead portion ta of the lead frame is
b and 12b protrude from the side wall of the resin mold 14 as external connection terminals.

なお該リードフレームの外部リード部10b、12bを
所定位置で所要の形状に折曲させることによって、いわ
ゆるサーフェイスマウント用パッケージ、DIP型パッ
ケージ等として用いることができる。
By bending the external lead portions 10b and 12b of the lead frame into a desired shape at a predetermined position, the lead frame can be used as a so-called surface mount package, a DIP type package, or the like.

なお半導体素子を固定するだめのステージ部20を支持
するステージサポートパー22(第2図)の樹脂モール
ド部14外の部分は必要に応じて切断除去される。
Note that the portion of the stage support par 22 (FIG. 2) that supports the stage portion 20 to which the semiconductor element is fixed, outside the resin mold portion 14, is cut and removed as necessary.

本実施例における半導体装置用パッケージは、リードフ
レーム10.12をインサートして一体的に樹脂モール
ドすることによって成形される。
The semiconductor device package in this embodiment is molded by inserting lead frames 10 and 12 and integrally molding them with resin.

なおリードフレーム10.12にはリードフレームの段
階で内部リード部、ステージ部等にあらかじめ必要なめ
っきが施されている。したがってパッケージとしてはリ
ードフレーム10.12を成形型内に位置決めして組み
込んでインサートモールド成形するだけで形成される。
Note that the internal lead portions, stage portions, etc. of the lead frames 10 and 12 are preliminarily subjected to necessary plating at the lead frame stage. Therefore, the package can be formed by simply positioning and incorporating the lead frames 10, 12 into a mold and performing insert molding.

なお型造上の若干の問題点については後記する。In addition, some problems in mold making will be described later.

第3図は第2の実施例を示す。FIG. 3 shows a second embodiment.

本実施例においては外部接続端子は樹脂モールド部14
内のリードフレームの内部リード部10c12cに垂直
にリードビン24が接合され、このリードビン24下部
が樹脂モールド部14下面から下方に突出するごとく一
体的にモールド成形されて成る。
In this embodiment, the external connection terminal is the resin molded part 14.
A lead bin 24 is vertically joined to the inner lead portion 10c12c of the inner lead frame, and is integrally molded so that the lower part of the lead bin 24 protrudes downward from the lower surface of the resin molded portion 14.

この外部接続端子となるリードピン24の接合はあらか
じめリードフレームの段階でリードフレームの所定位置
にはんだ付は等によって接合し、これを成形型内に組み
込んで一体的にモールド成形する。この場合、第1の実
施例に示すリードフレームの外部リード部に相当する部
位(第3図一点鎖線部、ステージサポートバーを含む)
はモールド成形後切断除去する。
The lead pins 24, which serve as external connection terminals, are joined in advance to predetermined positions on the lead frame by soldering or the like, and then incorporated into a mold and integrally molded. In this case, the portion corresponding to the external lead portion of the lead frame shown in the first embodiment (the portion shown by the chain line in FIG. 3, including the stage support bar)
is removed by cutting after molding.

あるいは第4図に示すごとく、モールド成形時にリード
ビン挿入孔26が形成されるようにインサート成形し、
モールド成形後にリードビン挿入孔26に、先端にはん
だ皮膜・導電性接着剤等を被着させたリードピン24を
挿入して、リードピン24をはんだ等の接合剤によりリ
ードフレームの内部リード部10c、12Gの所定個所
に固定5 するようにしてもよい。
Alternatively, as shown in FIG. 4, insert molding is performed so that a lead bin insertion hole 26 is formed during molding,
After molding, the lead pin 24 whose tip is coated with a solder film, conductive adhesive, etc. is inserted into the lead bin insertion hole 26, and the lead pin 24 is bonded to the internal lead portions 10c, 12G of the lead frame using a bonding agent such as solder. It may be fixed at a predetermined location.

なお、リードフレームの内部リード部10c、12cに
はリードピン24の接合位置に透孔や凹部を形成してお
くことによりリードピン24の位置決めを良好に行うこ
とができる。
Note that by forming through holes or recesses in the internal lead portions 10c and 12c of the lead frame at the joining positions of the lead pins 24, the lead pins 24 can be positioned well.

また、モールド成形時にリードビン挿入孔26の上部に
、接合治具挿入用の穴(開口)を設け、リードビン接合
の容易化を図るようにしてもよい。
Furthermore, a hole (opening) for inserting a joining jig may be provided above the lead bin insertion hole 26 during molding to facilitate lead bin joining.

なお上方のリードフレーム10の樹脂モールド部14内
の内部リードパターンのり−ドビンを接合する部位が下
方のリードフレーム12のリードパターンと重なる場合
には下方のリードフレーム12の対応部位に、上方のリ
ードフレーム10に接合されるリードピンが遊挿(電気
的に短絡しない充分な大きさを有する)する挿通孔28
 (第5図)を設けておくとよい。
If the internal lead pattern in the resin molded part 14 of the upper lead frame 10 overlaps the lead pattern of the lower lead frame 12, the upper lead is attached to the corresponding part of the lower lead frame 12. An insertion hole 28 into which a lead pin to be joined to the frame 10 is loosely inserted (having a sufficient size to prevent electrical short circuits)
(Fig. 5) should be provided.

なおまた前述の一点鎖線部(ステージサポートバ−22
を含む)を切断した部位の樹脂モールド部14側壁には
適宜なコーテイング材を被覆することによって、さらに
切断付近における樹脂とリードフレームとの隙間から湿
気がパッケージ内に侵入するのを阻止することができる
Furthermore, the above-mentioned dashed line section (stage support bar 22
By covering the side wall of the resin mold part 14 at the cut portion (including the lead frame) with an appropriate coating material, it is possible to further prevent moisture from entering the package through the gap between the resin and the lead frame near the cut. can.

第6図は第3の実施例を示す。FIG. 6 shows a third embodiment.

本実施例は上記第2の実施例におけるパッケージをイン
サートしてさらにその外装に樹脂を一体的にモールドし
たものである。該樹脂による外装モールド部30の領域
は、少なくとも第2の実施例における樹脂モールド部の
側壁および外部接続端子であるリードピンが突出する下
面に対応する部位とする。これにより前述の一点鎖線部
の切断部およびリードピン24の周辺は完璧に樹脂で被
覆され気密性がさらに向上するため、該部位からパッケ
ージ内への湿気の侵入は一体抑止される。
In this embodiment, the package of the second embodiment is inserted, and a resin is integrally molded on the exterior of the package. The region of the exterior molded portion 30 made of resin corresponds to at least the side wall of the resin molded portion in the second embodiment and the lower surface from which the lead pins, which are external connection terminals, protrude. As a result, the above-mentioned cut portion indicated by the dashed line and the periphery of the lead pin 24 are completely covered with the resin, further improving airtightness, and moisture infiltration from these portions into the package is completely prevented.

また外装モールド部30に対応するリードピン24の外
周に突周部32あるいは凹溝(図示せず)を設けておけ
ば湿気侵入をより一体阻止しうると共に、リードピン2
4をさらに強固に固定しうる。
Further, if a protruding portion 32 or a groove (not shown) is provided on the outer periphery of the lead pin 24 corresponding to the exterior mold portion 30, moisture intrusion can be further prevented, and the lead pin 24 can be further prevented from entering.
4 can be fixed even more firmly.

本実施例においては外装の樹脂の材質として樹脂モール
ド部14と同材質のものを用いて熱的歪を起こさせない
ことの他に、特に透過性の低い素材を用いて、気密性r
f1保、湿気侵入阻止を図ることができる。
In this embodiment, in addition to using the same material as the resin mold part 14 as the exterior resin material to prevent thermal distortion, a material with particularly low permeability is used to ensure airtightness.
It is possible to maintain f1 and prevent moisture from entering.

なお以上の各実施例においてリードフレームは2枚を上
下に配置した例を示したが、3枚以上の複数枚であって
もよいことはもちろんである。
In each of the above embodiments, two lead frames are arranged one above the other, but it goes without saying that three or more lead frames may be used.

次にモールド成形時の問題点とその解決策を以下に示す
Next, the problems encountered during molding and their solutions are shown below.

本発明においてはリードフレームを複数枚上下に間隔を
おいて配置している。したがって上下のリードフレーム
パターンが重なる樹脂モールド部はモールド成形時に該
部位から樹脂が漏出する問題点がある。
In the present invention, a plurality of lead frames are arranged vertically at intervals. Therefore, the resin molded portion where the upper and lower lead frame patterns overlap has a problem in that the resin leaks from this portion during molding.

第7図は上記問題点の第1解決策を示す。この場合樹脂
モールド部14とリードフレームの外部リード部10b
、12bとの境界部となる部位に、上下のリードフレー
ム10.12間に樹脂板34を介挿している。これによ
って樹脂の漏出が防止される。
FIG. 7 shows a first solution to the above problem. In this case, the resin mold part 14 and the external lead part 10b of the lead frame
, 12b, a resin plate 34 is inserted between the upper and lower lead frames 10, 12. This prevents resin from leaking.

第8図は第2の解決策を示す。この場合には樹脂モール
ド部14とリードフレームの外部リード部LQb、L2
bとの境界部となる外部リード部10b基部を直角に折
曲げて上下の外部リード部10b、12bを接触させて
袋状となし、もって樹脂の漏出を防止する。モールド成
形後リードフレームの外部リード部10b、12bは切
断除去される。したがって、本例は前記第2、第3の実
施例である、外部接続端子がリードビン接合型のPGA
型半導体装万用パッケージに通用される。
FIG. 8 shows the second solution. In this case, the resin mold part 14 and the external lead parts LQb, L2 of the lead frame
The base of the external lead part 10b, which forms the boundary with the outer lead part 10b, is bent at right angles to bring the upper and lower external lead parts 10b and 12b into contact with each other to form a bag-like shape, thereby preventing leakage of resin. After molding, the external lead portions 10b, 12b of the lead frame are cut and removed. Therefore, this example is similar to the second and third embodiments, in which the external connection terminal is a lead-bin junction type.
It is commonly used as a universal package for semiconductor devices.

なお、上下に配置するリードフレームの内部リード部と
外部リード部との境界部が上下間でチドリ状となるよう
にすることによっても樹脂の漏出を防止することができ
る。
Note that leakage of the resin can also be prevented by making the boundary between the internal lead part and the external lead part of the lead frames arranged above and below have a staggered shape.

(発明の効果) 以上のように本発明に係る半導体装置用パッケージによ
れば、リードフレームを用いての多ビン化が可能となる
(Effects of the Invention) As described above, according to the semiconductor device package according to the present invention, it is possible to increase the number of bins using a lead frame.

またインサートモールド成形によって容易に一体成形が
可能であり、同じく多ピン化が可能な従来のPGA型半
導体装置用パッケージと比してその製造工程が著しく簡
略化される。
In addition, it can be easily integrally molded by insert molding, and the manufacturing process is significantly simplified compared to conventional PGA type semiconductor device packages, which can also have a large number of pins.

また区民のリードフレームのままで所要の連続めっき工
程のみならずインサートモールド成形工程も連続して行
えるうえ、以後の半導体素子取付は工程等も同様に長尺
体のまま加工できるので、極めて量産性に優れた効率的
な製造方法が採用しうる。
In addition, not only the required continuous plating process but also the insert molding process can be performed continuously using the lead frame of the ward, and the subsequent semiconductor element mounting process can be carried out with the long body as well, making it extremely possible for mass production. An efficient manufacturing method with excellent properties can be adopted.

以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸説しない範囲内で多くの改変を施し得るのは
もちろんのことである。
Although the present invention has been variously explained above with reference to preferred embodiments, the present invention is not limited to these embodiments, and it goes without saying that many modifications can be made without departing from the spirit of the invention. That's true.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明に係る半導体装置用パッケージを示Iし、第
1図はその第1の実施例を示す断面図、第2図はその上
下のリードフレームの平面パターンの一例を示す説明図
、第3図は第2の実施例を示す断面図、第4図はモール
ド成形後リードピンを接合する場合の説明図、第5図は
上下のリードフレームパターンが重なる場合のり−ドピ
ン接合方法を示す説明図、第6図は第3の実施例を示す
断面図、第7図および第8図は樹脂漏出防止方法をそれ
ぞれ示す説明図である。 10.12・・・リードフレーム、 14・・・樹脂モールド、 16・・・半導体素子収納穴、 18・・・段差部、 
10a、12a・・・内部リード部、10b、12b・
・・外部リード部、 20・・・ステージ、  22・・・ステージサポート
バ―、  24・ ・ ・リードビン、26・・・リー
ドピン挿入孔、 28・・・挿通孔、 3o・・・外装モールド、32・
・・突周部。
1 is a sectional view showing a first embodiment of the package for a semiconductor device according to the present invention, FIG. 2 is an explanatory view showing an example of a planar pattern of upper and lower lead frames, Figure 3 is a sectional view showing the second embodiment, Figure 4 is an explanatory diagram of the case where lead pins are joined after molding, and Figure 5 is an explanatory diagram showing the glue-do-pin joining method when upper and lower lead frame patterns overlap. , FIG. 6 is a cross-sectional view showing the third embodiment, and FIGS. 7 and 8 are explanatory views showing a resin leakage prevention method, respectively. 10.12... Lead frame, 14... Resin mold, 16... Semiconductor element storage hole, 18... Step portion,
10a, 12a...inner lead part, 10b, 12b...
...External lead part, 20... Stage, 22... Stage support bar, 24... Lead bin, 26... Lead pin insertion hole, 28... Insertion hole, 3o... Exterior mold, 32・
...Protruding periphery.

Claims (1)

【特許請求の範囲】 1、複数のリードフレームを上下に間隔をおいて配置し
、該リードフレームの外部リード部がパッケージ側壁面
から突出するごとく一体モールド成形して成る半導体装
置用パッケージ。 2、複数のリードフレームが上下に間隔をおいて一体モ
ールド成形され、外部接続端子は該リードフレームの内
部リード部に垂直に固定され、他端がパッケージ表面か
ら突出して成る半導体装置用パッケージ。 3、複数のリードフレームを上下に間隔をおいて一体モ
ールド成形し、外部接続端子は該リードフレームの内部
リード部に垂直に固定し、他端をモールド部表面から突
出させると共に、該モールド部側壁面から突出している
リードフレーム部分は切除され、少なくとも前記モール
ド部側壁面および外部接続端子突出側表面を覆って、前
記外部接続端子がパッケージ表面から突出するごとくさ
らに一体モールド成形して成る半導体装置用パッケージ
[Scope of Claims] 1. A package for a semiconductor device, which is formed by integrally molding a plurality of lead frames vertically spaced apart from each other so that the external lead portions of the lead frames protrude from the side wall surface of the package. 2. A semiconductor device package comprising a plurality of lead frames integrally molded at vertical intervals, external connection terminals fixed perpendicularly to internal lead portions of the lead frames, and the other end protruding from the package surface. 3. A plurality of lead frames are integrally molded at vertical intervals, and the external connection terminals are fixed perpendicularly to the internal lead parts of the lead frames, with the other ends protruding from the surface of the mold part, and For a semiconductor device, the lead frame portion protruding from the wall surface is cut off, and further integrally molded to cover at least the side wall surface of the mold part and the surface on the side where the external connection terminal protrudes, so that the external connection terminal protrudes from the package surface. package.
JP28366985A 1985-12-17 1985-12-17 Package for semiconductor device Pending JPS62142338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28366985A JPS62142338A (en) 1985-12-17 1985-12-17 Package for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28366985A JPS62142338A (en) 1985-12-17 1985-12-17 Package for semiconductor device

Publications (1)

Publication Number Publication Date
JPS62142338A true JPS62142338A (en) 1987-06-25

Family

ID=17668527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28366985A Pending JPS62142338A (en) 1985-12-17 1985-12-17 Package for semiconductor device

Country Status (1)

Country Link
JP (1) JPS62142338A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462865A (en) * 1990-06-25 1992-02-27 Fujitsu Ltd Semiconductor device and manufacture thereof
EP0610971A1 (en) * 1988-08-06 1994-08-17 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
US5629574A (en) * 1992-06-30 1997-05-13 Sgs-Thomson Microelectronics, S.R.L. Control interface device for an electric motor
US7855464B2 (en) 2008-07-10 2010-12-21 Mitsubishi Electric Corporation Semiconductor device having a semiconductor chip and resin sealing portion
US8502385B2 (en) 2010-10-20 2013-08-06 Mitsubishi Electric Corporation Power semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610971A1 (en) * 1988-08-06 1994-08-17 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
JPH0462865A (en) * 1990-06-25 1992-02-27 Fujitsu Ltd Semiconductor device and manufacture thereof
US5629574A (en) * 1992-06-30 1997-05-13 Sgs-Thomson Microelectronics, S.R.L. Control interface device for an electric motor
US7855464B2 (en) 2008-07-10 2010-12-21 Mitsubishi Electric Corporation Semiconductor device having a semiconductor chip and resin sealing portion
US8183094B2 (en) 2008-07-10 2012-05-22 Mitsubishi Electric Corporation Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
US8502385B2 (en) 2010-10-20 2013-08-06 Mitsubishi Electric Corporation Power semiconductor device

Similar Documents

Publication Publication Date Title
US5069626A (en) Plated plastic castellated interconnect for electrical components
US6803251B2 (en) Integrated device package and fabrication methods thereof
KR100190981B1 (en) Method of manufacturing one side resin sealing type semiconductor devices
US5352851A (en) Edge-mounted, surface-mount integrated circuit device
JPS6134963A (en) Integrated circuit chip carrier
JPH03165545A (en) High-performance overmold type electronic device and its manufacture
JP3157611B2 (en) Integrated circuit device with improved posts for surface mount packages
US5728601A (en) Process for manufacturing a single in-line package for surface mounting
JPH01261849A (en) Semiconductor device
JPH09285107A (en) Power converting apparatus
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
JPS62142338A (en) Package for semiconductor device
WO1989000346A1 (en) Plated plastic castellated interconnect for electrical components
KR970000219B1 (en) Semiconductor device and method for producing the same
JPS63296252A (en) Resin sealed semiconductor device
JPH10116961A (en) Compound semiconductor device and insulation case to be used for device
KR910000018B1 (en) Semiconductor device using the lead-frame and method of manufacture there of
JPS60254646A (en) Semiconductor device
JPH0462865A (en) Semiconductor device and manufacture thereof
CN112713090B (en) Preparation method of QFN device and QFN device
JP2604102Y2 (en) Airtight terminal
JPH01208851A (en) Mounting structure for electronic part
JPH02209760A (en) Multiple lead frame
KR200159861Y1 (en) Semiconductor package
JPH09181256A (en) Semiconductor device