JPH07140924A - ディスプレイ装置の駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力レベルがある面積内で変化しないときに
は、擬似中間処理を行なわないようにして擬似紋様の発
生する問題点を解決することを目的とする。 【構成】 入力映像信号は、誤差拡散処理を行なったも
のと行なわないものとが切換え回路８３に送られる。同
時に遅延された信号と遅延しない信号とが比較され、同
一データが所定回数繰返し入力したとき、同一信号が連
続している間は、擬似中間処理を行なわない直接の信号
が出力端子３４へ出力する。同一レベルの信号が途切れ
ると、リセット信号が出力してカウンタ８２がリセット
され、切換え回路８３がもとに戻り、擬似中間処理をさ
れた信号が出力端子３４へ出力する。同一ライン上にお
ける同一データについてのみ比較する場合に限らず、異
なるラインについても比較することにより、ある面積で
同一の場合にも適用することができる。この結果、ある
面積の範囲内で同一レベルの信号が入力しても擬似中間
処理に起因する擬似紋様が発生することはない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号（ＲＧＢ）に
それぞれに等しい信号が連続したときに擬似中間処理に
起因する紋様が現れないようにしたディスプレイ装置の
駆動回路に関するものである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。

【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用される表示パネルとしてのＰＤ
Ｐ（プラズマ・ディスプレイ・パネル）１０のパネル構
造が図７に示され、駆動シーケンスと駆動波形が図８
（ａ）（ｂ）に示される。

【０００４】図７において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。

【０００５】図８（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図８（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。

【０００６】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。

【０００７】一般映像信号の場合、入力信号のビット数
よりも出力駆動信号のビット数を低減しながら、入力信
号と発光輝度との濃淡誤差を最小にするための誤差拡散
処理が行なわれる。これは擬似中間調を表現する処理で
あり、少ない階調で濃淡表現する場合に用いられる。従
来の一般映像信号に用いられる誤差拡散処理回路７１が
図３に示される。この回路において、映像信号入力端子
３０に、図６に示すように、ｎ（たとえば８）ビットの
原画素Ａｉ，ｊの映像信号が入力したものとする。この
信号は、垂直方向加算回路３１、水平方向加算回路３２
を経て、さらにビット変換回路３３でビット数をｍ（た
とえば４）ビットに減らす処理をしてＰＤＰ駆動回路を
経て表示パネルとしてのＰＤＰ１０を発光する。

【０００８】また、前記水平方向加算回路３２からの誤
差拡散信号が、予め記憶されたデータと誤差検出回路３
５にて比較されてその差をとって誤差荷重回路４０、４
１にて所定の係数を掛けて重み付けをし、図５に示すよ
うな誤差検出出力を、原画素Ａｉ，ｊよりｈライン前の
画素、例えば１ラインだけ過去に生じた画素Ａｉ，ｊ−
１との再現誤差Ｅｊ−１を出力するｈライン遅延回路３
６を介して前記垂直方向加算回路３１に加算されるとと
もに、原画素Ａｉ，ｊよりｄドット前の画素、例えば１
ドットだけ過去に生じた画素Ａｉ−１，ｊとの再現誤差
Ｅｉ−１を出力するｄドット遅延回路３７を介して前記
水平方向加算回路３２に加算される。なお、前記誤差荷
重回路４０、４１での係数は一般的に全ての和が１にな
るように設定する。

【０００９】この結果、ビット変換回路３３の出力端子
には、図４に示すように、瞬間的には実線の階段状のよ
うな４ビットで表わされる発光輝度レベルが出力される
にも拘らず、実際は、前記実線の階段状の上下の発光輝
度レベルが所定の割合で交互に出力されるので、平均化
された状態で認識され、点線のようなｙ＝ｘの補正輝度
線となる。

【００１０】

【発明が解決しようとする課題】ところが、映像信号
（ＲＧＢ）にそれぞれ等しい信号が繰返し入力されると
きでも、従来は、上述のような擬似中間処理をするた
め、この擬似中間処理に起因する独特な紋様が現れると
いう問題があった。

【００１１】本発明は、入力レベルがある面積の範囲内
で変化しないときには、擬似中間処理を行なわないよう
にして擬似紋様の発生する問題点を解決することを目的
とする。

【００１２】

【課題を解決するための手段】本発明は、ディジタル化
された映像入力信号により表示パネル１０を直接駆動し
て表示するようにしたディスプレイ装置において、映像
信号にそれぞれに等しい信号が所定回数連続したとき
に、映像信号の前記表示パネル１０への直接の入力と、
誤差拡散処理回路７１を介しての入力とを切換える切換
え手段を具備してなることを特徴とするディスプレイ装
置の駆動回路である。

【００１３】

【作用】入力映像信号は、誤差拡散処理を行なったもの
と行なわないものとが切換え回路８３に送られる。同時
に遅延された信号と遅延しない信号とが比較され、同一
データが所定回数繰返し入力したとき、カウンタ８２か
ら出力が現れて、以後同一信号が連続している間は、擬
似中間処理を行なわない直接の信号が出力端子３４へ出
力する。同一レベルの信号が途切れると、比較回路８０
からリセット信号が出力してカウンタ８２がリセットさ
れ、切換え回路８３がもとに戻り、擬似中間処理をされ
た信号が出力端子３４へ出力する。同一ライン上におけ
る同一データについてのみ比較する場合に限らず、異な
るラインについても比較することにより、ある面積で同
一の場合にも適用することができる。この結果、ある面
積の範囲内で同一レベルの信号が入力しても擬似中間処
理に起因する擬似紋様が発生することはない。

【００１４】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は、第１実施例を示すもので、この例では、同
一ラインに同じデータが続いた場合に擬似中間処理を行
なわないようにしている。この図１において、３０は、
映像信号入力端子である。この入力端子３０は、直接ビ
ット変換回路３３に接続するとともに、擬似中間処理を
行なうための誤差拡散処理回路７１を介してビット変換
回路３３に接続されている。この誤差拡散処理回路７１
は、図３に示したものと同様のものであるが、同一のも
のに限られない。前記ビット変換回路３３における擬似
中間処理を行なわない出力と、擬似中間処理をした出力
とは、切換え回路８３を介して出力端子３４に接続され
ている。

【００１５】前記入力端子３０は、また、前記切換え回
路８３を切換えるための信号を出力する切換え信号発生
回路８４に接続されている。この切換え信号発生回路８
４は、例えば１ドット遅延する遅延回路７９と、１ドッ
ト遅延した信号と遅延しない信号とを比較する比較回路
８０と、比較回路８０における同一レベルの信号の数が
設定信号入力端子８１からの設定数だけ続くと出力し、
異なるレベルの信号によりクリアされるカウンタ８２と
からなる。

【００１６】以上のような構成において、映像信号入力
端子３０からの信号は、誤差拡散処理回路７１を介さず
に直接ビット変換回路３３に送られるとともに、誤差拡
散処理回路７１により上述したような誤差拡散処理を行
なってビット変換回路３３に送り、それぞれこのビット
変換回路３３によって、例えば８ビットから４ビットに
ビット変換して切換え回路８３に送られる。

【００１７】同時に入力端子３０から、切換え信号発生
回路８４の比較回路８０に、遅延回路７９で１ドット遅
延された信号Ａｉ−１，ｊと遅延しない信号Ａｉ，ｊと
が入力する。この比較回路８０では、２つが同じレベル
の入力信号である場合には、カウント信号として、ま
た、異なる信号である場合には、リセット信号としてカ
ウンタ８２に送られる。

【００１８】ここで、入力端子３０に入力した映像信号
（ＲＧＢ）信号が例えば３回繰返し入力したとき擬似中
間処理を行なわないようにするものとする。この場合に
は、設定信号入力端子８１から３を設定する。そして、
比較回路８０のカウント信号と設定信号入力端子８１の
設定数とが一致すると、カウンタ８２から出力が現れ
て、ビット変換回路３３でビット変換された信号のう
ち、入力端子３０からの擬似中間処理を行なわない直接
の信号が出力端子３４へ出力する。カウンタ８２の値が
設定信号入力端子８１の設定値を越えている間、すなわ
ち、同一レベルの信号が連続して続いている間は、擬似
中間処理を行なわない直接の信号が出力端子３４へ出力
する。入力端子３０に入力する同一レベルの信号が途切
れると、比較回路８０からリセット信号が出力してカウ
ンタ８２がリセットされ、切換え回路８３がもとに戻
り、ビット変換回路３３でビット変換された信号のう
ち、誤差拡散処理回路７１で擬似中間処理をされた信号
が出力端子３４へ出力する。なお、設定信号入力端子８
１の設定数は、紋様の現れかたによって適宜設定され
る。

【００１９】本発明の第２実施例を図２により説明す
る。前記第１実施例では、同一ライン上における同一デ
ータについてのみ比較したのに対し、第２実施例では、
異なるラインについても比較することにより、ある面積
で同一の場合にも適用するようにしたものである。すな
わち、切換え信号発生回路８４は、前記図１と同様の１
ドット遅延回路７９ａ、比較回路８０ａを具備する他、
１ライン遅延回路７９ｂ、１ドット遅延回路７９ｃ、比
較回路８０ｂ、比較回路８０ｃを具備し、さらに、カウ
ント信号は、アンド回路８５を介してカウンタ８２に接
続するとともに、リセット信号はオア回路８６を介して
カウンタ８２に接続する。

【００２０】以上のような構成において、映像信号入力
端子３０からの信号は、誤差拡散処理回路７１を介さず
に直接ビット変換回路３３に送られるとともに、誤差拡
散処理回路７１により上述したような誤差拡散処理を行
なってビット変換回路３３に送り、それぞれこのビット
変換回路３３によって、例えば８ビットから４ビットに
ビット変換して切換え回路８３に送られる。

【００２１】同時に入力端子３０から、切換え信号発生
回路８４の比較回路８０ａには、１ドット遅延回路７９
ａで１ドット遅延された信号Ａｉ−１，ｊと遅延しない
信号Ａｉ，ｊとが入力する。また、入力端子３０から、
切換え信号発生回路８４の比較回路８０ｂには、１ライ
ン遅延回路７９ｂで１ライン遅延された信号Ａｉ，ｊ−
１と遅延しない信号Ａｉ，ｊとが入力する。さらに、入
力端子３０から、切換え信号発生回路８４の比較回路８
０ｃには、１ライン遅延回路７９ｂと１ドット遅延回路
７９ｃとで１ラインと１ドット遅延された信号Ａｉ−
１，ｊ−１と遅延しない信号Ａｉ，ｊとが入力する。こ
れらの比較回路８０ａ、８０ｂ、８０ｃでは、それぞれ
同じ入力信号である場合には、カウント信号としてアン
ド回路８５を介してカウンタ８２へ、また、異なる信号
である場合には、リセット信号としてオア回路８６を介
してカウンタ８２に送られる。

【００２２】ここで、入力端子３０に入力した映像信号
（ＲＧＢ）信号が例えばＡｉ−１，ｊ−１、Ａｉ，ｊ−
１、Ａｉ−１，ｊ、Ａｉ，ｊの範囲内ですべて３回繰返
し入力したとき擬似中間処理を行なわないようにする場
合には、設定信号入力端子８１から３を設定する。そし
て、比較回路８０のカウント信号と設定信号入力端子８
１の設定値とが一致すると、カウンタ８２から出力が現
れて、ビット変換回路３３でビット変換された信号のう
ち、入力端子３０からの擬似中間処理を行なわない直接
の信号が出力端子３４へ出力する。カウンタ８２の値が
設定信号入力端子８１の設定値を越えている間、すなわ
ち、同一レベルの信号が連続して続いている間は、擬似
中間処理を行なわない直接の信号が出力端子３４へ出力
する。入力端子３０に入力する同一レベルの信号が途切
れると、比較回路８０ａ、８０ｂ、８０ｃのいずれかか
らのリセット信号がオア回路８６を介して出力してカウ
ンタ８２がリセットされ、切換え回路８３がもとに戻
り、ビット変換回路３３でビット変換された信号のう
ち、誤差拡散処理回路７１で擬似中間処理をされた信号
が出力端子３４へ出力する。

【００２３】前記実施例では、表示パネルとしてＰＤＰ
１０の場合を説明したが、このＰＤＰに限られるもので
はなく、ディジタル化された映像入力信号により直接駆
動されるものであれば、液晶などであってもよい。

【００２４】

【発明の効果】

（１）映像信号（ＲＧＢ）にそれぞれに等しい信号が所
定回数連続したときに、映像信号の前記表示パネル１０
への直接の入力と、映像信号の表示パネル１０への誤差
拡散処理回路７１を介しての入力とを切換える切換え手
段を具備したので、入力レベルが変化しないときには、
擬似中間処理に起因する擬似紋様が発生することはな
い。

【００２５】（２）切換え信号発生回路８４は、１ドッ
ト遅延する遅延回路７９と、遅延した信号と遅延しない
信号とを比較する比較回路８０と、比較回路８０におけ
る同一レベルの信号の数が設定信号入力端子８１からの
設定数だけ続くと出力し、異なるレベルの信号によりク
リアされるカウンタ８２とにより構成したので、同一ラ
イン上で同一レベルの信号が入力しても擬似中間処理に
起因する擬似紋様が発生することはない。

【００２６】（３）切換え信号発生回路８４は、１ドッ
ト遅延する遅延回路７９ａと、１ドット遅延した信号と
遅延しない信号とを比較する比較回路８０ａと、１ライ
ン遅延する遅延回路７９ｂと、１ライン遅延した信号と
遅延しない信号とを比較する比較回路８０ｂと、１ドッ
ト遅延する遅延回路７９ｃと、１ラインと１ドット遅延
した信号と遅延しない信号とを比較する比較回路８０ｃ
と、各比較回路８０ａ、８０ｂ、８０ｃにおける同一レ
ベルの信号の数が設定信号入力端子８１からの設定数だ
け続くと切換え信号を出力し、異なるレベルの信号によ
りクリアされるカウンタ８２とにより構成したので、あ
る面積の範囲内で同一レベルの信号が入力しても擬似中
間処理に起因する擬似紋様が発生することはない。

【図面の簡単な説明】

【図１】本発明によるディスプレイ装置の駆動回路の第
１実施例を示すブロック図である。

【図２】本発明によるディスプレイ装置の駆動回路の第
２実施例を示すブロック図である。

【図３】従来のディスプレイ装置の誤差拡散処理回路を
示すブロック図である。

【図４】図３の場合による駆動信号対発光輝度レベルの
特性線図である。

【図５】図３の場合による誤差出力の特性線図である。

【図６】各画素のライン遅延とドット遅延の説明図であ
る。

【図７】２５６階調の手法に使用される表示パネルとし
てのＰＤＰの斜視図である。

【図８】２５６階調の手法における駆動シーケンスと駆
動波形図である。

【符号の説明】

１０…表示パネルとしてのＰＤＰ（プラズマ・ディスプ
レイ・パネル）、１１…表面ガラス基板、１２…Ｘサス
ティン電極、１３…Ｙサスティン電極、１４…誘電体
層、１５…保護層、１６…裏面ガラス基板、１７…アド
レス電極、１８…ストライブ状リブ、１９…Ｒ（赤）螢
光体、２０…Ｇ（緑）螢光体、２１…Ｂ（青）螢光体、
２２…放電空間、２３…バス電極、３０…映像信号入力
端子、３１…垂直方向加算回路、３２…水平方向加算回
路、３３…ビット変換回路、３４…出力端子、３５…誤
差検出回路、３６…ｈライン遅延回路、３７…ｄドット
遅延回路、４０…誤差荷重回路、４１…誤差荷重回路、
７９…遅延回路、７９ａ…１ドット遅延回路、７９ｂ…
１ライン遅延回路、７９ｃ…１ドット遅延回路、８０…
比較回路、８０ａ…比較回路、８０ｂ…比較回路、８０
ｃ…比較回路、８１…設定信号入力端子、８２…カウン
タ、８３…切換え回路、８４…切換え信号発生回路、８
５…アンド回路、８６…オア回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小坂井 朝郎 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ディジタル化された映像入力信号により
   表示パネル１０を直接駆動して表示するようにしたディ
   スプレイ装置において、映像信号にそれぞれに等しい信
   号が所定回数連続したときに、映像信号の前記表示パネ
   ル１０への直接の入力と、誤差拡散処理回路７１を介し
   ての入力とを切換える切換え手段を具備してなることを
   特徴とするディスプレイ装置の駆動回路。
2. 【請求項２】 切換え手段は、映像信号の直接の入力
   と、誤差拡散処理をした入力との切換え回路８３と、入
   力端子３０に入力した映像信号のデータが所定回数連続
   したときに前記切換え回路８３の切換え信号を出力する
   切換え信号発生回路８４とを具備してなる請求項１記載
   のディスプレイ装置の駆動回路。
3. 【請求項３】 切換え信号発生回路８４は、１ドット遅
   延する遅延回路７９と、この１ドット遅延した信号と遅
   延しない信号とを比較する比較回路８０と、比較回路８
   ０における同一レベルの信号の数が設定信号入力端子８
   １からの設定数だけ続くと切換え回路８３の切換え信号
   を出力し、また、異なるレベルの信号によりクリアされ
   るカウンタ８２とからなる請求項２記載のディスプレイ
   装置の駆動回路。
4. 【請求項４】 切換え信号発生回路８４は、１ドット遅
   延する遅延回路７９ａと、この１ドット遅延した信号と
   遅延しない信号とを比較する比較回路８０ａと、１ライ
   ン遅延する遅延回路７９ｂと、この１ライン遅延した信
   号と遅延しない信号とを比較する比較回路８０ｂと、１
   ドット遅延する遅延回路７９ｃと、この１ラインと１ド
   ット遅延した信号と遅延しない信号とを比較する比較回
   路８０ｃと、これら各比較回路８０ａ、８０ｂ、８０ｃ
   における同一レベルの信号の数が設定信号入力端子８１
   からの設定数だけ続くと切換え回路８３の切換え信号を
   出力し、また、異なるレベルの信号によりクリアされる
   カウンタ８２とからなる請求項２記載のディスプレイ装
   置の駆動回路。