JPH07135505A - Automatic test method for atm cross connector - Google Patents

Automatic test method for atm cross connector

Info

Publication number
JPH07135505A
JPH07135505A JP5303310A JP30331093A JPH07135505A JP H07135505 A JPH07135505 A JP H07135505A JP 5303310 A JP5303310 A JP 5303310A JP 30331093 A JP30331093 A JP 30331093A JP H07135505 A JPH07135505 A JP H07135505A
Authority
JP
Japan
Prior art keywords
cross
connect
signal
path
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5303310A
Other languages
Japanese (ja)
Inventor
Takashi Sakaguchi
尚 坂口
Atsushi Aizawa
淳 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5303310A priority Critical patent/JPH07135505A/en
Publication of JPH07135505A publication Critical patent/JPH07135505A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To test whether or not connection test is implemented for all of huge cross connect paths of an ATM. CONSTITUTION:At least one signal has the same name as the name of a cross connect path 1-10 (a path from a route 1 to a route 10) among signals passing through the cross connect path 1-10 in figure (a). When the signal with the same name passes the cross connect path 1-10, it is discriminated that the designated signal correctly passes through the pass. As to all cross connect paths 1-10, when at least one signal having the same name passes through a concerned cross connect path among signals passing through the concerned path and the discrimination is made to all the passes, it is confirmed that all signals pass through a designated path.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ATMクロスコネクト
装置の自動試験パス試験を行う自動試験システムに関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic test system for performing an automatic test path test on an ATM cross connect device.

【0002】[0002]

【従来の技術】ATMのクロスコネクト装置は、ある入
力に対して例えば4096通りの出力パスのうち一つが
設定される。このような装置では入力にも4096通り
の入力信号が供給されるので、クロスコネクト装置の試
験を行うには4096通りに入力に対して4096通り
の出力試験を行う必要がある。
2. Description of the Related Art In an ATM cross-connect device, one of, for example, 4096 output paths is set for a certain input. Since 4096 kinds of input signals are also supplied to the inputs in such a device, it is necessary to perform 4096 kinds of output tests with respect to 4096 kinds of inputs in order to test the cross-connect device.

【0003】この試験を行うのに従来はクロスコネクト
装置のパス設定後、宛先番号を付けたデータを出力する
測定器で作成した信号を供給し、動作確認をしていた。
In order to carry out this test, conventionally, after the path of the cross-connect device is set, a signal created by a measuring instrument that outputs data with a destination number is supplied to confirm the operation.

【0004】[0004]

【発明が解決しようとする課題】しかしながらこのよう
な方法では指定されたクロスコネクトパス以外のパスを
通過した信号が出力された状態を検出することができ
ず、全てのパスの試験が正しく行われたか否かが分から
ないと言う課題を有していた。本発明はこのような状況
に鑑みてなされたもので、正しい試験が行われたか否か
を判断することを目的とする。
However, with such a method, it is not possible to detect the state in which a signal that has passed through a path other than the designated cross-connect path is output, and all paths are correctly tested. There was a problem that I did not know whether it was true or not. The present invention has been made in view of such circumstances, and an object thereof is to determine whether or not a correct test has been performed.

【0005】[0005]

【課題を解決するための手段】このような課題を解決す
るために本発明は、クロスコネクトパスを通過する信号
のうち少なくとも一つはそのクロスコネクトパスと同一
の信号名を付与し、着目するクロスコネクトパスにその
クロスコネクトパスと同一名称の信号が通過したときそ
のクロスコネクトパスが正しく試験されたと判断し、全
てのクロスコネクトパスについてその判断が行われたと
き試験が正常に行われたと判断するようにしたものであ
る。
In order to solve such a problem, the present invention gives attention to at least one of signals passing through a cross-connect path by giving the same signal name as that cross-connect path. When a signal with the same name as the cross-connect path passes through the cross-connect path, it is judged that the cross-connect path has been correctly tested, and when the judgment is made for all cross-connect paths, it is judged that the test has been performed normally. It is something that is done.

【0006】[0006]

【作用】複数のクロスコネクトパスを指定しながらその
指定されたクロスコネクトパスを各種のセルが通過する
とき、着目するクロスコネクトパスをそのクロスコネク
トパスと同一名称を有する信号が通過することを確認す
ることによって指定されたクロスコネクトパスを確実に
信号が通過したことが判断できる。
[Operation] When various cells pass through the designated cross-connect paths while designating a plurality of cross-connect paths, it is confirmed that a signal having the same name as the cross-connect path passes through the cross-connect path of interest. By doing so, it can be determined that the signal has surely passed through the designated cross-connect path.

【0007】[0007]

【実施例】図1は本発明の一実施例を示すブロック図で
あり、ATMクロスコネクトパス試験器100がATM
クロスコネクト装置200に接続されており、図2はそ
の動作を説明するための図であり、各セル間に挿入され
るアイドルセルを省略して記載したセル流の一例をして
おり、記号A〜Mはセルである。
1 is a block diagram showing an embodiment of the present invention in which an ATM cross-connect path tester 100 is an ATM.
FIG. 2 is a diagram for explaining the operation, which is connected to the cross-connect device 200, and shows an example of a cell flow in which idle cells inserted between cells are omitted, and the symbol A ~ M is a cell.

【0008】信号発生器400はクロスコネクトパス設
定用の制御装置300のパス設定命令に同期して出力信
号の信号パターンを変化させる。図1において1、2、
3、10、20、30はそれぞれのルート名を示してい
る。図2(a)はルート1の信号、図2(b)はルート
10に出力された信号がバッファ700を介してルート
2に出力された信号、図2(c)は同様にしてルート3
に出力される信号、図2(d)はルート30の信号、図
2(e)はルート40の信号である。図2(a)〜
(c)の枠内の記号はそれぞれ図1に記載されたルート
1、2、3の入力信号の信号名であり、例えば「1−1
0」はルート1からルート10へ出力される信号の信号
名である。
The signal generator 400 changes the signal pattern of the output signal in synchronization with the path setting command of the control device 300 for setting the cross connect path. 1, 2,
3, 10, 20, and 30 indicate respective route names. 2A is a signal of route 1, FIG. 2B is a signal of route 10 output to route 2 via buffer 700, and FIG. 2C is similarly route 3.
2 (d) is a signal of route 30, and FIG. 2 (e) is a signal of route 40. 2 (a)-
The symbols in the frame of (c) are the signal names of the input signals of the routes 1, 2, and 3 described in FIG. 1, for example, “1-1
“0” is the signal name of the signal output from route 1 to route 10.

【0009】また、枠外の記号は設定されたクロスコネ
クトパスであり、例えば「1−10」はルート1からル
ート10へのクロスコネクトパスである。
Symbols outside the frame are set cross-connect paths, for example, "1-10" is a cross-connect path from route 1 to route 10.

【0010】このように構成された装置において信号発
生器400から図2(a)に示す信号を出力し、各セル
のパスとして、枠の上側に記載されたクロスコネクトパ
スを設定する。
In the device thus configured, the signal generator 400 outputs the signal shown in FIG. 2A, and the cross-connect path described above the frame is set as the path of each cell.

【0011】図2(a)の例では例えばセルAからセル
Cのクロスコネクトパスは枠の上部に1−10と記載さ
れているように、ルート1からルート10に設定され、
セルAは1−10という名称が付与され、セルBは2−
20という名称が付与され、セルCは3−30という名
称が付与されている。他の部分も同様に記載された通り
のパスが設定され、および信号となっている。なお信号
名は後述するように、全てのパスを信号が通過したか否
かを検出するときに使用する。
In the example of FIG. 2A, for example, the cross-connect paths from cell A to cell C are set from route 1 to route 10 as described in 1-10 at the top of the frame,
Cell A is given the name 1-10 and cell B is 2-
The name 20 is given, and the cell C is given the name 3-30. The other parts are similarly set up with the paths as described and become signals. The signal name is used to detect whether or not the signal has passed through all paths, as described later.

【0012】図2(a)の信号、すなわちルート1に供
給されるセルAからセルMの各信号はそのセルの上側に
記載されたクロスコネクトパスに従って、1セルタイミ
ング遅れてそれぞれのクロスコネクトパスで決まるルー
トに出力される。すなわちセルAからセルCはクロスコ
ネクトパスが1−10であるから、ルート1に供給され
たセルAからセルCの各セルの信号が1セルタイミング
遅れてルート10に出力される。
The signal of FIG. 2A, that is, each signal of the cells A to M supplied to the route 1 is delayed by one cell timing according to the cross connect path described above the cell, and each cross connect path is delayed. It is output to the route determined by. That is, since the cross-connect paths of the cells A to C are 1-10, the signals of the cells A to C supplied to the route 1 are output to the route 10 with a delay of one cell timing.

【0013】そしてルート10に出力された各セルの信
号はバッファ700に与えられるので、そこを通過して
図2(b)に示すようにルート2に送出され、そのこと
がバッファ700から制御装置300に通知される。制
御装置はこのことをATMクロスコネクト装置200に
通知するので、セルAからCは図2(b)の枠の上部に
記載されたクロスコネクトパスの設定に従ってその信号
が出力される。
Since the signal of each cell output to the route 10 is given to the buffer 700, it is transmitted to the route 2 through the buffer 700 as shown in FIG. 300 is notified. Since the control device notifies the ATM cross-connect device 200 of this, the signals are output from the cells A to C according to the setting of the cross-connect path described in the upper part of the frame of FIG. 2B.

【0014】すなわち、図2(b)の上部に記載された
セルA〜Cのクロスコネクトパスは2−20と設定され
ているので、セルAからCはルート2からルート20に
出力される。そしてルート20の信号はバッファ800
を介してルート3に出力されるので、図2(c)に示す
信号となる。すなわちセルAからCは図2(a)から
(c)に示すようにルート10、ルート20、ルート3
0に出力される度に、それぞれ1セルタイミング遅れて
出力される。一方、図2(a)において、セルEのクロ
スコネクトパスは1−20と設定されているので、セル
Eのタイミングではルート1からルート20への接続が
行われる。図2(c)はルート3の信号(ルート20の
信号)であるので、図2(a)に示すセルEは図2
(c)に示すように、図2(a)より1セルタイミング
遅れて出力されるので、セルCの次にセルEが出力され
る。
That is, since the cross-connect paths of cells A to C shown in the upper part of FIG. 2B are set to 2-20, cells A to C are output from route 2 to route 20. And the signal of route 20 is buffer 800
Since it is output to the route 3 via the route, the signal shown in FIG. That is, cells A to C are route 10, route 20, and route 3 as shown in FIGS.
Each time it is output to 0, it is output with a delay of one cell timing. On the other hand, in FIG. 2A, since the cross-connect path of the cell E is set to 1-20, the connection from the route 1 to the route 20 is performed at the timing of the cell E. Since FIG. 2C shows a signal of route 3 (signal of route 20), the cell E shown in FIG.
As shown in FIG. 2C, the cell E is output one cell timing later than that in FIG. 2A, so that the cell E is output next to the cell C.

【0015】図2(a)のセルFはクロスコネクトパス
が1−10と設定されているので、図2(b)に示すよ
うに1セルタイミング遅れて図2(b)に示すようにセ
ルFとして出力される。このセルFは図2(b)の枠上
部にクロスコネクトパスが2−10と指定されているの
で、ルート2からルート10に出力される。すなわちバ
ッファ700を通過して出力されたものが再びルート1
0に出力される。このときのセルをセルFと区別するた
めアンダラインを付けて示している。
Since the cross connect path of the cell F of FIG. 2A is set to 1-10, the cell F is delayed by one cell timing as shown in FIG. It is output as F. In this cell F, since the cross-connect path is designated as 2-10 at the upper part of the frame in FIG. 2B, it is output from route 2 to route 10. That is, what is output after passing through the buffer 700 is route 1 again.
It is output to 0. The cell at this time is shown with an underline in order to distinguish it from the cell F.

【0016】このアンダーラインを付したセルFはクロ
スコネクトパスが2−30と指定されているので、図2
(d)に示すように図2(b)のアンダーラインを付し
たセルFより1セルタイミング遅れてルート30に出力
されている。
Since the cross-connect path of the cell F with this underline is designated as 2-30, FIG.
As shown in (d), it is output to the route 30 one cell timing later than the underlined cell F in FIG. 2 (b).

【0017】図2(a)のセルGはクロスコネクトパス
が1−30と指定されているので、図2(d)に示すよ
うに、図2(a)のセルGより1セルタイミング遅れて
ルート30へ出力される。
Since the cross-connect path of the cell G of FIG. 2 (a) is designated as 1-30, as shown in FIG. 2 (d), one cell timing is delayed from the cell G of FIG. 2 (a). It is output to the route 30.

【0018】以下、セルHからセルLも同様にして図2
(d)に示すようにルート30に出力される。なおこの
とき、ルート20からルート3に出力される途中、バッ
ファ800を通ることは前述のバッファ700の時の説
明と同様である。
In the following, cells H to L are also shown in FIG.
It is output to the route 30 as shown in (d). At this time, passing through the buffer 800 while being output from the route 20 to the route 3 is the same as the description of the buffer 700 described above.

【0019】このようにして出力されたルート30の信
号を並べ換え回路600によって元の信号発生器400
から出力された順序に並べ換え、比較回路500で比較
することによって、クロスコネクトパスを通過した信号
が正しい信号か否かを判定することができる。
The signal of the route 30 output in this manner is rearranged by the rearrangement circuit 600 to generate the original signal generator 400.
It is possible to determine whether or not the signal that has passed through the cross-connect path is correct by rearranging in the order output from the above and comparing by the comparison circuit 500.

【0020】このようにして制御装置300からの指示
の仕方によって任意のパス設定を行うことができるが、
ルート30から出力される信号が信号発生器400から
出力された信号と一致しているからと言って、設定され
たパスを全て正確に通過したか否かは分からない。そこ
でこの装置は次のような工夫をしている。
In this way, an arbitrary path can be set according to the way of instructing from the control device 300.
Even if the signal output from the route 30 matches the signal output from the signal generator 400, it cannot be known whether all the set paths have been correctly passed. Therefore, this device is devised as follows.

【0021】つまり、図2の枠内の左上に黒三角で印し
たように、少なくとも各クロスコネクトパスを通過する
信号は少なくとも一つはそのクロスコネクトパスと同じ
名称にするようにしている。そして、そのクロスコネク
トパスを同一名称を有する信号が通過したとき、確かに
そのパスを信号が通過したものと判断するようにしてい
る。
That is, at least one signal passing through each cross-connect path has the same name as that cross-connect path, as indicated by a black triangle in the upper left of the frame of FIG. Then, when a signal having the same name passes through the cross-connect path, it is surely determined that the signal has passed through the path.

【0022】例えば、図2(a)の例ではセルAの信号
名を1−10とし、この信号がクロスコネクトパス1−
10を通過したと判断されたとき、ルート1からルート
10のパスは試験が正しく行われたと判断する。この判
断は例えばATMクロスコネクト装置200で行っても
良いし、その情報を制御装置300に渡し、そこで行っ
ても良い。
For example, in the example of FIG. 2A, the signal name of the cell A is 1-10, and this signal is the cross-connect path 1-.
When it is determined that the vehicle passes the route 10, the route from the route 1 to the route 10 is determined to be correctly tested. This judgment may be made by the ATM cross-connect device 200, or the information may be passed to the control device 300 and made there.

【0023】このようにすれば図2(a)ではセルE、
Gにそれぞれ1−20,1−30という信号名を付けて
おけば、ルート1からルート20、30に正しく試験が
行われたか否かを知ることができる。同様に図2(b)
の場合セルB,F,Hをそれぞれ信号名2−20、2ー
10、2ー30としておけば、ルート2からルート2
0、10、30への試験が正しく行われたか否かを知る
ことができる。これは図2(c)の場合も同様であり、
このようにすることによって全てのルートが正しく試験
されたか否かを知ることができる。なお、各クロスコネ
クトパスをそのクロスコネクトパスと同一名称の信号が
通過したか否かは信号名称を検出することによって実現
でき、全てのクロスコネクトパスの試験が終了したか否
かはそれぞれの試験毎にフラグをたて、各フラグの論理
積を取ることによって確認することができる。
In this way, cell E,
If G is given the signal names 1-20 and 1-30, respectively, it is possible to know whether or not the test was correctly performed from the route 1 to the routes 20 and 30. Similarly, FIG.
In the case of, if cells B, F, and H are designated as signal names 2-20, 2-10, and 2-30, respectively, route 2 to route 2
It is possible to know whether or not the test for 0, 10, and 30 was performed correctly. This also applies to the case of FIG. 2C,
By doing this, it is possible to know whether all routes have been tested correctly. Whether or not a signal with the same name as that cross-connect path has passed through each cross-connect path can be realized by detecting the signal name, and whether or not all cross-connect paths have been tested is determined by each test. This can be confirmed by setting flags for each and taking the logical product of the flags.

【0024】[0024]

【発明の効果】以上説明したように本発明は、設定され
たクロスコネクトパスと同一の信号名を有する信号がそ
のクロスコネクトパスを通過したとき指定されたクロス
コネクトパスが正しく試験されたと判断するようにした
ので、そのチェックを全てのクロスコネクトパスについ
て行うことによって全てのパスが正しくチェックされた
か否かを自動的に検出することができるという効果を有
する。
As described above, according to the present invention, when a signal having the same signal name as the set cross connect path passes through the cross connect path, it is determined that the designated cross connect path has been correctly tested. By doing so, there is an effect that it is possible to automatically detect whether all the paths have been correctly checked by performing the check on all the cross-connect paths.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の装置の動作を説明するためのセルの流れ
を説明する図である。
FIG. 2 is a diagram illustrating a flow of cells for explaining the operation of the device of FIG.

【符号の説明】[Explanation of symbols]

1、2、3、10、20、30 ルート 100 ATMクロスコネクトパス自動試験器 200 ATMクロスコネクト装置 300 制御装置 500 比較回路 600 並べ換え回路 700、800 バッファ 1, 2, 3, 10, 20, 30 routes 100 ATM cross-connect path automatic tester 200 ATM cross-connect device 300 control device 500 comparison circuit 600 rearrangement circuit 700, 800 buffer

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 1/22 3/00 11/04 9076−5K H04Q 11/04 L Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI Technical display location H04Q 1/22 3/00 11/04 9076-5K H04Q 11/04 L

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のルートの相互接続を自動的に試験
するATMクロスコネクト装置の自動試験方法におい
て、 各クロスコネクトパスを通過する信号のうち少なくとも
一つは着目するクロスコネクトパスと同一の名称を与
え、 着目するクロスコネクトパスにそのクロスコネクトパス
と同一名称を有する信号が通過したときそのパスを正し
く信号が通過したものと判断するチェック処理を行い、 前記チェック処理が必要なクロスコネクトパスの全てに
ついて行われたことをもって必要なクロスコネクトパス
の試験が終了したと判断することを特徴とするATMク
ロスコネクト装置の自動試験方法。
1. In an automatic test method for an ATM cross-connect device for automatically testing interconnections of a plurality of routes, at least one of the signals passing through each cross-connect path has the same name as the cross-connect path of interest. When a signal having the same name as the cross-connect path passes through the cross-connect path of interest, a check process is performed to determine that the signal has passed through that path correctly. An automatic test method for an ATM cross-connect device, characterized in that it is judged that the necessary cross-connect path test has been completed based on what has been done for all.
【請求項2】 複数のルートの相互接続を自動的に試験
するATMクロスコネクト装置の自動試験方法におい
て、 各ルートの出線と入線の間にバッファを設け、 そのバッファに信号が出力されたときその信号を次のク
ロスコネクトパスに対して出力することを特徴とするA
TMクロスコネクト装置の自動試験方法。
2. An automatic test method for an ATM cross-connect device for automatically testing interconnections of a plurality of routes, when a buffer is provided between an outgoing line and an incoming line of each route and a signal is output to the buffer. The signal is output to the next cross-connect path A
TM automatic test method for cross-connect equipment.
【請求項3】 複数のルートの相互接続を自動的に試験
するATMクロスコネクト装置の自動試験方法におい
て、 複数のクロスコネクトパスをランダムに通過した最終出
力信号をクロスコネクトパスに最初に入力された順序に
並べ換え、 その並べ換えられた信号と最初に出力した信号を比較す
ることによってクロスコネクトパスを通過した信号が正
しい信号であるか否かを判断することを特徴とするAT
Mクロスコネクト装置の自動試験方法。
3. An automatic test method for an ATM cross-connect device for automatically testing interconnections of a plurality of routes, wherein a final output signal randomly passing through a plurality of cross-connect paths is first input to the cross-connect path. An AT characterized in that it is determined whether or not the signal that has passed through the cross-connect path is a correct signal by rearranging in order and comparing the rearranged signal with the first output signal.
Automatic test method for M cross-connect equipment.
JP5303310A 1993-11-10 1993-11-10 Automatic test method for atm cross connector Pending JPH07135505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5303310A JPH07135505A (en) 1993-11-10 1993-11-10 Automatic test method for atm cross connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5303310A JPH07135505A (en) 1993-11-10 1993-11-10 Automatic test method for atm cross connector

Publications (1)

Publication Number Publication Date
JPH07135505A true JPH07135505A (en) 1995-05-23

Family

ID=17919427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5303310A Pending JPH07135505A (en) 1993-11-10 1993-11-10 Automatic test method for atm cross connector

Country Status (1)

Country Link
JP (1) JPH07135505A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363937A (en) * 1991-01-08 1992-12-16 Toshiba Corp Cell switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363937A (en) * 1991-01-08 1992-12-16 Toshiba Corp Cell switch

Similar Documents

Publication Publication Date Title
EP0344271B1 (en) System and method for testing digital electronic circuits
AU618600B2 (en) Multiprocessor system with a fault locator
US4926425A (en) System for testing digital circuits
JPH07135505A (en) Automatic test method for atm cross connector
JPH04156140A (en) Fault detection system for atm switch
US7174480B1 (en) Data processing method and system for simulation of hardware faults utilizing a PCI bus
JPS61262856A (en) Testing circuit
JPH09264938A (en) Device and method for testing integrated circuit and device and method for designing integrated circuit
JPH05260172A (en) Continuity test system
JP2943161B2 (en) Failure simulation method
JPH0258452A (en) Loop back test system
JP2976621B2 (en) Semiconductor integrated circuit
JPH04128661A (en) Line delay testing device
JPH0334708B2 (en)
JPH08240641A (en) Inspecting method for limitation of number of output synchronous operations in semiconductor integrated circuit
JPH06266792A (en) Fault simulation processing method
JPH04273078A (en) Method of failure detection
JPH05151295A (en) Device and method for judging test pattern
JPH1183945A (en) Failure diagnostic system for logic circuit
JPH05249190A (en) Lsi tester
JPH06162131A (en) Fault simulation system for large-scale integrated circuit
JPH07121576A (en) Failure simulation device
JPH08204720A (en) Atm exchange and speech path continuity test method
JPS61100064A (en) Time division switch channel supervisory system
JPH0275979A (en) Device for analyzing fault of lsi