JPH0713014U - 電圧変動抑制装置の制御方式 - Google Patents
電圧変動抑制装置の制御方式Info
- Publication number
- JPH0713014U JPH0713014U JP3911193U JP3911193U JPH0713014U JP H0713014 U JPH0713014 U JP H0713014U JP 3911193 U JP3911193 U JP 3911193U JP 3911193 U JP3911193 U JP 3911193U JP H0713014 U JPH0713014 U JP H0713014U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- ref
- target reference
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 系統の電圧変動を抑制する目的で無効電力補
償装置を設置し、その制御をPI制御回路を用いたAV
R制御にて行なう場合に、PI制御の原理上生じる定常
偏差ΔVεによる誤差、すなわち仕上り電圧Vl′が目
標基準電圧Vr ef′から定常偏差ΔVε分だけずれる誤
差を除去する。 【構成】 PI制御回路の出力に、そのゲインの逆数1
/K2を掛けた値を、入力側にリアルタイムでフィード
バックし、目標基準電圧Vrefに加算してVr ef′とし、
これと検出電圧Vinと比較し、PI制御回路の入力とす
る。これによって、PI制御系で原理的に生じる定常偏
差分による誤差を見掛け上0にし、出力電圧(制御電
圧)を目標基準電圧Vrefに一致させる。
償装置を設置し、その制御をPI制御回路を用いたAV
R制御にて行なう場合に、PI制御の原理上生じる定常
偏差ΔVεによる誤差、すなわち仕上り電圧Vl′が目
標基準電圧Vr ef′から定常偏差ΔVε分だけずれる誤
差を除去する。 【構成】 PI制御回路の出力に、そのゲインの逆数1
/K2を掛けた値を、入力側にリアルタイムでフィード
バックし、目標基準電圧Vrefに加算してVr ef′とし、
これと検出電圧Vinと比較し、PI制御回路の入力とす
る。これによって、PI制御系で原理的に生じる定常偏
差分による誤差を見掛け上0にし、出力電圧(制御電
圧)を目標基準電圧Vrefに一致させる。
Description
【0001】
この考案は、電力系統の負荷変動による電圧変動を抑制するために設置される サイリスタ制御リアクトル(以下TCRという)を用いた無効電力補償装置(以 下SVCと呼称する)に関し、特に、V制御を採用した場合に原理的に生じる定 常偏差による誤差を除去できる制御方式に関する。
【0002】
電鉄などの電力系統にSVCを設置する場合、変動負荷の電流が検出できない ときは、無効電力Qを直接補償できないため、系統電圧Vlを検出し、これを目 標基準電圧Vrefに追従させるV制御が行われる。
【0003】 この場合の制御回路例を、図3に示し、以下説明する。
【0004】 図3は、変電所等の電源E0から線路インピ−ダンスZ0を通して給電される負 荷1の系統に、SVCとその制御回路2を設置した状態を示す。
【0005】 SVCはTCRとフィルタ(FC)を組み合わせたもので、TCRはサイリス タ3と、リアクトルとして使用される高インピ−ダンス変圧器4とから構成され 、系統に制御可能な遅相電力を供給する。FCは進相コンデンサ5と小容量リア クトル6を直列接続したもので、高調波を吸収しながら一定の進相電力を供給す る。これら高インピ−ダンス変圧器4及びFCはCB1-4によって系統に接続さ れている。
【0006】 SVCの制御回路2は、次のように構成される。 まず、系統電圧Vlを電圧変成器PTで受け、PLL回路7で電源同期信号を 作成するとともに、電圧検出回路8で実効値演算を行って、系統電圧Vlの検出 信号Vinを得る。目標基準電圧Vrefは、この検出信号Vinを、伝達関数として 1/(1+ST1)を持つローパスフィルタ9に通すことによって得る。次に、 比較器10で目標基準電圧Vrefに対する検出信号Vinの偏差ΔVε=(Vin− Vref)を算出する。11は伝達関数K2/(1+ST2)で表されるPI制御回 路で、上記偏差ΔVεに対して比例積分を行って、TCRの制御信号VCを出力 する。この制御信号VCは、ファンクション回路12でTCRの制御位相角βに 線形変換された後、電源同期信号を受ける位相制御回路13に入力されてトリガ パルスを発生させる。このトリガパルスは、サイリスタゲートアンプ14を通し てサイリスタ3を点弧する。
【0007】 上記SVCの制御回路2は、検出信号Vinの目標基準電圧Vrefに対する偏差 ΔVεを、PI制御回路11に入力して得た制御信号VCで、TCRの発生する 無効電力ΔQを決定する。これによって、検出信号Vinを目標基準電圧Vrefに 追従させ、系統の電圧変動(ΔV=%Z=K・ΔQ)を抑制する。
【0008】
上記V制御(AVR制御)は、検出電圧Vinの目標基準電圧Vrefに対する偏 差ΔVεを一次遅れ要素を持つPI制御回路11で増幅して制御信号VCとする フィードバック制御である。したがって、TCRが、負荷変動に応じた補償出力 を発生するために、上記ΔVεを定常偏差として必ず必要とし、これが制御誤差 となる。
【0009】 これを具体的に説明する。 一般に、SVCの容量は、定格の20%までの電圧変動を補償するように設定 される。そこで、系統条件をΔV(0.2)/ΔSVC〔=ΔQ〕(1.0)とす る。また、制御ループゲイン(GL)は、通常要求される値である、GL=K2・ ΔV/ΔQ=10倍とする。このとき、このとき、定常偏差(Δε)はΔε=1 /(1+GL)≒9.1%となり、制御系偏差(ΔVε)は、ΔVε=ΔV・Δε ≒2%…… となる。 このとき、仕上り電圧Vl′は、Vl′=ΔVε・K2=VC…… で表される 。
【0010】 具体例として、目標基準電圧Vrefが系統の定格の30KVである場合を考え る。このときの仕上り電圧Vl′は、式とPI制御原理により、Vl′=30K V±30KV×2%=29.4KV又は30.6KVに収斂する。
【0011】 このように、目標基準電圧Vrefと制御電圧(出力電圧)は一致せず、必ずΔ Vεが設定誤差分として原理的に残留する。
【0012】 そこで、この考案は、V制御を採用しても、上記誤差が仕上り電圧Vl′に表 われない制御方式を提供して電圧抑制の精度を向上することを目的とする。
【0013】
この考案が提供する電圧変動抑制装置の制御方式は、 系統電圧Vlの検出電圧Vinと目標基準電圧Vrefの差を、一次遅れ要素と所定 の増幅率K2を持つPI制御回路に通して得た制御信号VCによって、無効電力補 償装置が系統に供給する無効電力を決定・制御して、系統の電圧変動を抑制する 電圧変動抑制装置において、
【0014】 上記PI制御回路の出力を、1/K2倍し、目標基準電圧Vrefにリアルタイム で加算するフィードバック回路を設け、PI制御系で原理的に生じる定常偏差分 だけ高くした目標基準電圧Vref′と、上記検出電圧Vinを比較して、系統の仕 上がり電圧Vl′を目標基準電圧Vrefに偏差なく追従させることを特徴とする。
【0015】
上記構成は、定常偏差ΔVεによる仕上り電圧Vl′の誤差を見越して、検出 信号Vinと比較される目標基準電圧Vrefを、その時点の定常偏差分だけ増加さ せるから、仕上り電圧Vl′を目標基準電圧Vrefに誤差なく追従させることがで きる。
【0016】
本考案は、定常偏差ΔVεによる誤差をなくすため、PI制御回路の出力をマ イナーフィードバックし、その時点の定常偏差分だけ目標基準電圧Vrefを上昇 させる。
【0017】 このフィードバック回路は、図1に示すように、図3の従来の構成において、 PI制御回路11の出力を、その増幅率K2で除算する係数器15と、この係数 器15の出力を目標基準電圧Vrefに加算する加算器16から構成される。図1 において、他の部分は、図3に示した従来例と同等であるので、同一符号を付し て説明を省略する。
【0018】 追加されたフィードバック回路17は、増幅作用を持つPI制御回路11の比 例積分出力VCを、係数器15で1/K2倍(増幅率K2の逆数)し、入力側レベ ルの大きさに変換して加算器16に入力する。加算器16は、この帰還出力を目 標基準電圧Vrefに加算し、見掛け上の目標基準電圧Vref′として比較器10に 出力し、検出電圧Vinと比較させる。
【0019】 SVCの制御回路2′は、図3で説明したように、比較器10で算出された偏 差ΔVεを、PI制御回路11で誤差増幅し、この出力VCによりTCRを位相 制御し、系統電圧変動を抑制している。
【0020】 すなわち、Vref′>Vinのとき、TCR電流を減少させて、系統電圧を上昇 し、Vref′<Vinのとき、TCR電流を増加させて、系統電圧を降下させてい る。
【0021】 このとき、係数器15はPI制御回路11の出力を1/K2倍した値を帰還さ せ、加算器16は、この値をローパスフィルタ9の出力する目標基準電圧Vref にリアルタイムで加算しているので、目標基準電圧Vrefは、図2に示すように Vref′に移行している。
【0022】 したがって、フィードバック回路17がない図3に示す従来の構成では、2点 鎖線で示すように、一定値を保つ目標基準電圧Vrefに対し検出電圧Vinは偏差 分だけ低くなっていたものが、偏差分で補正された目標基準電圧Vref′による 制御では、偏差による誤差が除去され、仕上り電圧は、本来の目標基準電圧Vre f に追従する。
【0023】 これは、電圧変動ΔVに対し、十分な時間が経過した収斂状態で、明瞭になる 。図2の右側部分では、制御信号VCのフィードバックにより嵩上げされた目標 基準電圧Vref′の増加分VC′によって、仕上り電圧Vin′(Vl′)が定常偏 差ΔVε分だけ引き上げられ本来の目標制御電圧Vrefと一致している。
【0024】 この収斂状態では、帰還電圧VC′(=VC/K2)と制御系定常偏差ΔVεが 一致し、仕上り電圧Vin′(Vl′)への定常偏差の影響が完全に除去される。
【0025】
本考案は、TCRの制御にPI制御系を用いるV制御方式の電圧変動抑制装置 において、PI制御の理論上必然的に生じる定常偏差による誤差、すなわち目標 基準電圧Vrefに対する仕上り電圧Vl(Vin)の誤差を除去できる。
【0026】 したがって、例えば系統の短絡容量等の変化で定常偏差が変動した場合に行な っていた基準電圧発生器(手動調整式)に対する目標基準電圧Vrefの再調整の 必要がなくなる。
【0027】 また、図1,図3に示したような、系統電圧Vlの長周期電圧変動を目標電圧 基準電圧Vrefとする方式を採用した場合、その上下限設定器(図示せず)の設 定を、定常偏差による誤差を考慮せずに行うことができる。
【図1】この考案の電圧変動抑制装置の制御方式の一実
施例を示す図
施例を示す図
【図2】図1に示す回路で、制御信号VCのマイナーフ
ィードバックによって仕上り電圧Vin(Vl)の誤差が
除去される状態を説明する図
ィードバックによって仕上り電圧Vin(Vl)の誤差が
除去される状態を説明する図
【図3】従来の電圧変動抑制装置の制御方式の一実施例
を示す図
を示す図
2′ SVCの制御回路 8 電圧検出回路 9 ローパスフィルタ 10 比較器 11 PI制御回路 15 係数器 16 加算器 17 フィードバック回路 Vl 系統電圧 Vin 検出電圧(系統電圧の実効値) Vref 目標基準電圧 VC 制御信号 VC′帰還電圧 Vref′ 帰還電圧が加算された目標基準電圧
Claims (1)
- 【請求項1】 系統電圧Vlの検出電圧Vinと目標基準
電圧Vrefの差を、一次遅れ要素と所定の増幅率K2を持
つPI制御回路に通して得た制御信号VCによって、無
効電力補償装置が系統に供給する無効電力を決定・制御
して、系統の電圧変動を抑制する電圧変動抑制装置にお
いて、 上記PI制御回路の出力を、1/K2倍し、目標基準電
圧Vrefにリアルタイムで加算するフィードバック回路
を設け、PI制御系で原理的に生じる定常偏差分だけ高
くした目標基準電圧Vref′と、上記検出電圧Vinを比
較して、系統の仕上がり電圧を目標基準電圧Vrefに偏
差なく追従させることを特徴とする電圧変動抑制装置の
制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3911193U JPH0713014U (ja) | 1993-07-19 | 1993-07-19 | 電圧変動抑制装置の制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3911193U JPH0713014U (ja) | 1993-07-19 | 1993-07-19 | 電圧変動抑制装置の制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0713014U true JPH0713014U (ja) | 1995-03-03 |
Family
ID=12543977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3911193U Withdrawn JPH0713014U (ja) | 1993-07-19 | 1993-07-19 | 電圧変動抑制装置の制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0713014U (ja) |
-
1993
- 1993-07-19 JP JP3911193U patent/JPH0713014U/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nazib et al. | High quality grid current control for LCL inverters using self-synchronising inverter side current regulation | |
JPH0713014U (ja) | 電圧変動抑制装置の制御方式 | |
JPH0432621B2 (ja) | ||
JP2001211551A (ja) | 電圧補償装置 | |
JPH0615115U (ja) | 無効電力補償装置の制御方式 | |
JPH0923585A (ja) | 無効電力補償の制御方法 | |
JP2842769B2 (ja) | 直流アーク炉の電源装置 | |
JP2581459Y2 (ja) | 電圧変動抑制装置の制御方式 | |
JP3306334B2 (ja) | 電流補償装置 | |
JP3309894B2 (ja) | 自励式無効電力補償装置の制御方法 | |
JP3125354B2 (ja) | アクティブフィルタの制御装置 | |
JPH0564916U (ja) | 電圧変動抑制装置の制御装置 | |
JPH0625911U (ja) | 無効電力補償装置 | |
JP2000152504A (ja) | 無効電力補償装置 | |
JPH11146561A (ja) | 無効電力補償装置の制御装置 | |
JP3447933B2 (ja) | 無効電力補償装置の制御装置 | |
JP3128985B2 (ja) | 高調波補償装置の制御回路 | |
JPH03222016A (ja) | 無効電力補償装置の制御方式 | |
JPH0687631B2 (ja) | 無効電力補償システムにおけるアクティブフィルタの制御方式 | |
JPH0736138B2 (ja) | 無効電力補償装置 | |
JPS6295618A (ja) | 無効電力補償装置 | |
JPH0356100A (ja) | 発電機の励磁方法および励磁装置 | |
JPH0731299Y2 (ja) | 無効電力補償制御装置 | |
JPH07212976A (ja) | 電圧変動対策装置の制御装置 | |
JP2551206B2 (ja) | 無効電力補償装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19971106 |