JPH07129654A - Ｌｓｉレイアウト配線方法 - Google Patents

Abstract

(57)【要約】 【目的】配線領域のチャネルにおける折れ曲がり部分を
削減して、ＬＳＩチップ面積を縮小化するＬＳＩレイア
ウト配線方法を実現する。 【構成】本発明のＬＳＩレイアウト配線方法は、ＬＳＩ
レイアウト設計時における配線方法における処理手順と
して、機能ブロック上において、内部回路が存在してい
ない部分に通過点を発生させる処理ステップ１０１と、
処理ステップ１０１において発生された通過点を用い
て、前記機能ブロック上における折れ曲がり部分を考慮
して、最短配線回路を探索する処理ステップ１０２と、
配線のために使用する前記通過点を、他の配線のために
使用しないようにフラグを設定する処理ステップ１０３
と、全配線の回路探索処理の終了時点において、未使用
の通過点を削除する処理ステップ１０４とを有すること
を特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩレイアウト配線方
法に関し、特にＬＳＩチップのレイアウト設計時におい
て用いられるＬＳＩレイアウト配線方法に関する。

【０００２】

【従来の技術】従来、ＬＳＩチップのレイアウト設計時
に当っては、設計所要期間よりもＬＳＩの面積の大小の
方が重要視される場合には、人手により当該レイアウト
設計が行われており、また、ＬＳＩの面積の大小よりも
短期間に設計を行うことの方が重要視される場合には、
ＥＷＳ等のコンピュータを用いて自動的にレイアウト設
計が行われている。

【０００３】ＬＳＩのレイアウト設計とは、電子回路
を、ＬＳＩチップ上において幾何学的な図形により表現
することであり、図８の一例に示されるように、レイア
ウト設計によるＬＳＩチップ上においては、電子回路
は、機能単位により分割された複数の機能ブロック８０
１、８０２、８０３および８０４と、これらの機能ブロ
ック以外の領域を矩形により区切り、前記機能ブロック
間を配線するために使用されるチャネル８０５〜８１１
と、機能ブロック間を接続する配線８１２により構成さ
れる。

【０００４】ＥＷＳ等のコンピュータを用いて自動的に
行われるレイアウト設計は、図９のフローチャートによ
り示されるように、まずステップ９０１においてＬＳＩ
チップ上における機能ブロック、チャネルおよび配線等
の配置処理が行われ、ステップ９０２においては、当該
配置処理結果の良否が判定され、否である場合にはステ
ップ９０１に戻り、良である場合にはステップ９０３に
移行して概略配線処理が行われる。次いでステップ９０
４において、ステップ９０４の処理結果の良否が判定さ
れ、否である場合にはステップ９０１に戻り、良である
場合にはステップ９０５において詳細配線処理が行われ
る。そして、ステップ９０６においては、ステップ９０
５の詳細配線処理結果の良否が判定され、否である場合
にはステップ９０１に戻り、良である場合には当該レイ
アウト設計は終了する。

【０００５】次に、図１０（ａ）、（ｂ）および（ｃ）
に示される、配置処理、概略配線処理および詳細配線処
理によるＬＳＩチップ上の配置処理状況を参照して、コ
ンピュータを用いて自動的に行うレイアウト設計の処理
手順を具体的に説明する。まず、図１０（ａ）に示され
るように、ステップ９０１の配置処理により、機能ブロ
ック１００１、１００２、１００３および１００４は、
理想とする大きさの中に並べられる。次に、図１０
（ｂ）に示されるように、ステップ９０３の概略配線処
理配置処理により、機能ブロック１００１、１００２、
１００３および１００４の間を接続する配線の概略の経
路が求められて、概略経路１００５がグラフ表現され
る。そして、図１０（ｃ）に示されるように、ステップ
９０５の詳細配線処理により、配線の太さおよび配線間
の間隔等が考慮されて、図形的経路１００６が求められ
る。そして、できあがったレイアウト結果を更に高密度
化することができるか否かが再考され、高密度化が可能
な部分が存在する場合には、再度配置処理からの一連の
処理が繰返される。

【０００６】このように、レイアウト設計における高密
度化を図るためには、前記幾何学的な図形の内、特に配
線を行う領域となるチャネル８０５〜８１１（図８参
照）を小さくすべき経路で配線を行うことが重要とな
る。このチャネルを小さくするためには、どのチャネル
から、どのチャネルを介して配線を行うことが配線の最
短距離であるか、配線が各チャネルを均等に通っている
か否かを考慮して行う必要がある。また、チャネルは複
数の層から構成されており、図１１に示されるように、
基本的にＸ方向の配線１１０５〜１１０８からＹ方向の
配線１１０９〜１１１２に移る場合、即ち折れ曲がりの
発生する場合には、層と層とを接続するためのスルーホ
ール１１１３〜１１１８が作成され、層を変えることに
より多層配線が行われる。ここにおいて、スルーホール
を作成する場合に、スルーホールにも面積が存在するた
めに、折れ曲がりが生じた分だけチャネル面積の増加に
つながるため、折れ曲がりは最小に抑えるように配線を
行う必要もある。

【０００７】前述のように、配線を行う領域としてはチ
ャネルが用いられているが、チャネルの他に、機能ブロ
ック上においても内部回路が存在しない部分に関して
は、配線可能領域として配線を行うことができる。この
ように機能ブロック上を配線可能領域として配線を行う
場合には、従来のレイアウト設計の配線方法において
は、図１２のＸ方向の配線１２０５〜１２１０に見られ
るように、チャネルを用いて配線が行われている配線
を、機能ブロック１２０９上の配線可能領域を介して、
Ｘ方向またはＹ方向に沿って直線的に通過するようにし
て行われており、これにより、チャネル内の配線を減少
させるとともに、チャネルの縮小化が図られている。以
上説明したように、従来のＬＳＩのレイアウト設計の配
線においては、チャネルおよび機能ブロック上の配線可
能領域が配線を行う領域として用いられており、特に、
機能ブロック上の通過配線においては、Ｘ方向またはＹ
方向に直線的に通過することにより行われているのが通
例である。

【０００８】

【発明が解決しようとする課題】上述した従来のＬＳＩ
レイアウト配線方法においては、チャネルおよび機能ブ
ロック上の配線可能領域が用いられて配線が行われてお
り、特に、機能ブロック上の通過配線においては、Ｘ方
向またはＹ方向の直線的な通過配線が行われている。こ
のために、配線を行う端点と端点が同一Ｘ座標または同
一Ｙ座標に存在しない場合には、図１２に示されるよう
に、例えば、Ｘ方向の配線１２０８、１２０９および１
２１０が、機能ブロック１２０２上を通過してチャネル
に入る状態においては、配線に折れ曲がり部１２２５が
発生する場合があり、このために、対応するチャネルの
面積を拡大せざるを得ないという欠点がある。

【０００９】

【課題を解決するための手段】本発明のＬＳＩレイアウ
ト配線方法は、ＬＳＩレイアウト設計時における配線方
法における処理手順として、機能ブロック上において、
内部回路が存在していない部分に通過点を発生させる第
１の処理ステップと、前記第１の処理ステップにおいて
発生された通過点を用いて、前記機能ブロック上におけ
る折れ曲がり部分を考慮して、最短配線回路を探索する
第２の処理ステップと、配線のために使用する前記通過
点を、他の配線のために使用しないようにフラグを設定
する第３の処理ステップと、全配線の回路探索処理の終
了時点において、未使用の通過点を削除する第４の処理
ステップと、を有することを特徴としている。

【００１０】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１１】図１は本発明の一実施例における処理手順
を示すフローチャートである。また図２は、本実施例に
おける折れ曲がり部分を含む機能ブロック上通過配線例
を示す図である。図２に示されるように、機能ブロック
２０１〜２０４に対応して、Ｘ方向の配線２０５〜２１
０、Ｙ方向の配線２１１〜２１３およびスルーホール２
１４〜２１９が配置されており、機能ブロック上通過配
線としては、機能ブロック２０２上の通過点において、
折れ曲がりの分岐が一つしか存在しない場合の一例であ
る。以下、図１および図２を参照して、本実施例に対応
する配線方法について説明する。

【００１２】まず、ステップ１０１において、機能ブロ
ック上において内部回路が存在しない部分に通過点を発
生させる。図３に示されるように、機能ブロック上にお
いて、内部回路が存在する部分を配線禁止領域３０１と
し、配線禁止領域３０１以外の部分に、Ｘ方向およびＹ
方向に沿って等間隔に通過点３０２を設け、更に、図４
に示されるように、配線禁止領域３０１および通過点３
０２が配置された複数の配線層４０１を設ける。次に、
ステップ１０２においては、発生された通過点を用い
て、機能プロック上における折れ曲がりを考慮した最短
径路の探索が行われる。図５に示されるように、機能ブ
ロック５０１、５０２および５０３と、これらの機能ブ
ロック間に存在するチャネルの配置に対応して、探索の
開始点５０７から目標点５０８に至るまで、チャネルま
たは機能ブロック上の通過点の内、最短経路で配線する
ことのできる経路を探索してゆく。この場合、チャネル
を介して配線するよりも、機能ブロック上を通過配線す
る方が最短経路にて配線することができるものと判断さ
れる場合には、図５の例においては、Ｘ方向に沿った通
過配線であるため、探索の開始点５０７のＹ座標と同一
Ｙ座標に存在する機能ブロック上の通過点を探索点
（１）５０９とする。ここまでの段階において、探索の
開始点５０７から探索点（１）５０９までの経路が決定
される。次に、この探索点（１）５０９から目標点５０
８に対する探索を行う際には、目標点５０８のＹ座標と
同一Ｙ座標に存在する機能ブロック上の通過点を探索点
（２）５１０とする。これにより、ここまでの段階にお
いて、探索点（１）５０９から探索点（２）５１０まで
の経路、および探索点（２）５１０から目標点５０８に
対する経路が求められる。ここにおいて、探索点（１）
５０９と探索点（２）５１０の２箇所において折れ曲が
りが発生し、スルーホールを用いた折れ曲がり配線が行
われる。即ち、従来においては、チャネル内において折
れ曲がりが発生していた配線が、本実施例においては、
機能ブロック上において当該折れ曲がりが作成されるこ
とになる。

【００１３】次に、ステップ１０３において、配線にお
いて既に使用されている通過点を他の配線において使用
しないようにフラグを設定する。これに対応して、後続
の配線経路の探索においては、フラグの設定されていな
い通過点を用いて配線が行われる。そして、最後に、ス
テップ１０４において、前配線の経路探索が終了した時
点において、機能ブロック上に発生した通過点の内、配
線に用いられなかった通過点の削除を行う。

【００１４】以上により、従来行われているチャネル内
のおける折れ曲がりを機能ブロック上において行うこと
が可能となり、これによりチャネルを小さくすることが
できる。

【００１５】次に、本発明の第２の実施例について説明
する。本実施例は、機能ブロック上の通過点において折
れ曲がりの分岐が複数存在する配線経路に適応した一例
である。基本的には、前記第１の実施例と同様の配線処
理が行われるが、機能ブロック上における折れ曲がりを
考慮した最短経路を探索するステップ１０２において、
前記第１の実施例が機能ブロック上における１つの折れ
曲がりの分岐を考慮した探索であったのに対して、本実
施例においては複数の分岐を考慮した探索が行われる。

【００１６】まず、ステップ１０１において、機能ブロ
ック上において内部回路が存在しない部分に通過点を発
生させる。次いで、ステップ１０２において、機能ブロ
ック上における折れ曲がりを考慮した最短経路の探索が
行われる。図６に示されるように、第１の実施例の場合
と同様に、探索の開始点７１１から目標点（１）７１２
に至るまでの配線経路を求める。この時、探索点（１）
７０９としては、目標点（２）７１３に対する配線を考
慮した通過点、即ち目標点（２）７１３と同一Ｘ座標で
あり、且つ探索の開始点７１１と同一Ｙ座標にある通過
点を選択する。次に、探索の開始点７１１から目標点
（２）７１３に至るまでの配線経路を求める。探索点
（１）７０９としては、前述の探索において、目標点
（２）７１３と同一Ｘ座標の通過点が選択されているた
めに、探索の開始点７１１から探索点（１）７０９に対
する経路、および探索点（１）７０９から目標点（２）
７１３に対する経路が求められる。ここにおいて、探索
点（１）７０９においては、前述の第１の実施例の場合
とは異なり、２方向に対する分岐が生じている。また、
第１の実施例と同様に、従来のチャネル内において折れ
曲がりが存在していた配線が、機能ブロック上の探索点
（１）７０９と、探索点（２）７１０の２箇所において
折れ曲がりが作成されることになる。次に、ステップ１
０３においては、第１の実施例の場合と同様に、機能ブ
ロック上通過において用いられた通過点にフラグが設定
され、最後に、ステップ１０４において、第１の実施例
と同様に、前配線の経路探索が終了した時点において、
機能ブロック上に発生した通貨点の内、配線に用いられ
なかった通過点の削除が行われて処理は終了する。

【００１７】以上の配線処理を行うことにより、従来に
おいては、チャネル内において行われていた折れ曲がり
処理を、機能ブロック上において複数個行うことが可能
となり、レイアウト上におけるチャネル部分の占有面積
を縮小することができるという効果がある。

【００１８】

【発明の効果】以上説明したように、本発明は、ＬＳＩ
レイアウト設計時の配線方法として、機能ブロック上の
通過配線において、配線を行う端点のＸ座標またはＹ座
標を考慮した機能ブロック上の通過点を選択することに
より、配線の折れ曲がり部分が当該機能ブロック上にお
いて行われるために、ＬＳＩレイアウトにおけるチャネ
ル内の配線の折れ曲がり部分を削減することが可能とな
り、これにより、チャネル部分の占有面積を削減し、Ｌ
ＳＩチップ面積の縮小化を図る配線処理を行うことがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明による配線方法の処理手順を示すフロー
チャートである。

【図２】一つの折れ曲がり分岐を含む機能ブロック上通
過配線例を示す図である。

【図３】機能ブロック上の配線禁止領域および通過点を
示す図である。

【図４】機能ブロック上の配線層ごとに設定される配線
禁止領域および通過点を示す図である。

【図５】本発明の第１の実施例における、機能ブロック
上の折れ曲がり分岐を考慮した最短経路探索を示す図で
ある。

【図６】複数の折れ曲がり分岐を含む機能ブロック上通
過配線例を示す図である。

【図７】本発明の第２の実施例における、機能ブロック
上の複数の折れ曲がり分岐を考慮した最短経路探索を示
す図である。

【図８】従来のレイアウト設計構成要素を示す図であ
る。

【図９】従来の自動レイアウト設計手順を示すフローチ
ャートである。

【図１０】従来の自動レイアウト設計手順における配置
処理時／概略配線処理時／詳細配線処理時のレイアウト
を示す図である。

【図１１】従来のチャネル上における配線の折れ曲がり
を含むレイアウト例を示す図である。

【図１２】従来の直線的な通過配線を含む機能ブロック
上通過配線例を示す図である。

【符号の説明】

１０１ 機能ブロック上通過点発生処理 １０２ 機能ブロック上における折れ曲がりを考慮し
た最短経路探索処理 １０３ 使用機能ブロック上通過点に対するフラグ設
定処理 １０４ 未使用の機能ブロック上通過点削除処理 ２０１〜２０４、５０１〜５０３、６０１〜６０６、７
０１〜７０４、８０１〜８０４、１１０１〜１１０４、
１２０１〜１２０４ 機能ブロック ２０５〜２１０、５０４、５０５、６０７〜６１２、７
０５、７０６、１１０５〜１１０８、１２０５〜１２１
０、１２２２〜１２２４ Ｘ方向の配線 ２１１〜２１３、５０６、６１３〜６１８、７０７、７
０８、１１０９〜１１１２、１２１１、１２１２ Ｙ
方向の配線 ２１４〜２１９、６１９〜６２４、１１１３〜１１１
８、１２１３〜１２２１スルーホール ３０１ 配線禁止領域 ３０２ 通過点 ４０１ 配線層 ５０７、７１１ 探索の開始点 ５０８ 目標点 ５０９、７０９ 探索点（１） ５１０、７１０ 探索点（２） ７１２ 目標点（１） ７１３ 目標点（２） ８０５〜８１１ チャネル ８１２ 配線 ９０１ 配置処理 ９０２、９０４、９０６ 判定処理 ９０３ 概略配線処理 ９０５ 詳細配線処理 １００１〜１００４ 機能ブロック １００５ 概略経路 １００６ 図形的経路 １２２５ 折れ曲がり部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＬＳＩレイアウト設計時における配線方
   法における処理手順として、 機能ブロック上において、内部回路が存在していない部
   分に通過点を発生させる第１の処理ステップと、 前記第１の処理ステップにおいて発生された通過点を用
   いて、前記機能ブロック上における折れ曲がり部分を考
   慮して、最短配線回路を探索する第２の処理ステップ
   と、 配線のために使用する前記通過点を、他の配線のために
   使用しないようにフラグを設定する第３の処理ステップ
   と、 全配線の回路探索処理の終了時点において、未使用の通
   過点を削除する第４の処理ステップと、 を有することを特徴とするＬＳＩレイアウト配線方法。