JPH07123221B2 - スイツチングトランジスタの駆動回路 - Google Patents
スイツチングトランジスタの駆動回路Info
- Publication number
- JPH07123221B2 JPH07123221B2 JP61164049A JP16404986A JPH07123221B2 JP H07123221 B2 JPH07123221 B2 JP H07123221B2 JP 61164049 A JP61164049 A JP 61164049A JP 16404986 A JP16404986 A JP 16404986A JP H07123221 B2 JPH07123221 B2 JP H07123221B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching transistor
- transistor
- base
- reverse bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はスイッチングトランジスタの駆動回路に関する
ものである。
ものである。
従来の技術 従来の技術としては、例えば第２図の回路図に示したよ
うに、発振回路１からの出力信号によってNPNトランジ
スタ２とPNPトランジスタ３が交互にオンオフし、NPNト
ランジスタ２がオンの時はカレントトランス10により、
コレクタ電流に比例したベース電流を供給してスイッチ
ングトランジスタ９をオンさせ、PNPトランジスタ３が
オンの時はスイッチングトランジスタ９のベースを負電
位へ引く方法が用いられる。
うに、発振回路１からの出力信号によってNPNトランジ
スタ２とPNPトランジスタ３が交互にオンオフし、NPNト
ランジスタ２がオンの時はカレントトランス10により、
コレクタ電流に比例したベース電流を供給してスイッチ
ングトランジスタ９をオンさせ、PNPトランジスタ３が
オンの時はスイッチングトランジスタ９のベースを負電
位へ引く方法が用いられる。
以下に第２図の回路の動作を説明する。発振回路１は矩
形波発振回路である。発振回路１の出力がハイになると
NPNトランジスタ２がオンし、抵抗４を介して、スイッ
チングトランジスタ９のベースへ電流を流す。するとス
イッチングトランジスタ９は動作し、そのコレクタ電流
に比例した電流がカレントトランス10より得られ、ダイ
オード７及びNPNトランジスタ２を介して、スイッチト
ランジスタ９のベースへと流れ、スイッチングトランジ
スタ９の動作に必要なベース電流が得られるのである。
次に発振回路１の出力がローになるとNPNトランジスタ
２はオフし、抵抗16を介して負電位へベースドライブさ
れたPNPトランジスタ３がオンし、スイッチングトラン
ジスタ９をオフへ導く。しかしPNPトランジスタ３がオ
ンしてからスイッチングトランジスタ９が完全にオフす
るまでのキャリア蓄積時間にはコレクタ電流が流れ続け
る。従ってこれに比例した電流がカレントトランス10に
誘起される。この電流はダイオード７を介してコンデン
サ５に充電され、次に発振回路１の出力がハイになり、
NPNトランジスタ２がオンする際、スイッチングトラン
ジスタ９のベース電流として放電されるのである。な
お、抵抗８はカレントトランス10の２次側フライバック
電圧の放電抵抗、６はコンデンサ５の放電電流を制限す
る抵抗、11は負荷、12は負荷への供給電源入力端子、13
は発振回路を含むバイアス電源端子、14はアース端子、
15は逆バイアス端子である。
形波発振回路である。発振回路１の出力がハイになると
NPNトランジスタ２がオンし、抵抗４を介して、スイッ
チングトランジスタ９のベースへ電流を流す。するとス
イッチングトランジスタ９は動作し、そのコレクタ電流
に比例した電流がカレントトランス10より得られ、ダイ
オード７及びNPNトランジスタ２を介して、スイッチト
ランジスタ９のベースへと流れ、スイッチングトランジ
スタ９の動作に必要なベース電流が得られるのである。
次に発振回路１の出力がローになるとNPNトランジスタ
２はオフし、抵抗16を介して負電位へベースドライブさ
れたPNPトランジスタ３がオンし、スイッチングトラン
ジスタ９をオフへ導く。しかしPNPトランジスタ３がオ
ンしてからスイッチングトランジスタ９が完全にオフす
るまでのキャリア蓄積時間にはコレクタ電流が流れ続け
る。従ってこれに比例した電流がカレントトランス10に
誘起される。この電流はダイオード７を介してコンデン
サ５に充電され、次に発振回路１の出力がハイになり、
NPNトランジスタ２がオンする際、スイッチングトラン
ジスタ９のベース電流として放電されるのである。な
お、抵抗８はカレントトランス10の２次側フライバック
電圧の放電抵抗、６はコンデンサ５の放電電流を制限す
る抵抗、11は負荷、12は負荷への供給電源入力端子、13
は発振回路を含むバイアス電源端子、14はアース端子、
15は逆バイアス端子である。
発明が解決しようとする問題点 以上のような従来の回路では、スイッチングトランジス
タ９のより高速なオフ及びターンオフ時損失の低減のた
めには、キャリア蓄積電荷を急速に引き抜く大きな逆バ
イアス電流が必要であり、そのためにはPNPトランジス
タ３のドライブ電流を大きくするために抵抗16の値を小
さくしなければならず、抵抗16に常に大きな電流が流れ
るため、駆動損失が大きくなる。
タ９のより高速なオフ及びターンオフ時損失の低減のた
めには、キャリア蓄積電荷を急速に引き抜く大きな逆バ
イアス電流が必要であり、そのためにはPNPトランジス
タ３のドライブ電流を大きくするために抵抗16の値を小
さくしなければならず、抵抗16に常に大きな電流が流れ
るため、駆動損失が大きくなる。
さらに、スイッチングトランジスタ９のターンオフ時の
降下時間は、第３図に示すようにコレクタ電流値によっ
て決まる最適な逆バイアス電流値があり、この最適電流
値よりも多くても少なくても降下時間は増加し、スイッ
チングトランジスタ９のターンオフ時損失は急速に増加
する。実験によれば、最適な逆バイアス電流値はコレク
タ電流の約1/2〜1/3であり、従来の回路では逆バイアス
電流はコレクタ電流の変化に対して一定であり、ポイン
トで逆バイアス電流を最適に設定することは可能である
が、コレクタ電流が変化する場合は降下時間が増加し
て、ターンオフ時損失が増加する。
降下時間は、第３図に示すようにコレクタ電流値によっ
て決まる最適な逆バイアス電流値があり、この最適電流
値よりも多くても少なくても降下時間は増加し、スイッ
チングトランジスタ９のターンオフ時損失は急速に増加
する。実験によれば、最適な逆バイアス電流値はコレク
タ電流の約1/2〜1/3であり、従来の回路では逆バイアス
電流はコレクタ電流の変化に対して一定であり、ポイン
トで逆バイアス電流を最適に設定することは可能である
が、コレクタ電流が変化する場合は降下時間が増加し
て、ターンオフ時損失が増加する。
本発明はかかる点に鑑みてなされたもので、簡易な回路
構成で、抵損失高速なスイッチングトランジスタの駆動
回路を提供することを目的としている。
構成で、抵損失高速なスイッチングトランジスタの駆動
回路を提供することを目的としている。
問題点を解決するための手段 本発明は前記問題点を解決するため、従来の回路のPNP
トランジスタの代わりに、逆バイアストランジスタのコ
レクタ端子をスイッチングトランジスタのベース端子に
接続し、エミッタ端子を抵抗を介して負電位端子に接続
し、ベース端子に第１のダイオードと抵抗の直列回路を
アノード側がベース端子側になるように接続し、他端を
負電位端子に接続し、同ベース端子はさらにコンデンサ
を介してカレントトランスの２次巻線電流が同ベース端
子に流れるように接続し、第２のダイオードはカソード
側を逆バイアストランジスタのベース端子に、アノード
側を前記負電位端子に接続した構成としたものである。
トランジスタの代わりに、逆バイアストランジスタのコ
レクタ端子をスイッチングトランジスタのベース端子に
接続し、エミッタ端子を抵抗を介して負電位端子に接続
し、ベース端子に第１のダイオードと抵抗の直列回路を
アノード側がベース端子側になるように接続し、他端を
負電位端子に接続し、同ベース端子はさらにコンデンサ
を介してカレントトランスの２次巻線電流が同ベース端
子に流れるように接続し、第２のダイオードはカソード
側を逆バイアストランジスタのベース端子に、アノード
側を前記負電位端子に接続した構成としたものである。
作用 前記回路構成とするにより、スイッチングトランジスタ
がオフする際、そのキャリア蓄積時間だけ流れるコレク
タ電流に比例した電流が、カレントトランスの二次巻線
からコンデンサを介して逆バイアストランジスタのベー
ス端子及びベース端子に接続されたダイオードと抵抗の
直列回路に流れる。逆バイアストランジスタには電流増
幅率（HFE）が高いとすると、エミッタフオロア構成の
ためカレントトランスの２次巻線電流に比例したコレク
タ電流、すなわち逆バイアス電流が流れるため、結果と
してスイッチングトランジスタのコレクタ電流に比例し
た逆バイアス電流がキャリア蓄積時間だけ、逆バイアス
トランジスタのコレクタに流れ込むことになる。即ち、
前記従来の回路において高速なオフのために大きな駆動
損失の原因であった抵抗が省け、低損失で高速なスイッ
チングトランジスタの駆動回路が実現できる。
がオフする際、そのキャリア蓄積時間だけ流れるコレク
タ電流に比例した電流が、カレントトランスの二次巻線
からコンデンサを介して逆バイアストランジスタのベー
ス端子及びベース端子に接続されたダイオードと抵抗の
直列回路に流れる。逆バイアストランジスタには電流増
幅率（HFE）が高いとすると、エミッタフオロア構成の
ためカレントトランスの２次巻線電流に比例したコレク
タ電流、すなわち逆バイアス電流が流れるため、結果と
してスイッチングトランジスタのコレクタ電流に比例し
た逆バイアス電流がキャリア蓄積時間だけ、逆バイアス
トランジスタのコレクタに流れ込むことになる。即ち、
前記従来の回路において高速なオフのために大きな駆動
損失の原因であった抵抗が省け、低損失で高速なスイッ
チングトランジスタの駆動回路が実現できる。
実施例 第１図は本発明のスイッチングトランジスタの駆動回路
の一実施例である。第１図において、21は矩形波発振回
路であり、その出力はドライブトランジスタ22のベース
に接続されており、前記ドライブトランジスタ22のエミ
ッタはスイッチングトランジスタ29のベースに接続され
ており、同コレクタは抵抗24を介して制御回路のバイア
ス電源端子33に接続される。23は逆バイアストランジス
タであり、そのコレクタは前記スイッチングトランジス
タ29のベースに接続されており、前記逆バイアストラン
ジスタ23のエミッタは抵抗37を介して負電位端子38に接
続されており、前記逆バイアストランジスタ23のベース
はダイオード35と抵抗26の直列回路を介してカソード側
が負電位側になるように負電位端子38に接続されている
とともに、ダイオード36は負電位端子38と同ベース間に
アノードが負電位側になるように接続されており、同ベ
ース側はさらにコンデンサ25を介して前記ドライブトラ
ンジスタ22のコレクタかつダイオード27のカソード側に
接続され、アノード側はカレントトランス30の２次巻線
30bに接続され、同２次巻線30bの他端はアース端子34に
接続されている。また同２次巻線30bの両端には抵抗28
が接続されている。入力端子32は負荷31を介して前記カ
レントトランス30の１次巻線30aに接続され、同１次巻
線30aの他端は前記スイッチングトランジスタ29のコレ
クタに、同エミッタはアース端子34に接続されている。
の一実施例である。第１図において、21は矩形波発振回
路であり、その出力はドライブトランジスタ22のベース
に接続されており、前記ドライブトランジスタ22のエミ
ッタはスイッチングトランジスタ29のベースに接続され
ており、同コレクタは抵抗24を介して制御回路のバイア
ス電源端子33に接続される。23は逆バイアストランジス
タであり、そのコレクタは前記スイッチングトランジス
タ29のベースに接続されており、前記逆バイアストラン
ジスタ23のエミッタは抵抗37を介して負電位端子38に接
続されており、前記逆バイアストランジスタ23のベース
はダイオード35と抵抗26の直列回路を介してカソード側
が負電位側になるように負電位端子38に接続されている
とともに、ダイオード36は負電位端子38と同ベース間に
アノードが負電位側になるように接続されており、同ベ
ース側はさらにコンデンサ25を介して前記ドライブトラ
ンジスタ22のコレクタかつダイオード27のカソード側に
接続され、アノード側はカレントトランス30の２次巻線
30bに接続され、同２次巻線30bの他端はアース端子34に
接続されている。また同２次巻線30bの両端には抵抗28
が接続されている。入力端子32は負荷31を介して前記カ
レントトランス30の１次巻線30aに接続され、同１次巻
線30aの他端は前記スイッチングトランジスタ29のコレ
クタに、同エミッタはアース端子34に接続されている。
以下に動作の説明をする。スイッチングトランジスタ29
がオンの時、すなち発振回路21の出力がハイの場合の動
作は、前述の従来回路例の動作と同様である。発振回路
21の出力がローになるとドライブトランジスタ22はオフ
し、スイッチングトランジスタ29へのベース電流の供給
が無くなるが、スイッチングトランジスタ29のキャリア
蓄積時間だけコレクタ電流は流れ続ける。
がオンの時、すなち発振回路21の出力がハイの場合の動
作は、前述の従来回路例の動作と同様である。発振回路
21の出力がローになるとドライブトランジスタ22はオフ
し、スイッチングトランジスタ29へのベース電流の供給
が無くなるが、スイッチングトランジスタ29のキャリア
蓄積時間だけコレクタ電流は流れ続ける。
この間、カレントトランス30に誘起される電流は、ダイ
オード27を介してコンデンサ25に充電される。この充電
電流により、ダイオード35に順方向電圧が、抵抗26の両
端にも電圧が発生し、逆バイアストランジスタ23のベー
スを正バイアスし、逆バイアストランジスタ23がオンす
る。逆バイアストランジスタ23がオンの時、ベース・エ
ミッタ間電圧とダイオード35の順方向降下電圧は等しい
ので、抵抗37と抵抗26の各々の両端に加わる電圧も等し
くなり、逆バイアストランジスタ23のコレクタ電流は抵
抗26を流れる電流に比例する。すなわち、スイッチング
トランジスタ29が完全にオフするまでのキャリア蓄積時
間中、逆バイアストランジスタ23はオンを続け、スイッ
チングトランジスタ29のコレクタ電流に比例した大きさ
で、スイッチングトランジスタ29から逆ベース電流を引
き込み、急速にスイッチングトランジスタ29をオフさせ
る。
オード27を介してコンデンサ25に充電される。この充電
電流により、ダイオード35に順方向電圧が、抵抗26の両
端にも電圧が発生し、逆バイアストランジスタ23のベー
スを正バイアスし、逆バイアストランジスタ23がオンす
る。逆バイアストランジスタ23がオンの時、ベース・エ
ミッタ間電圧とダイオード35の順方向降下電圧は等しい
ので、抵抗37と抵抗26の各々の両端に加わる電圧も等し
くなり、逆バイアストランジスタ23のコレクタ電流は抵
抗26を流れる電流に比例する。すなわち、スイッチング
トランジスタ29が完全にオフするまでのキャリア蓄積時
間中、逆バイアストランジスタ23はオンを続け、スイッ
チングトランジスタ29のコレクタ電流に比例した大きさ
で、スイッチングトランジスタ29から逆ベース電流を引
き込み、急速にスイッチングトランジスタ29をオフさせ
る。
尚、スイッチングトランジスタ29のコレクタ電流とエミ
ッタ電流はほぼ等しいことから、カレントトランス30の
１次側にエミッタ電流を流しても同様の結果が得られる
ことは容易に推察できる。
ッタ電流はほぼ等しいことから、カレントトランス30の
１次側にエミッタ電流を流しても同様の結果が得られる
ことは容易に推察できる。
発明の効果 以上述べてきたように、本発明によればスイッチングト
ランジスタのターンオフ時の逆バイアス電流をコレクタ
電流に比例して変化させられるために、効率良く高速
に、スイッチングトランジスタをターンオフさせること
ができ、また従来の回路に比べて制御部の駆動損失も少
なく、きわめて有用である。
ランジスタのターンオフ時の逆バイアス電流をコレクタ
電流に比例して変化させられるために、効率良く高速
に、スイッチングトランジスタをターンオフさせること
ができ、また従来の回路に比べて制御部の駆動損失も少
なく、きわめて有用である。
第１図は本発明の一実施例におけるスイッチングトラン
ジスタの駆動回路の電気的回路図、第２図は従来の回路
例を示す電気的回路図、第３図は特性図である。 21……発振回路、22……ドライブトランジスタ、23……
逆バイアストランジスタ、24……抵抗、25……コンデン
サ、26……抵抗、27……ダイオード、28……抵抗、29…
…スイッチングトランジスタ、30……カレントトラン
ス、31……負荷、32……電源端子、33……バイアス電源
端子、34……アース端子、38……負電位端子。
ジスタの駆動回路の電気的回路図、第２図は従来の回路
例を示す電気的回路図、第３図は特性図である。 21……発振回路、22……ドライブトランジスタ、23……
逆バイアストランジスタ、24……抵抗、25……コンデン
サ、26……抵抗、27……ダイオード、28……抵抗、29…
…スイッチングトランジスタ、30……カレントトラン
ス、31……負荷、32……電源端子、33……バイアス電源
端子、34……アース端子、38……負電位端子。
Claims (1)
- 【請求項１】少なくとも１次巻線と２次巻線を有するカ
レントトランスを用いて、スイッチングトランジスタの
実質的なコレクタ電流を１次巻線に流し、この実質的な
コレクタ電流に比例した電流を２次巻線より取り出し、
発振回路の出力信号に同期して、前記スイッチングトラ
ンジスタのベースに印加することで駆動させ、前記スイ
ッチングトランジスタのベース端子に逆バイアストラン
ジスタのコレクタを接続し、逆バイアストランジスタの
エミッタは抵抗を介して負電位に接続し、逆バイアスト
ランジスタのベースは第１のダイオードと抵抗の直列回
路を介してカソード側が負電位側になるように負電位に
接続するとともに、第２のダイオードを負電位と同ベー
ス端子間にカソード側をベース端子側として接続し、同
ベース端子はさらにコンデンサを介して前記カレントト
ランスの２次巻線の電流が同ベース端子に流れるように
接続してなるスイッチングトランジスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164049A JPH07123221B2 (ja) | 1986-07-11 | 1986-07-11 | スイツチングトランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164049A JPH07123221B2 (ja) | 1986-07-11 | 1986-07-11 | スイツチングトランジスタの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318818A JPS6318818A (ja) | 1988-01-26 |
| JPH07123221B2 true JPH07123221B2 (ja) | 1995-12-25 |
Family
ID=15785823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61164049A Expired - Lifetime JPH07123221B2 (ja) | 1986-07-11 | 1986-07-11 | スイツチングトランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123221B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311391B2 (ja) | 1991-09-13 | 2002-08-05 | ヴィエルティー コーポレーション | 漏洩インダクタンス低減トランス、これを用いた高周波回路及びパワーコンバータ並びにトランスにおける漏洩インダクタンスの低減方法 |
-
1986
- 1986-07-11 JP JP61164049A patent/JPH07123221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6318818A (ja) | 1988-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835655A (en) | Power recovery circuit | |
| US4514679A (en) | Secondary switch controller circuit for power supply | |
| US4740879A (en) | Blocking oscillator switched power supply with standby circuitry | |
| US4654772A (en) | Power supply for electrostatic air cleaner | |
| JPH06276731A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH0550234B2 (ja) | ||
| JPH07123221B2 (ja) | スイツチングトランジスタの駆動回路 | |
| CA1173919A (en) | Transistor drive circuit | |
| US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| US4115725A (en) | Horizontal deflection circuit | |
| US4451772A (en) | Passive clamp for on/off control of a capacitor charger | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| JPS635436Y2 (ja) | ||
| EP0058035A1 (en) | Transistor inverter device | |
| JPH072007B2 (ja) | スイツチングトランジスタの駆動回路 | |
| US4107772A (en) | Chopper control device | |
| EP0590716B1 (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| KR900003298Y1 (ko) | 스위칭형 안정화 전원회로 | |
| JPH0353866B2 (ja) | ||
| KR790001139Y1 (ko) | 스위칭 회로 | |
| JPS6324698Y2 (ja) | ||
| US3986096A (en) | Converter circuit | |
| KR830001369Y1 (ko) | 안정화 전원 회로 | |
| KR800000958B1 (ko) | 수평 편향회로(水平偏向回路) | |
| JPH065985B2 (ja) | スイツチング駆動回路 |