JPH07122850B2 - Integrated circuit device - Google Patents
Integrated circuit deviceInfo
- Publication number
- JPH07122850B2 JPH07122850B2 JP61174752A JP17475286A JPH07122850B2 JP H07122850 B2 JPH07122850 B2 JP H07122850B2 JP 61174752 A JP61174752 A JP 61174752A JP 17475286 A JP17475286 A JP 17475286A JP H07122850 B2 JPH07122850 B2 JP H07122850B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- address
- microprogram
- bit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置、特にマイクロプログラムをラン
ダム・アクセス・メモリに転送するための集積回路装置
に関する。Description: FIELD OF THE INVENTION The present invention relates to integrated circuit devices, and more particularly to integrated circuit devices for transferring microprograms to random access memory.
マイクロプログラムによって制御されるマイクロプロセ
ッサにおいて、動作中にマイクロプログラム自体を書き
換える必要がある場合は、マイクロプログラムをRAM
(ランダム・アクセス・メモリ)に記憶させておかねば
ならない。従来、このようなマイクロプロセッサについ
ては、電源投入時にROM(リード・オンリ・メモリ)に
保存されたマイクロプログラムをRAM内にコピーする起
動動作を行っている。すなわち、必要なマイクロプログ
ラムが書き込まれたROMを用意しておき、電源投入直
後、マイクロプロセッサにこのROMをアクセスさせてマ
イクロプログラムを読み出し、これをRAMに書き込むと
いう動作を行っている。In a microprocessor controlled by a microprogram, if the microprogram itself needs to be rewritten during operation, the microprogram is stored in RAM.
It must be stored in (random access memory). Conventionally, such a microprocessor performs a startup operation of copying a microprogram stored in a ROM (Read Only Memory) into the RAM when the power is turned on. That is, a ROM in which a necessary microprogram is written is prepared, and immediately after the power is turned on, the microprocessor is made to access the ROM to read the microprogram and write it in the RAM.
しかしながら従来の方法には、マイクロプログラムのコ
ピーを行うために、余分な入出力端子が数多く必要にな
るという問題点がある。すなわち、マイクロプログラム
を記憶しているROMとマイクロプロセッサとの間には、
所定数のデータラインおよびアドレスラインが必要にな
る。マイクロ命令のビット幅が増えればそれだけデータ
ライン数を増やさねばならず、またマイクロプログラム
の容量が増えればそれだけ大きなアドレス空間をもった
ROMを用意しなければならず、結局アドレスライン数を
増やさねばならなくなる。However, the conventional method has a problem that a large number of extra input / output terminals are required to copy a microprogram. That is, between the ROM storing the microprogram and the microprocessor,
A certain number of data lines and address lines are required. As the bit width of microinstructions increases, the number of data lines must be increased, and as the capacity of microprograms increases, so does the address space.
ROM has to be prepared, and eventually the number of address lines must be increased.
そこで本発明は、できるだけ少ない入出力端子でマイク
ロプログラムをRAMへ転送することのできる集積回路装
置を提供することを目的とする。Therefore, an object of the present invention is to provide an integrated circuit device capable of transferring a microprogram to a RAM with as few input / output terminals as possible.
本発明は、(イ)マイクロプロセッサからプリセット信
号とクロック信号とを入力し、プリセット信号を入力し
た時点でアドレスカウント値を初期値に設定し、以後ク
ロック信号に基づいてアドレスカウント値を更新するア
ドレスカウンタと、(ロ)このアドレスカウンタと同一
の半導体チップ上に形成されていてマイクロプロセッサ
を制御するためのマイクロプログラムが記憶されてお
り、アドレスカウンタから与えられるアドレスカウント
値によってアドレス指定されるたびに1ビットずつ該当
するデータをマイクロプロセッサに出力するリード・オ
ンリ・メモリとを備える集積回路装置を用いて、このRO
M内に記憶されたマイクロプログラムをRAMへ転送するよ
うにし、余分な入出力端子数を減少させたものである。According to the present invention, (a) an address for inputting a preset signal and a clock signal from a microprocessor, setting an address count value to an initial value when the preset signal is input, and updating the address count value based on the clock signal thereafter. A counter and (b) a microprogram formed on the same semiconductor chip as this address counter for controlling the microprocessor are stored, and each time the address is designated by the address count value given from the address counter. By using an integrated circuit device equipped with a read-only memory that outputs corresponding data to the microprocessor bit by bit, this RO
The microprogram stored in M is transferred to RAM, and the number of extra input / output terminals is reduced.
以下本発明を図示の実施例に基づいて説明する。 The present invention will be described below based on the illustrated embodiments.
第1図は本発明の一実施例に係わる集積回路装置をマイ
クロプロセッサに接続した状態を示すブロック図であ
る。本実施例に係わる集積回路装置100は、アドレスカ
ウンタ10とPROM20とから構成される。アドレスカウンタ
10には、マイクロプロセッサ200からプリセット信号a
とクロック信号bとが与えられる。また、PROM20からマ
イクロプロセッサ200へは1ビットデータcが出力され
る。一方、アドレスカウンタ10からPROM20へは、アドレ
スカウント値dが与えられる。マイクロプロセッサ200
には、従来技術と同様に、RAM300とブートROM400とが複
数のラインe、f(アドレスライン、データライン等)
を介して接続されている。ブートROM400には、マイクロ
プロセッサ200の電源投入時の起動手順を示すマイクロ
プログラムが書き込まれている。また、PROM20には、マ
イクロプロセッサ200を制御するためのマイクロプログ
ラムが書き込まれている。電源投入後、このマイクロプ
ログラムはRAM300に転送され、マイクロプロセッサ200
は、このRAM300に転送されたマイクロプログラムに従っ
て動作することになる。FIG. 1 is a block diagram showing a state in which an integrated circuit device according to an embodiment of the present invention is connected to a microprocessor. The integrated circuit device 100 according to this embodiment includes an address counter 10 and a PROM 20. Address counter
10, the preset signal a from the microprocessor 200
And a clock signal b. In addition, 1-bit data c is output from the PROM 20 to the microprocessor 200. On the other hand, the address count value d is given from the address counter 10 to the PROM 20. Microprocessor 200
The RAM 300 and the boot ROM 400 have a plurality of lines e and f (address lines, data lines, etc.) as in the conventional technique.
Connected through. In the boot ROM 400, a micro program showing a startup procedure when the power of the microprocessor 200 is turned on is written. In addition, a microprogram for controlling the microprocessor 200 is written in the PROM 20. After power-up, this microprogram is transferred to RAM300 and the microprocessor 200
Operates according to the microprogram transferred to the RAM 300.
次にこの集積回路装置100の動作を説明する。まず電源
が投入されると、マイクロプロセッサ200はブートROM40
0に書き込まれたマイクロプログラムをラインfを介し
て読み出し、このマイクロプログラムに従って以下の手
順を実行する。Next, the operation of this integrated circuit device 100 will be described. First, when the power is turned on, the microprocessor 200
The microprogram written to 0 is read out via the line f, and the following procedure is executed according to this microprogram.
はじめにマイクロプロセッサ200は、アドレスカウンタ1
0に対してプリセット信号aを与える。これによってア
ドレスカウンタ10はアドレスカウント値を所定の初期値
に設定する。続いてマイクロプロセッサ200は、アドレ
スカウンタ10に対してクロック信号bの供給を開始す
る。アドレスカウンタ10は、このクロック信号bに基づ
いてアドレスカウント値を初期値から更新(インクリメ
ントまたはデクリメント)する。この各更新時のアドレ
スカウント値dは、PROM20に与えられるが、各アドレス
カウント値はPROM20を1ビット単位でアクセスすること
ができる。Introduction Microprocessor 200, address counter 1
A preset signal a is given to 0. As a result, the address counter 10 sets the address count value to a predetermined initial value. Subsequently, the microprocessor 200 starts supplying the clock signal b to the address counter 10. The address counter 10 updates (increments or decrements) the address count value from the initial value based on the clock signal b. The address count value d at each update is given to the PROM 20, and each address count value can access the PROM 20 in 1-bit units.
従って、PROM20は、アドレス指定された1ビットデータ
cをマイクロプロセッサ200に出力する。このようにク
ロック信号bの周期に同期して、PROM20内のマイクロプ
ログラムは1ビットずつマイクロプロセッサ200に取り
込まれることになる。Therefore, the PROM 20 outputs the addressed 1-bit data c to the microprocessor 200. In this way, the microprogram in the PROM 20 is loaded into the microprocessor 200 bit by bit in synchronization with the cycle of the clock signal b.
マイクロプロセッサ200は、この取り込んだ1ビットデ
ータをnビット分一時蓄積しておき、nビット分を一括
してラインeを介してRAM300に転送する。ここでnはRA
M300のデータビット幅である。nビット分の転送ごと
に、RAM300への格納アドレスは更新される。The microprocessor 200 temporarily stores the fetched 1-bit data for n bits, and transfers the n bits collectively to the RAM 300 via the line e. Where n is RA
This is the data bit width of M300. The storage address in the RAM 300 is updated every n-bit transfer.
このようにしてPROM20内のマイクロプログラムは、1ビ
ットずつマイクロプロセッサ200に取り込まれ、nビッ
ト分まとめられてはRAM300へ転送されることになる。In this way, the microprogram in the PROM 20 is taken into the microprocessor 200 bit by bit, and is collected for n bits and transferred to the RAM 300.
マイクロプログラムの転送が完了すると、マイクロプロ
セッサ200は、ブートROM400内のマイクロプログラムの
実行から、RAM300内のマイクロプログラムの実行へと動
作を切り換える。以後、マイクロプロセッサ200は、RAM
300内に転送されたマイクロプログラムによって制御さ
れることになる。When the transfer of the microprogram is completed, the microprocessor 200 switches the operation from the execution of the microprogram in the boot ROM 400 to the execution of the microprogram in the RAM 300. After that, the microprocessor 200
It will be controlled by the microprogram transferred into 300.
このように本実施例に係わる集積回路装置を用いてマイ
クロプログラムの転送を行うようにすれば、プリセット
信号a、クロック信号bおよび1ビットデータcの3本
の信号線についての入出力端子を余分に設けるだけでよ
い。マイクロ命令のビット幅が増えても、あるいはマイ
クロプログラムの容量が増えても、PROM20からは常に1
ビット単位でデータが出力されるため、余分な入出力端
子数が増加することはない。As described above, when the microprogram is transferred using the integrated circuit device according to the present embodiment, the input / output terminals for the three signal lines of the preset signal a, the clock signal b and the 1-bit data c are extra. It only needs to be installed in. Even if the bit width of microinstruction increases or the capacity of microprogram increases, it is always 1 from PROM20.
Since the data is output in bit units, the number of extra input / output terminals does not increase.
なお、上述の実施例では、マイクロプログラムを記憶さ
せておくのにPROM20を用いたが、マスクROMを用いても
もちろんかまわない。Although the PROM 20 is used to store the microprogram in the above-described embodiment, a mask ROM may be used as a matter of course.
以上のとおり本発明によれば、リード・オンリ・メモリ
に、マイクロプロセッサを制御するためのマイクロプロ
グラムを記憶することにしている。そして、マイクロプ
ロセッサがこのマイクロプログラムを読み出すためにプ
リセット信号とクロック信号を供給し、リード・オンリ
・メモリから1ビットずつ出力されるデータを再びマイ
クロプロセッサが入力するようにしている。したがっ
て、マイクロプロセッサは自らが出力したクロック信号
で1ビットずつデータの取り込みを行うので、特別な同
期が不要である。また、マイクロプロセッサがシリアル
データを直接取り込んでこれをマイクロ命令を構成する
nビット分ずつの単位データにまとめるので、カウンタ
回路が不要であるばかりでなく、マイクロ命令のビット
幅が増減してもこれに対応することができる。もちろ
ん、マイクロ命令のビット幅が増加する場合にも、余分
な入出力端子は不要であり、最小限の入出力端子を用意
すればよいので集積回路装置を安価に製造することがで
きるという効果がある。As described above, according to the present invention, the read-only memory stores the microprogram for controlling the microprocessor. Then, the microprocessor supplies a preset signal and a clock signal to read the micro program, and the microprocessor outputs the data output bit by bit from the read only memory again. Therefore, the microprocessor takes in data bit by bit with the clock signal output by itself, so that no special synchronization is required. Further, since the microprocessor directly takes in the serial data and collects the serial data into unit data of n bits each forming a microinstruction, not only a counter circuit is not required, but even if the bit width of the microinstruction increases or decreases. Can correspond to. Of course, even if the bit width of the microinstruction increases, no extra input / output terminals are needed, and it is sufficient to prepare a minimum number of input / output terminals, so that the integrated circuit device can be manufactured at low cost. is there.
第1図は本発明の一実施例に係わる集積回路装置をマイ
クロプロセッサに接続した状態を示すブロック図であ
る。 10……アドレスカウンタ、 20……PROM、 100……集積回路装置、 200……マイクロプロセッサ、 300……RAM、 400……ブートROM、 a……プリセット信号、 b……クロック信号、 c……1ビットデータ、 d……アドレスカウント値、 e、f……複数のライン。FIG. 1 is a block diagram showing a state in which an integrated circuit device according to an embodiment of the present invention is connected to a microprocessor. 10 …… Address counter, 20 …… PROM, 100 …… Integrated circuit device, 200 …… Microprocessor, 300 …… RAM, 400 …… Boot ROM, a …… Preset signal, b …… Clock signal, c …… 1-bit data, d ... Address count value, e, f ... Multiple lines.
Claims (2)
クロック信号とを入力し、前記プリセット信号を入力し
た時点でアドレスカウント値を初期値に設定し、以後前
記クロック信号に基づいて前記アドレスカウント値を更
新するアドレスカウンタと、 このアドレスカウンタと同一の半導体チップ上に形成さ
れていて前記マイクロプロセッサを制御するためのマイ
クロプログラムが記憶されており、前記アドレスカウン
タから与えられるアドレスカウント値によってアドレス
指定されるたびに1ビットずつ該当するデータを前記マ
イクロプロセッサに出力するリード・オンリ・メモリ とを具備することを特徴とする集積回路装置。1. A microprocessor inputs a preset signal and a clock signal, sets an address count value to an initial value when the preset signal is input, and thereafter updates the address count value based on the clock signal. An address counter and a microprogram for controlling the microprocessor, which is formed on the same semiconductor chip as the address counter, are stored, and each time the address is designated by the address count value given from the address counter. An integrated circuit device comprising: a read-only memory that outputs corresponding data bit by bit to the microprocessor.
ロプロセッサから入力し、1ビットのデータを前記マイ
クロプロセッサに出力することを特徴とする特許請求の
範囲第1項記載の集積回路装置。2. The integrated circuit device according to claim 1, wherein the preset signal and the clock signal are input from the microprocessor, and 1-bit data is output to the microprocessor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61174752A JPH07122850B2 (en) | 1986-07-26 | 1986-07-26 | Integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61174752A JPH07122850B2 (en) | 1986-07-26 | 1986-07-26 | Integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6332632A JPS6332632A (en) | 1988-02-12 |
JPH07122850B2 true JPH07122850B2 (en) | 1995-12-25 |
Family
ID=15984062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61174752A Expired - Fee Related JPH07122850B2 (en) | 1986-07-26 | 1986-07-26 | Integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07122850B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60164998A (en) * | 1984-02-08 | 1985-08-28 | Rohm Co Ltd | Rom processing circuit |
-
1986
- 1986-07-26 JP JP61174752A patent/JPH07122850B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6332632A (en) | 1988-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0315275B1 (en) | Flexible asic microcomputer | |
CN107704285B (en) | Multi-version configuration chip, system and method for field programmable gate array | |
US4129901A (en) | Plural-sequence control system | |
EP0330226B1 (en) | Apparatus of and method for executing subprogram in bank switching data processing system | |
JP3563768B2 (en) | ROM program change device | |
US6530005B2 (en) | Circuit arrangement and method for creating and retrieving patch data from memory | |
US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
JP3531225B2 (en) | Data processing device | |
JPH07122850B2 (en) | Integrated circuit device | |
JP2002152020A (en) | Pulse signal generator | |
US5410718A (en) | Single-chip microcomputer having a memory including a one-bit memory element which has 3 inputs and a selector for selecting one of the inputs | |
EP0020972A1 (en) | Program controlled microprocessing apparatus | |
JPH08307246A (en) | Method for configuring integrated circuit device and logic circuit | |
JPH025115A (en) | Initializing system for register | |
JP2000099452A (en) | Dma control device | |
JPH01205339A (en) | Microcomputer system | |
US10817288B2 (en) | Combined instruction for addition and checking of terminals | |
JP3166193B2 (en) | Semiconductor integrated circuit | |
JP2669958B2 (en) | Microcomputer | |
JPH0226252B2 (en) | ||
JPH01293414A (en) | Initializing system for register | |
JPH0531170B2 (en) | ||
JPH01114940A (en) | Signal processor | |
JPH10171645A (en) | Information processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |