JPH07122322A - 集積回路等のためのエラストマコネクタとその製法 - Google Patents
集積回路等のためのエラストマコネクタとその製法Info
- Publication number
- JPH07122322A JPH07122322A JP3063991A JP6399191A JPH07122322A JP H07122322 A JPH07122322 A JP H07122322A JP 3063991 A JP3063991 A JP 3063991A JP 6399191 A JP6399191 A JP 6399191A JP H07122322 A JPH07122322 A JP H07122322A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support
- conductive
- connector
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920001971 elastomer Polymers 0.000 title claims abstract description 13
- 239000000806 elastomer Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000007787 solid Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 229920000642 polymer Polymers 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000002861 polymer material Substances 0.000 claims description 8
- 239000013536 elastomeric material Substances 0.000 claims description 7
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- -1 polysiloxane Polymers 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/146—By vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 集積回路等に接続されるコネクタの導電線の
幅寸法を極めて小さくしかつその導電性を極めて高くす
ること。 【構成】 集積回路等のためのエラストマコネクタを、
エラストマ材料からなる支持体と、それに形成された高
密度の導電線網とを含んで構成する。剥離可能な材料か
らなる層の上で、集積回路の製造で使用されるフォトエ
ッチングと金属適用とを行なうことにより、上記の目的
を達成する。
幅寸法を極めて小さくしかつその導電性を極めて高くす
ること。 【構成】 集積回路等のためのエラストマコネクタを、
エラストマ材料からなる支持体と、それに形成された高
密度の導電線網とを含んで構成する。剥離可能な材料か
らなる層の上で、集積回路の製造で使用されるフォトエ
ッチングと金属適用とを行なうことにより、上記の目的
を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路等のためのエ
ラストマコネクタとその製法に関する。
ラストマコネクタとその製法に関する。
【０００２】
【従来の技術】集積回路、混成回路、試験，供給もしく
は制御回路等の入力／出力導体間を電気的に接続するた
めの電気コネクタであって、エラストマ材料からなる支
持体と、それに支持されて形成された幅寸法の小さな導
電線とを含むものが既に存在する。このようなコネクタ
は、互いに接続されるべき回路の上もしくは中間に正し
く配置されて、前記導電線がそれら回路の入力／出力導
体に押しつけられれば充分である。
は制御回路等の入力／出力導体間を電気的に接続するた
めの電気コネクタであって、エラストマ材料からなる支
持体と、それに支持されて形成された幅寸法の小さな導
電線とを含むものが既に存在する。このようなコネクタ
は、互いに接続されるべき回路の上もしくは中間に正し
く配置されて、前記導電線がそれら回路の入力／出力導
体に押しつけられれば充分である。
【０００３】上記のコネクタはそれ以前のコネクタに比
べ多くの利点を有している。即ち、単位長さ当たりの導
電線の密度が大きいこと、使用できる温度範囲が広いこ
と、ショックや振動に強いこと、損傷を伴わないで何度
も接続したり外したりできること、多くの種類の化学物
質に耐えること（シリコンからなるエラストマは特に酸
素，オゾン，紫外線に対して強い）等である。更に、エ
ラストマ支持体の可撓性により、正確には同一のレベル
にない回路同士をその僅かな変形を利用することによっ
てうまく接続することができる。
べ多くの利点を有している。即ち、単位長さ当たりの導
電線の密度が大きいこと、使用できる温度範囲が広いこ
と、ショックや振動に強いこと、損傷を伴わないで何度
も接続したり外したりできること、多くの種類の化学物
質に耐えること（シリコンからなるエラストマは特に酸
素，オゾン，紫外線に対して強い）等である。更に、エ
ラストマ支持体の可撓性により、正確には同一のレベル
にない回路同士をその僅かな変形を利用することによっ
てうまく接続することができる。
【０００４】
【発明が解決しようとする課題】しかし、上記のコネク
タには以下のような問題点がある。 １．導電線が支持体のエラストマ中への炭素もしくは銀
の拡散によって形成される場合においては、それらの導
電性は限定されてしまい、またその幅寸法も精々２５ミ
クロンに止まること、２．導電線がエラストマ支持体上
に導電性グリッド（銅，金等）を積層することによって
形成される場合においては、導電性は充分に高いが、幅
寸法が精々１００ミクロンであること、３．導電線の層
が一層に過ぎないこと、４．導電線が導体と絶縁体の薄
層をそれぞれ交互に積層したものから形成される場合等
においては、製造方法が相当に複雑となり、そのために
製造コストが高くなることがあり、また、そのような薄
層の厚さは各々約５０ミクロンであること、等である。
タには以下のような問題点がある。 １．導電線が支持体のエラストマ中への炭素もしくは銀
の拡散によって形成される場合においては、それらの導
電性は限定されてしまい、またその幅寸法も精々２５ミ
クロンに止まること、２．導電線がエラストマ支持体上
に導電性グリッド（銅，金等）を積層することによって
形成される場合においては、導電性は充分に高いが、幅
寸法が精々１００ミクロンであること、３．導電線の層
が一層に過ぎないこと、４．導電線が導体と絶縁体の薄
層をそれぞれ交互に積層したものから形成される場合等
においては、製造方法が相当に複雑となり、そのために
製造コストが高くなることがあり、また、そのような薄
層の厚さは各々約５０ミクロンであること、等である。
【０００５】本発明は、従来のコネクタに伴う上記の問
題点を解決することを課題としてなされたものである。
本発明の一つの目的は、上記の種類のコネクタであっ
て、エラストマ支持体と、それに形成された幅寸法の小
さい導電線とを含み、その導電線の幅寸法が１ミクロン
の小ささにまで低減されても、優れた導電性を示すコネ
クタを提供することである。本発明の他の目的は、上記
の種類のコネクタであって、導電線が複数の層に積層さ
れたコネクタを提供することである。本発明の更に別の
目的は、上記の種類のコネクタであって、集積回路、混
成回路等の製造におけるマイクロエレクトロニクス技術
においてこれまでに使用され、その信頼性が証明されて
いる手法を採用することにより、比較的簡易でかつ安価
な方法によって製造し得るコネクタを提供することであ
る。
題点を解決することを課題としてなされたものである。
本発明の一つの目的は、上記の種類のコネクタであっ
て、エラストマ支持体と、それに形成された幅寸法の小
さい導電線とを含み、その導電線の幅寸法が１ミクロン
の小ささにまで低減されても、優れた導電性を示すコネ
クタを提供することである。本発明の他の目的は、上記
の種類のコネクタであって、導電線が複数の層に積層さ
れたコネクタを提供することである。本発明の更に別の
目的は、上記の種類のコネクタであって、集積回路、混
成回路等の製造におけるマイクロエレクトロニクス技術
においてこれまでに使用され、その信頼性が証明されて
いる手法を採用することにより、比較的簡易でかつ安価
な方法によって製造し得るコネクタを提供することであ
る。
【０００６】
【課題を解決するための手段】上記の目的のために、本
発明は、エラストマ材料からなる支持体と、その支持体
に形成された幅寸法の小さな複数の導電線とを含み、そ
れらの導電線の端部が集積回路等の複数の入力／出力導
体と圧力接触によって接続されるコネクタであって、前
記導電線が固体の連続的金属導体であって、前記支持体
に部分的に埋設され、前記幅寸法が最小約１ミクロンで
あることを特徴とするコネクタを提供する。
発明は、エラストマ材料からなる支持体と、その支持体
に形成された幅寸法の小さな複数の導電線とを含み、そ
れらの導電線の端部が集積回路等の複数の入力／出力導
体と圧力接触によって接続されるコネクタであって、前
記導電線が固体の連続的金属導体であって、前記支持体
に部分的に埋設され、前記幅寸法が最小約１ミクロンで
あることを特徴とするコネクタを提供する。
【０００７】前記導電線の厚さ寸法は最小で数ミクロン
である。好適には、前記支持体のエラストマ材料は透明
とされる。それにより、集積回路もしくは混成回路に対
する本コネクタの正確な位置決めが容易に為される。本
発明の他の特徴によれば、前記導電線が少なくとも二層
に積層されて形成され、その中の上層が誘電性ポリマ材
料によって下層から分離され、その下層の導電線が前記
ポリマ材料をその厚さ方向に貫通する導電性金属スタッ
ドによって上層の導電線もしくは導電領域と接続され
る。導電線のこのような積層によって、本発明のコネク
タへの接続密度が更に高められる。無論、前記少なくと
も二層の間に挿入される前記ポリマ材料もまた、本発明
のコネクタの位置決めを容易とするために前記支持体の
エラストマ材料と同様、透明であることが好ましい。
である。好適には、前記支持体のエラストマ材料は透明
とされる。それにより、集積回路もしくは混成回路に対
する本コネクタの正確な位置決めが容易に為される。本
発明の他の特徴によれば、前記導電線が少なくとも二層
に積層されて形成され、その中の上層が誘電性ポリマ材
料によって下層から分離され、その下層の導電線が前記
ポリマ材料をその厚さ方向に貫通する導電性金属スタッ
ドによって上層の導電線もしくは導電領域と接続され
る。導電線のこのような積層によって、本発明のコネク
タへの接続密度が更に高められる。無論、前記少なくと
も二層の間に挿入される前記ポリマ材料もまた、本発明
のコネクタの位置決めを容易とするために前記支持体の
エラストマ材料と同様、透明であることが好ましい。
【０００８】本発明は更に、上記の種類のコネクタの製
法であって、支持体の表面にポリシロキサン等の剥離可
能な材料からなる薄い層を設ける工程と、その剥離可能
層とその下の前記支持体表面とに溝を形成する工程と、
前記剥離可能層上と支持体の溝内とに導電性の薄い金属
層を設ける工程と、前記剥離可能層をそれを覆った前記
金属層と共に前記支持体から剥離して前記支持体の溝内
の金属のみを残す工程とを含むことを特徴とする製法を
提供する。
法であって、支持体の表面にポリシロキサン等の剥離可
能な材料からなる薄い層を設ける工程と、その剥離可能
層とその下の前記支持体表面とに溝を形成する工程と、
前記剥離可能層上と支持体の溝内とに導電性の薄い金属
層を設ける工程と、前記剥離可能層をそれを覆った前記
金属層と共に前記支持体から剥離して前記支持体の溝内
の金属のみを残す工程とを含むことを特徴とする製法を
提供する。
【０００９】具体的には、前記金属層を設ける前に行な
われる前記溝を形成する工程が、前記剥離可能層上に感
光性樹脂層を設ける工程と、その樹脂層に対しマスクを
介して適当な種類の光照射を行なう工程と、前記樹脂層
を現像する工程と、前記剥離可能層と前記支持体表面と
をエッチングする工程とを含むことができる。
われる前記溝を形成する工程が、前記剥離可能層上に感
光性樹脂層を設ける工程と、その樹脂層に対しマスクを
介して適当な種類の光照射を行なう工程と、前記樹脂層
を現像する工程と、前記剥離可能層と前記支持体表面と
をエッチングする工程とを含むことができる。
【００１０】本発明の他の特徴によれば、本方法は更
に、始めに前記支持体表面上にポリマ材料からなる薄い
中間層を設ける工程を含み、前記剥離可能層はその中間
層上に設けられ、前記支持体表面と同時にその中間層も
エッチングされる。ポリマ材料からなるこの薄い中間層
の存在によって、特に、前記支持体表面から見た前記導
電線の高さを容易に調節することができる。実際には、
前記金属層の形成と前記剥離可能層の除去の後に、前記
中間層を更にエッチングしてその厚さを薄くし、それに
より前記支持体表面から見た前記導電線の高さを調節す
ることができる。
に、始めに前記支持体表面上にポリマ材料からなる薄い
中間層を設ける工程を含み、前記剥離可能層はその中間
層上に設けられ、前記支持体表面と同時にその中間層も
エッチングされる。ポリマ材料からなるこの薄い中間層
の存在によって、特に、前記支持体表面から見た前記導
電線の高さを容易に調節することができる。実際には、
前記金属層の形成と前記剥離可能層の除去の後に、前記
中間層を更にエッチングしてその厚さを薄くし、それに
より前記支持体表面から見た前記導電線の高さを調節す
ることができる。
【００１１】本発明の更に他の特徴によれば、本方法は
更に、前記導電線が形成された前記支持体表面をポリマ
材料からなる薄い層で覆う工程と、そのポリマ層を貫通
して前記導電線と接続される導電スタッドを前記の方法
によるエッチング及び金属配置によって形成する工程
と、ポリマ材料からなる薄い第二の層を設ける工程と、
前記のエッチング及び金属配置によってその第二ポリマ
層に第二の群の導電線もしくは導電領域をその一部が前
記スタッドに接続されるように形成する工程とを含む。
このようにすれば、導電線が二層に積層されたコネクタ
が簡易に形成される。また、上記の操作を繰り返すこと
により、導電線が数層に積層されたコネクタを製造する
ことができる。
更に、前記導電線が形成された前記支持体表面をポリマ
材料からなる薄い層で覆う工程と、そのポリマ層を貫通
して前記導電線と接続される導電スタッドを前記の方法
によるエッチング及び金属配置によって形成する工程
と、ポリマ材料からなる薄い第二の層を設ける工程と、
前記のエッチング及び金属配置によってその第二ポリマ
層に第二の群の導電線もしくは導電領域をその一部が前
記スタッドに接続されるように形成する工程とを含む。
このようにすれば、導電線が二層に積層されたコネクタ
が簡易に形成される。また、上記の操作を繰り返すこと
により、導電線が数層に積層されたコネクタを製造する
ことができる。
【００１２】
【作用】このように、本発明のコネクタにおいては、導
電線網が極めて高い密度で得られ、しかも、それらの抵
抗は銅，アルミニウム等の固体の連続的金属導体からな
るために非常に低い。本発明のコネクタは、複数の集積
回路を担持し多数の入力／出力導体を有する混成回路上
での接続アセンブリの形成に特に適している。また、本
発明の方法においては、集積電子回路の製造において現
在までに使用されその信頼性が証明された手法を採用す
ることにより、前記導電線の寸法を幅に関してもまた厚
さに関しても必要に応じて極めて小さな値とすることが
できる。本発明の方法は、信頼性と精度とに優れ、ま
た、既存の設備を使用して実施し得る。
電線網が極めて高い密度で得られ、しかも、それらの抵
抗は銅，アルミニウム等の固体の連続的金属導体からな
るために非常に低い。本発明のコネクタは、複数の集積
回路を担持し多数の入力／出力導体を有する混成回路上
での接続アセンブリの形成に特に適している。また、本
発明の方法においては、集積電子回路の製造において現
在までに使用されその信頼性が証明された手法を採用す
ることにより、前記導電線の寸法を幅に関してもまた厚
さに関しても必要に応じて極めて小さな値とすることが
できる。本発明の方法は、信頼性と精度とに優れ、ま
た、既存の設備を使用して実施し得る。
【００１３】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。それにより本発明はより良く理解され、本発
明の他の特徴、詳細、利点が明確となるであろう。図１
と図２には、本発明のコネクタの異なる実施例がそれぞ
れ概略的に図示されている。図１のコネクタは、エラス
トマ材料からなる支持体１０を含んでいる。支持体１０
の厚さは例えば約２ｍｍである。この支持体１０の表面
１２に導電線１４が形成されている。各導電線１４は対
応する２つのコンタクト部（導電領域）１６，１８の間
を接続している。コンタクト部１６は支持体１０の端縁
に沿って形成され、コンタクト部１８は混成回路もしく
は集積回路の場所の辺に沿って形成されている。
説明する。それにより本発明はより良く理解され、本発
明の他の特徴、詳細、利点が明確となるであろう。図１
と図２には、本発明のコネクタの異なる実施例がそれぞ
れ概略的に図示されている。図１のコネクタは、エラス
トマ材料からなる支持体１０を含んでいる。支持体１０
の厚さは例えば約２ｍｍである。この支持体１０の表面
１２に導電線１４が形成されている。各導電線１４は対
応する２つのコンタクト部（導電領域）１６，１８の間
を接続している。コンタクト部１６は支持体１０の端縁
に沿って形成され、コンタクト部１８は混成回路もしく
は集積回路の場所の辺に沿って形成されている。
【００１４】本発明においては、導電線１４の幅寸法を
１ミクロン程度の小ささとし、また、その厚さ寸法を数
ミクロンとすることができる。実際には、導電線１４の
幅寸法は使用目的に応じて所望の値とすることが可能で
あり、例えば、５，１０，２５，５０，１００ミクロン
の幅とすることができる。導電線１４は、銅，アルミニ
ウム，銀，金等の金属の固体の連続的導体であるので、
極めて高い導電性を示す。
１ミクロン程度の小ささとし、また、その厚さ寸法を数
ミクロンとすることができる。実際には、導電線１４の
幅寸法は使用目的に応じて所望の値とすることが可能で
あり、例えば、５，１０，２５，５０，１００ミクロン
の幅とすることができる。導電線１４は、銅，アルミニ
ウム，銀，金等の金属の固体の連続的導体であるので、
極めて高い導電性を示す。
【００１５】図２に図示されているコネクタもまた、エ
ラストマ材料からなる支持体１０を含み、その表面１２
上に一連の導電線１４が形成されている。導電線１４
は、破線で示された導体２０と導体２２とを接続してい
る。導体２０は例えばテストカード（test card ）に設
けられた導体であり、他方、導体２２は混成回路もしく
は集積回路の入力／出力導体である。導電線１４の幅寸
法は導体２０，２２の幅寸法に比べて極めて小さくし得
るので、各導体ペア２０，２２には複数の導電線１４が
対応させられて導体間の過剰な接続が達成され、その結
果、本コネクタは、接続されるべきコンポーネントに対
して容易に位置決めされることになる。このような接続
の過剰はまた、望ましい電気的接続を確保するための保
証ともなる。支持体１０は、不透明なフッ素含有ゴムか
ら形成することも、コネクタの正確な位置決めを容易と
するためシリコンを主体とする透明なエラストマから形
成することもできる。
ラストマ材料からなる支持体１０を含み、その表面１２
上に一連の導電線１４が形成されている。導電線１４
は、破線で示された導体２０と導体２２とを接続してい
る。導体２０は例えばテストカード（test card ）に設
けられた導体であり、他方、導体２２は混成回路もしく
は集積回路の入力／出力導体である。導電線１４の幅寸
法は導体２０，２２の幅寸法に比べて極めて小さくし得
るので、各導体ペア２０，２２には複数の導電線１４が
対応させられて導体間の過剰な接続が達成され、その結
果、本コネクタは、接続されるべきコンポーネントに対
して容易に位置決めされることになる。このような接続
の過剰はまた、望ましい電気的接続を確保するための保
証ともなる。支持体１０は、不透明なフッ素含有ゴムか
ら形成することも、コネクタの正確な位置決めを容易と
するためシリコンを主体とする透明なエラストマから形
成することもできる。
【００１６】次に、図３の（ａ）〜（ｇ）には、本発明
のコネクタ製造方法の主要な工程が概略的に図示されて
いる。図３の（ａ）において、符号１０は、図１および
図２と同様に、エラストマ材料からなる支持体を示して
いる。支持体１０の表面１２は、ポリマ材料（例えば、
透明なエポキシ樹脂）からなる薄い中間層２４で覆われ
る。中間層２４は、ポリシロキサン等の剥離可能な材料
からなる薄い層（一般にリフト−オフ層と呼ばれる）２
６で覆われる。リフト−オフ層２６上には、最後に、感
光性の樹脂からなる薄い層２８が設けられる。支持体１
０の厚さは例えば約２ｍｍであり、他方、中間層２４の
厚さは約２〜３ミクロンである。また、リフト−オフ層
２６の厚さは約０．３〜０．５ミクロンであり、感光性
樹脂層２８の厚さは１〜１．５ミクロンである。
のコネクタ製造方法の主要な工程が概略的に図示されて
いる。図３の（ａ）において、符号１０は、図１および
図２と同様に、エラストマ材料からなる支持体を示して
いる。支持体１０の表面１２は、ポリマ材料（例えば、
透明なエポキシ樹脂）からなる薄い中間層２４で覆われ
る。中間層２４は、ポリシロキサン等の剥離可能な材料
からなる薄い層（一般にリフト−オフ層と呼ばれる）２
６で覆われる。リフト−オフ層２６上には、最後に、感
光性の樹脂からなる薄い層２８が設けられる。支持体１
０の厚さは例えば約２ｍｍであり、他方、中間層２４の
厚さは約２〜３ミクロンである。また、リフト−オフ層
２６の厚さは約０．３〜０．５ミクロンであり、感光性
樹脂層２８の厚さは１〜１．５ミクロンである。
【００１７】本発明の方法の第一の工程は、支持体１０
の表面１２上に形成されるべき導電線１４のネットワー
クもしくはパターンを規定するマスクを介して感光性樹
脂層２８に紫外線等の適当な光を照射することにより、
該樹脂層２８を光学的に分離（isolate ）することであ
る。この分離の後、樹脂層２８を現像（develope）する
と（ｂ）に示す構成が得られる。本発明の方法において
は次いで、導電線１４のパターンを、まず六フッ化イオ
ウ（ＳＦ6 ）を用いてリフト−オフ層２６にエッチング
し（図３の（ｃ））、更に、酸素リッチプラズマ（oxyg
en rich plasma）を用いて中間層２４と支持体１０とに
エッチングする（図３の（ｄ））。このエッチングによ
って、支持体１０の表面１２に溝３０が形成され、この
溝３０の中に導電線１４が部分的に埋設されることにな
る。
の表面１２上に形成されるべき導電線１４のネットワー
クもしくはパターンを規定するマスクを介して感光性樹
脂層２８に紫外線等の適当な光を照射することにより、
該樹脂層２８を光学的に分離（isolate ）することであ
る。この分離の後、樹脂層２８を現像（develope）する
と（ｂ）に示す構成が得られる。本発明の方法において
は次いで、導電線１４のパターンを、まず六フッ化イオ
ウ（ＳＦ6 ）を用いてリフト−オフ層２６にエッチング
し（図３の（ｃ））、更に、酸素リッチプラズマ（oxyg
en rich plasma）を用いて中間層２４と支持体１０とに
エッチングする（図３の（ｄ））。このエッチングによ
って、支持体１０の表面１２に溝３０が形成され、この
溝３０の中に導電線１４が部分的に埋設されることにな
る。
【００１８】本発明の次の工程は、こうして得られた支
持体１０の上、つまり、溝３０の内部とリフト−オフ層
２６の上とに、選択された金属の薄い層３２を設けるこ
とである（図３の（ｅ））。この金属層３２の厚さは、
中間層２４の上面の高さにほぼ対応する高さを超えて溝
３０を満たすように、例えば約５ミクロンもしくはそれ
以上とされる。金属層３２を形成する手法は適当に選択
することができ、例えば、蒸着、吹き付けの他に、吹き
付けによる薄層の形成とその薄層の電気化学的成長によ
る肥厚化、さらに、化学蒸着がある。無論、支持体１０
のエラストマ材料と中間層２４のポリマ材料とは、金属
層３２の形成温度に耐え得るものから選ばれる。金属層
３２の形成温度は例えば、約１５０〜２５０℃である。
持体１０の上、つまり、溝３０の内部とリフト−オフ層
２６の上とに、選択された金属の薄い層３２を設けるこ
とである（図３の（ｅ））。この金属層３２の厚さは、
中間層２４の上面の高さにほぼ対応する高さを超えて溝
３０を満たすように、例えば約５ミクロンもしくはそれ
以上とされる。金属層３２を形成する手法は適当に選択
することができ、例えば、蒸着、吹き付けの他に、吹き
付けによる薄層の形成とその薄層の電気化学的成長によ
る肥厚化、さらに、化学蒸着がある。無論、支持体１０
のエラストマ材料と中間層２４のポリマ材料とは、金属
層３２の形成温度に耐え得るものから選ばれる。金属層
３２の形成温度は例えば、約１５０〜２５０℃である。
【００１９】本方法の次の工程は、（ｆ）に示されてい
る。この工程では、リフト−オフ層２６がそれを覆って
いる金属層３２と共に剥離される。この剥離は、物理的
にも（液体窒素に浸し、リフト−オフ層２６と中間層２
４もしくは支持体１０との間の熱膨張差を利用して層間
剥離を生じさせる）、化学的にも（リフト−オフ層２６
の材料をアタックする希釈フッ化水素酸溶液を使用す
る）行なわれ得る。必要ならば、予備的に金属層３２を
限定的に化学エッチングして、溝３０を満たす金属と、
リフト−オフ層２６上に形成された金属層３２との間の
極めて薄いブリッジ３４を破壊しておいてもよい。こう
して、溝３０を満たす金属が導電線１４となる。支持体
１４の表面１２から見た導電線１４の高さは、酸素リッ
チプラズマによって中間層２４を更にエッチングしその
厚さを低減させることにより調節することができる（図
３の（ｇ））。必要ならば、中間層２４は完全に除去し
ても構わない。
る。この工程では、リフト−オフ層２６がそれを覆って
いる金属層３２と共に剥離される。この剥離は、物理的
にも（液体窒素に浸し、リフト−オフ層２６と中間層２
４もしくは支持体１０との間の熱膨張差を利用して層間
剥離を生じさせる）、化学的にも（リフト−オフ層２６
の材料をアタックする希釈フッ化水素酸溶液を使用す
る）行なわれ得る。必要ならば、予備的に金属層３２を
限定的に化学エッチングして、溝３０を満たす金属と、
リフト−オフ層２６上に形成された金属層３２との間の
極めて薄いブリッジ３４を破壊しておいてもよい。こう
して、溝３０を満たす金属が導電線１４となる。支持体
１４の表面１２から見た導電線１４の高さは、酸素リッ
チプラズマによって中間層２４を更にエッチングしその
厚さを低減させることにより調節することができる（図
３の（ｇ））。必要ならば、中間層２４は完全に除去し
ても構わない。
【００２０】このように、図３の（ａ）〜（ｇ）に示す
方法によれば、図１もしくは図２に示すようなコネク
タ、つまり、導電線が１層に構成されたコネクタが得ら
れる。そして、この方法を繰り返すことにより、導電線
を複数層に積層したコネクタを製造し得ることが容易に
理解されるであろう。そのための手順の例が、図４の
（ａ）〜（ｅ）に概略的に示されている。
方法によれば、図１もしくは図２に示すようなコネク
タ、つまり、導電線が１層に構成されたコネクタが得ら
れる。そして、この方法を繰り返すことにより、導電線
を複数層に積層したコネクタを製造し得ることが容易に
理解されるであろう。そのための手順の例が、図４の
（ａ）〜（ｅ）に概略的に示されている。
【００２１】図４の（ａ）において、エラストマ材料よ
りなる支持体１０の表面１２は、支持体１０に埋設され
た固体の連続的金属導体で構成された導電線１４のネッ
トワークを含んでいる。つまり、導電線１４の上面はほ
ぼ支持体１０の上面１２と面一となっている。導電線１
４は、図３の（ａ）〜（ｇ）の実施例での方法を使用し
て支持体１０上に形成されているが、導電線１４で満た
された溝３０の深さは導電線１４が支持体１０から実質
的に飛び出さないように計算されている。図４の（ｂ）
に示された本方法の次の工程は、支持体１０上に、中間
層２４の材料と同様のポリマ材料等を用いて薄い層３６
を設けることである。このポリマ層３６の厚さは例えば
約５ミクロンである。本方法の次の工程は、このポリマ
層３６に、導電線１４に接続されかつポリマ層３６をそ
の厚さ方向に完全に貫通してその上面まで伸びる金属導
電スタッド３８を形成することである。このようなポリ
マ層３６のエッチングと、スタッド３８を形成する金属
の適用とは、図３の（ａ）〜（ｆ）に示した方法の各工
程と同様に行なわれる。
りなる支持体１０の表面１２は、支持体１０に埋設され
た固体の連続的金属導体で構成された導電線１４のネッ
トワークを含んでいる。つまり、導電線１４の上面はほ
ぼ支持体１０の上面１２と面一となっている。導電線１
４は、図３の（ａ）〜（ｇ）の実施例での方法を使用し
て支持体１０上に形成されているが、導電線１４で満た
された溝３０の深さは導電線１４が支持体１０から実質
的に飛び出さないように計算されている。図４の（ｂ）
に示された本方法の次の工程は、支持体１０上に、中間
層２４の材料と同様のポリマ材料等を用いて薄い層３６
を設けることである。このポリマ層３６の厚さは例えば
約５ミクロンである。本方法の次の工程は、このポリマ
層３６に、導電線１４に接続されかつポリマ層３６をそ
の厚さ方向に完全に貫通してその上面まで伸びる金属導
電スタッド３８を形成することである。このようなポリ
マ層３６のエッチングと、スタッド３８を形成する金属
の適用とは、図３の（ａ）〜（ｆ）に示した方法の各工
程と同様に行なわれる。
【００２２】図４の（ｄ）に示す次の工程は、ポリマ層
３６と接続スタッド３８の上にポリマ材料を使用して薄
い第二の層４０を設けることである。この第二のポリマ
層４０の材料は、第一のポリマ層３６と同一のものを使
用してよい。前記のエッチング操作と金属適用操作とを
繰り返すことにより、第二ポリマ層４０に、一方でコン
タクト線もしくはコンタクト領域４２を形成し、他方で
導電線４４の第二のネットワークを形成する。導電線４
４は下層の導電線１４から第一ポリマ層３６によって分
離され、また、その少なくとも一部は導電線１４と交差
する。酸素リッチプラズマによる最終的なエッチングに
よって第二ポリマ層４０の厚さを減らし、それにより、
導電領域４２と導電線４４を部分的に突出させる。こう
して、導電線が二層１４，４４からなる電気コネクタが
得られる。
３６と接続スタッド３８の上にポリマ材料を使用して薄
い第二の層４０を設けることである。この第二のポリマ
層４０の材料は、第一のポリマ層３６と同一のものを使
用してよい。前記のエッチング操作と金属適用操作とを
繰り返すことにより、第二ポリマ層４０に、一方でコン
タクト線もしくはコンタクト領域４２を形成し、他方で
導電線４４の第二のネットワークを形成する。導電線４
４は下層の導電線１４から第一ポリマ層３６によって分
離され、また、その少なくとも一部は導電線１４と交差
する。酸素リッチプラズマによる最終的なエッチングに
よって第二ポリマ層４０の厚さを減らし、それにより、
導電領域４２と導電線４４を部分的に突出させる。こう
して、導電線が二層１４，４４からなる電気コネクタが
得られる。
【００２３】図４の（ｂ）〜（ｅ）の工程を繰り返すこ
とによって、導電線が互いに交差する数層に積層された
コネクタを製造することができる。このようなコネクタ
は、接続すべき点の数が非常に多い場合や、接続のため
に導電線の交差が避け難いような場合、例えば回路のコ
ンタクト点が面全体に分布していたり若しくは同心円状
の複数の面に分布していたりする場合に特に有用であ
る。
とによって、導電線が互いに交差する数層に積層された
コネクタを製造することができる。このようなコネクタ
は、接続すべき点の数が非常に多い場合や、接続のため
に導電線の交差が避け難いような場合、例えば回路のコ
ンタクト点が面全体に分布していたり若しくは同心円状
の複数の面に分布していたりする場合に特に有用であ
る。
【００２４】
【発明の効果】一般に、本発明は以下のような効果を有
する。 １．導電性接続線が極めて細く（１ミクロン乃至はそれ
以上）、かつ、非常に小さな間隔（５〜１０ミクロン乃
至それ以上）で形成され得る。 ２．しかもそのような導電線が極めて高い導電性を示
す。 ３．本発明のコネクタの導体と回路の導体との間の接触
は物理的な押圧によって為されることから、本コネクタ
は多数の入力／出力部を有する回路の接続ばかりでな
く、そのような回路をテストするためにも利用できる。 ４．導電線を複数の層に積層して形成することができ
る。 ５．製造方法の信頼性が高く、集積回路の製造で実証済
みの手法と手段とを使用する。 ６．従来の同類のコネクタの製造方法よりも一般に速
く、コストが低い。
する。 １．導電性接続線が極めて細く（１ミクロン乃至はそれ
以上）、かつ、非常に小さな間隔（５〜１０ミクロン乃
至それ以上）で形成され得る。 ２．しかもそのような導電線が極めて高い導電性を示
す。 ３．本発明のコネクタの導体と回路の導体との間の接触
は物理的な押圧によって為されることから、本コネクタ
は多数の入力／出力部を有する回路の接続ばかりでな
く、そのような回路をテストするためにも利用できる。 ４．導電線を複数の層に積層して形成することができ
る。 ５．製造方法の信頼性が高く、集積回路の製造で実証済
みの手法と手段とを使用する。 ６．従来の同類のコネクタの製造方法よりも一般に速
く、コストが低い。
【図１】本発明に係るコネクタの部分正面図である。
【図２】本発明に係るコネクタの変更例の部分正面図で
ある。
ある。
【図３】本発明に係るコネクタ製造方法の主要な工程を
概略的に示す図である。
概略的に示す図である。
【図４】本発明に係るコネクタ製造方法の変更例の主要
な工程を概略的に示す図である。
な工程を概略的に示す図である。
１０ 支持体 １４ 導電線 ２４ 中間層 ２６ リフト−オフ層 ２８ 感光樹脂層 ３０ 溝 ３２ 金属層 ３６ ポリマ層 ３８ 金属スタッド ４０ ポリマ層 ４２ コンタクト線 ４４ 導電線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3213 Ｈ０５Ｋ 3/02 Ａ
Claims (11)
- 【請求項１】 エラストマ材料からなる支持体と、その
支持体に形成された幅寸法の小さな複数の導電線とを含
み、それらの導電線の端部が集積回路等の複数の入力／
出力導体と圧力接触によって接続されるコネクタであっ
て、前記導電線が固体の連続的金属導体であって、前記
支持体に部分的に埋設され、前記幅寸法が最小約１ミク
ロンであることを特徴とするコネクタ。 - 【請求項２】 前記導電線の厚さ寸法が最小数ミクロン
である請求項１のコネクタ。 - 【請求項３】 前記導電線の間隔が最小数ミクロンであ
る請求項１または２のコネクタ。 - 【請求項４】 前記支持体を構成する前記エラストマ材
料が透明である請求項１ないし３のいずれかに記載のコ
ネクタ。 - 【請求項５】 前記導電線が少なくとも二層に積層され
て形成され、そのうちの上層が誘電性ポリマ材料によっ
て下層から分離され、その下層の導電線が前記ポリマ材
料をその厚さ方向に貫通する導電性金属スタッドによっ
て上層の導電線と接続される請求項１ないし４のいずれ
かに記載のコネクタ。 - 【請求項６】 前記ポリマ材料が透明である請求項５の
コネクタ。 - 【請求項７】 エラストマ材料からなる支持体と、その
支持体に形成される幅寸法の小さな導電線とを含むコネ
クタの製法であって、前記支持体の表面にポリシロキサ
ン等の剥離可能な材料からなる薄い層を設ける工程と、
その剥離可能層とその下の前記支持体表面とに溝を形成
する工程と、前記剥離可能層上と前記支持体の溝内とに
導電性の薄い金属層を設ける工程と、前記剥離可能層を
それを覆った前記金属層と共に前記支持体から剥離して
前記支持体の溝内の金属のみを残す工程とを含むことを
特徴とする製法。 - 【請求項８】 前記金属層を設ける前に行なわれる前記
溝を形成する工程が、フォトエッチングのために、前記
剥離可能層上に感光性樹脂層を設ける工程と、その樹脂
層に対しマスクを介して適当な種類の光照射を行なう工
程と、前記樹脂層を現像する工程と、前記剥離可能層と
前記支持体表面とをエッチングする工程とを含む請求項
７の製法。 - 【請求項９】 更に、始めに前記支持体表面上にポリマ
材料からなる薄い中間層を設ける工程を含み、前記剥離
可能層はその中間層上に設けられ、前記支持体表面と同
時にその中間層がエッチングされる請求項７または８の
製法。 - 【請求項１０】 前記金属層の形成と前記剥離可能層の
除去の後に、前記中間層を更にエッチングしてその厚さ
を薄くする請求項９の製法。 - 【請求項１１】 更に、前記導電線が形成された前記支
持体表面をポリマ材料からなる薄い層で覆う工程と、そ
のポリマ層を貫通して前記導電線と接続される導電スタ
ッドをエッチング及び金属配置によって形成する工程
と、ポリマ材料からなる薄い第二の層を設ける工程と、
エッチング及び金属配置によってその第二ポリマ層に第
二の群の導電線をその一部が前記スタッドに接続される
ように形成する工程とを含む請求項７ないし１０のいず
れかに記載の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9002781A FR2659495B1 (fr) | 1990-03-06 | 1990-03-06 | Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication. |
| FR9002781 | 1990-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122322A true JPH07122322A (ja) | 1995-05-12 |
Family
ID=9394406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063991A Pending JPH07122322A (ja) | 1990-03-06 | 1991-03-05 | 集積回路等のためのエラストマコネクタとその製法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5152868A (ja) |
| EP (1) | EP0446112A1 (ja) |
| JP (1) | JPH07122322A (ja) |
| FR (1) | FR2659495B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045844A (ja) * | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ｉｃ搭載用多層回路基板及びその製造法 |
| DE69233684D1 (de) * | 1991-02-22 | 2007-04-12 | Canon Kk | Elektrischer Verbindungskörper und Herstellungsverfahren dafür |
| CA2074648C (en) * | 1991-07-26 | 1999-02-23 | Hisashi Ishida | Polyimide multilayer wiring substrate and method for manufacturing the same |
| US5244534A (en) * | 1992-01-24 | 1993-09-14 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
| US5329695A (en) * | 1992-09-01 | 1994-07-19 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| US5661901A (en) * | 1995-07-10 | 1997-09-02 | Micron Technology, Inc. | Method for mounting and electrically interconnecting semiconductor dice |
| US5890915A (en) * | 1996-05-17 | 1999-04-06 | Minnesota Mining And Manufacturing Company | Electrical and thermal conducting structure with resilient conducting paths |
| US6403226B1 (en) | 1996-05-17 | 2002-06-11 | 3M Innovative Properties Company | Electronic assemblies with elastomeric members made from cured, room temperature curable silicone compositions having improved stress relaxation resistance |
| DE10332333B4 (de) * | 2003-07-16 | 2006-08-03 | Siemens Ag | Detektormodul |
| JP2012164388A (ja) * | 2011-02-07 | 2012-08-30 | Showa Denko Kk | 磁気記録媒体の製造方法及び磁気記録再生装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3711625A (en) * | 1971-03-31 | 1973-01-16 | Microsystems Int Ltd | Plastic support means for lead frame ends |
| US4400234A (en) * | 1975-11-13 | 1983-08-23 | Tektronix, Inc. | Method of manufacturing electrical connector |
| US4472876A (en) * | 1981-08-13 | 1984-09-25 | Minnesota Mining And Manufacturing Company | Area-bonding tape |
| US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
| US4650545A (en) * | 1985-02-19 | 1987-03-17 | Tektronix, Inc. | Polyimide embedded conductor process |
| US4964948A (en) * | 1985-04-16 | 1990-10-23 | Protocad, Inc. | Printed circuit board through hole technique |
| US4628406A (en) * | 1985-05-20 | 1986-12-09 | Tektronix, Inc. | Method of packaging integrated circuit chips, and integrated circuit package |
| US4681654A (en) * | 1986-05-21 | 1987-07-21 | International Business Machines Corporation | Flexible film semiconductor chip carrier |
| AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
| IL90601A0 (en) * | 1988-06-24 | 1990-01-18 | Unistructure Inc | Protected lead frames for inter-connecting semiconductor devices and their fabrication |
-
1990
- 1990-03-06 FR FR9002781A patent/FR2659495B1/fr not_active Expired - Fee Related
-
1991
- 1991-03-01 EP EP91400573A patent/EP0446112A1/fr not_active Withdrawn
- 1991-03-04 US US07/664,342 patent/US5152868A/en not_active Expired - Fee Related
- 1991-03-05 JP JP3063991A patent/JPH07122322A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2659495A1 (fr) | 1991-09-13 |
| EP0446112A1 (fr) | 1991-09-11 |
| US5152868A (en) | 1992-10-06 |
| FR2659495B1 (fr) | 1997-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116118B2 (en) | Method and apparatus for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability | |
| US4650545A (en) | Polyimide embedded conductor process | |
| US3378920A (en) | Method for producing an interconnection matrix | |
| KR870009472A (ko) | 3차원 집적회로와 그의 제조방법 | |
| US4188714A (en) | Rigid termination for flexible printed circuits | |
| JPH07122322A (ja) | 集積回路等のためのエラストマコネクタとその製法 | |
| EP0186818B1 (en) | Chip to pin interconnect method | |
| EP0735576A2 (en) | Integrated circuit fabrication | |
| US4652065A (en) | Method and apparatus for providing a carrier termination for a semiconductor package | |
| US4223435A (en) | Circuit board with self-locking terminals | |
| US3447038A (en) | Method and apparatus for interconnecting microelectronic circuit wafers | |
| KR100278460B1 (ko) | 전기 테스트용 배선 기판 및 그 제조법 | |
| JPS62261156A (ja) | 導電性バイア経路の形成方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| CN102082104B (zh) | 用于制造半导体器件的方法 | |
| US5982025A (en) | Wire fixation structure | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPH09106707A (ja) | 異方性導電シート及びその製造方法 | |
| JPH087657A (ja) | 異方性導電膜 | |
| JP2004015066A (ja) | エレクトリカルテスト用配線基板の製造方法 | |
| WO2002063683A2 (en) | Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method | |
| JPH01257394A (ja) | プリント配線板の製造方法 | |
| JP2004069707A (ja) | エレクトリカルテスト用配線基板 | |
| JPH01185946A (ja) | 半導体装置の製造方法 |