JPH0712197B2 - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JPH0712197B2 JPH0712197B2 JP22091588A JP22091588A JPH0712197B2 JP H0712197 B2 JPH0712197 B2 JP H0712197B2 JP 22091588 A JP22091588 A JP 22091588A JP 22091588 A JP22091588 A JP 22091588A JP H0712197 B2 JPH0712197 B2 JP H0712197B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- slicer
- sync signal
- signal separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダ等に使用される同期信号
分離回路、特に同期信号を一定時間遅延させてとり出す
同期信号分離回路に関するものである。
分離回路、特に同期信号を一定時間遅延させてとり出す
同期信号分離回路に関するものである。
従来の技術 第３図に従来の同期信号分離回路を示す。第３図におい
て、入力端子１に入力された複合映像信号はカップリン
グ容量２を介してクランプ回路３に供給され、ここで同
期信号の先端部の電位が固定される。その出力はスライ
サ回路４により予め定められた一定のレベルでスライス
され、同期信号成分が分離される。スライサ回路４の出
力は反転増幅回路５で反転され、さらに積分回路６で積
分されて第４図に示すような積分回路出力となる。この
積分回路出力は差動増幅回路７の一方の入力端子に供給
されると同時に検波回路８により同期信号先端部のピー
ク電位が検波され、その検波出力が差動増幅回路７のも
う一方の入力端子に供給される。差動増幅回路７では、
積分回路６の出力信号レベルと検波回路８の出力信号レ
ベルの差分を増幅し、出力端子９に出力する。
て、入力端子１に入力された複合映像信号はカップリン
グ容量２を介してクランプ回路３に供給され、ここで同
期信号の先端部の電位が固定される。その出力はスライ
サ回路４により予め定められた一定のレベルでスライス
され、同期信号成分が分離される。スライサ回路４の出
力は反転増幅回路５で反転され、さらに積分回路６で積
分されて第４図に示すような積分回路出力となる。この
積分回路出力は差動増幅回路７の一方の入力端子に供給
されると同時に検波回路８により同期信号先端部のピー
ク電位が検波され、その検波出力が差動増幅回路７のも
う一方の入力端子に供給される。差動増幅回路７では、
積分回路６の出力信号レベルと検波回路８の出力信号レ
ベルの差分を増幅し、出力端子９に出力する。
このようにすれば、出力端子９から、第４図に示すよう
に積分回路出力の立上がり部分で遅延時間T1をもつ同期
信号成分がとり出される。
に積分回路出力の立上がり部分で遅延時間T1をもつ同期
信号成分がとり出される。
発明が解決しようとする課題 ところが、実際の回路においては、ある種の目的でクラ
ンプ回路３の後段に他の回路を挿入した場合や、種々の
素子のばらつきによってDCオフセットが発生した場合
や、反転増幅回路５のゲインがばらついたとき等に、ス
ライサ回路４の出力端以降の信号レベルが予め定められ
た一定値にならず、積分回路６の出力波形の波高値が第
４図に示すようにばらつくことがある。このとき、出力
端子９に現われる同期信号の遅延時間も、第４図にT1,T
2で示すように積分回路出力の立上がり波形によって異
なることになり、予め定められた一定の遅延時間をもっ
た同期信号成分がとり出せなくなる。
ンプ回路３の後段に他の回路を挿入した場合や、種々の
素子のばらつきによってDCオフセットが発生した場合
や、反転増幅回路５のゲインがばらついたとき等に、ス
ライサ回路４の出力端以降の信号レベルが予め定められ
た一定値にならず、積分回路６の出力波形の波高値が第
４図に示すようにばらつくことがある。このとき、出力
端子９に現われる同期信号の遅延時間も、第４図にT1,T
2で示すように積分回路出力の立上がり波形によって異
なることになり、予め定められた一定の遅延時間をもっ
た同期信号成分がとり出せなくなる。
本発明はこのような従来の問題を解決する同期信号分離
回路を提供することを目的とする。
回路を提供することを目的とする。
課題を解決するための手段 本発明は第１のスライサ回路の後段に第２のスライサ回
路を挿入し、第２のスライサ回路のスライスレベルを検
波回路の出力を基準にして定めるようにしたものであ
る。
路を挿入し、第２のスライサ回路のスライスレベルを検
波回路の出力を基準にして定めるようにしたものであ
る。
作用 このようにすれば、第２のスライサ回路のスライスレベ
ルが検波回路から出力されるピーク検波値によって決ま
るため、常に一定のレベルに保たれる。このため素子の
ばらつき等によって第１のスライサ回路のスライスレベ
ルがばらついても、常に一定の遅延時間を得ることがで
きる。
ルが検波回路から出力されるピーク検波値によって決ま
るため、常に一定のレベルに保たれる。このため素子の
ばらつき等によって第１のスライサ回路のスライスレベ
ルがばらついても、常に一定の遅延時間を得ることがで
きる。
実施例 以下、本発明の一実施例について第１図，第２図ととも
に説明する。
に説明する。
第１図において、第３図と同一部分には同一符号を付し
て説明を省略する。第３図と異なるのは、反転増幅回路
５の後段に第２のスライサ回路10を接続し、この第２の
スライサ回路10のスライスレベルを検波回路８の出力で
決める点である。
て説明を省略する。第３図と異なるのは、反転増幅回路
５の後段に第２のスライサ回路10を接続し、この第２の
スライサ回路10のスライスレベルを検波回路８の出力で
決める点である。
以下その動作を第２図とともに説明する。
入力端子１に加えられた複合映像信号はカップリング容
量２を介してクランプ回路３に供給され、第２図に示す
ようなクランプ回路出力となる。このクランプ回路出力
は第１のスライサ回路４でスライスされ、第２図に示す
ような第１のスライサ出力となる。このとき、前述のよ
うな原因によりスライスレベルがばらつくため、第１の
スライサ回路４の出力端以降の信号レベルはばらつくこ
とがある。第１のスライサ出力は反転増幅回路５で反転
増幅され、その後段に挿入された第２のスライサ回路10
によって再びスライスされる。このとき、第２のスライ
サ回路10のスライスレベルは、検波回路８のピーク検波
出力レベルVrefを基準としたVref−Vcの一定値に維持さ
れている。このため積分回路６の出力の波高値Vcも一定
となり、検波回路８から出力されるピーク検波出力レベ
ルVrefと積分回路出力とを差動増幅回路７で差動増幅し
た出力は、波高値のばらつきがないため、常に一定の遅
延時間をもつことになる。
量２を介してクランプ回路３に供給され、第２図に示す
ようなクランプ回路出力となる。このクランプ回路出力
は第１のスライサ回路４でスライスされ、第２図に示す
ような第１のスライサ出力となる。このとき、前述のよ
うな原因によりスライスレベルがばらつくため、第１の
スライサ回路４の出力端以降の信号レベルはばらつくこ
とがある。第１のスライサ出力は反転増幅回路５で反転
増幅され、その後段に挿入された第２のスライサ回路10
によって再びスライスされる。このとき、第２のスライ
サ回路10のスライスレベルは、検波回路８のピーク検波
出力レベルVrefを基準としたVref−Vcの一定値に維持さ
れている。このため積分回路６の出力の波高値Vcも一定
となり、検波回路８から出力されるピーク検波出力レベ
ルVrefと積分回路出力とを差動増幅回路７で差動増幅し
た出力は、波高値のばらつきがないため、常に一定の遅
延時間をもつことになる。
発明の効果 本発明によれば、従来の同期信号分離回路に第２のスラ
イサ回路を付加するだけで、常に一定の遅延時間をもっ
た同期信号を分離することができる。
イサ回路を付加するだけで、常に一定の遅延時間をもっ
た同期信号を分離することができる。
第１図は本発明の一実施例における同期信号分離回路を
示すブロック図、第２図は第１図の各部の動作波形図、
第３図は従来の同期信号分離回路のブロック図、第４図
は第３図の動作を説明するための波形図である。 １……入力端子、２……カップリング容量、３……クラ
ンプ回路、４……第１のスライサ回路、５……反転増幅
回路、６……積分回路、７……差動増幅回路、８……検
波回路、９……出力端子、10……第２のスライサ回路。
示すブロック図、第２図は第１図の各部の動作波形図、
第３図は従来の同期信号分離回路のブロック図、第４図
は第３図の動作を説明するための波形図である。 １……入力端子、２……カップリング容量、３……クラ
ンプ回路、４……第１のスライサ回路、５……反転増幅
回路、６……積分回路、７……差動増幅回路、８……検
波回路、９……出力端子、10……第２のスライサ回路。
Claims (1)
- 【請求項１】入力複合映像信号中の同期信号成分の先端
電位を固定するクランプ回路と、上記クランプ回路の出
力を予め定められた第１のスライスレベルでスライスし
上記複合映像信号中の同期信号成分のみを分離する第１
のスライサ回路と、上記分離された同期信号成分を第２
のスライスレベルでスライスする第２のスライサ回路
と、上記第２のスライサ回路の出力を積分する積分回路
と、上記積分回路の出力のピーク値を検波する検波回路
と、上記積分回路の出力と上記検波回路の出力の差分を
増幅する差動増幅回路とを備え、上記第２のスライサ回
路の第２のスライスレベルを上記検波回路の出力を基準
に定めたことを特徴とする同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091588A JPH0712197B2 (ja) | 1988-09-02 | 1988-09-02 | 同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091588A JPH0712197B2 (ja) | 1988-09-02 | 1988-09-02 | 同期信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269078A JPH0269078A (ja) | 1990-03-08 |
| JPH0712197B2 true JPH0712197B2 (ja) | 1995-02-08 |
Family
ID=16758536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22091588A Expired - Lifetime JPH0712197B2 (ja) | 1988-09-02 | 1988-09-02 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712197B2 (ja) |
-
1988
- 1988-09-02 JP JP22091588A patent/JPH0712197B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0269078A (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1424813A (en) | Synchronization separator circuits | |
| JPH0712197B2 (ja) | 同期信号分離回路 | |
| EP0369892A3 (en) | Dropout detecting circuit | |
| US6259485B1 (en) | Sync separating circuit | |
| JPS643256Y2 (ja) | ||
| JPH0533584B2 (ja) | ||
| JP2708508B2 (ja) | 自動利得制御方法及び装置 | |
| JP3547970B2 (ja) | 同期分離回路 | |
| JP2581251B2 (ja) | 映像回線監視回路 | |
| JPS6221442B2 (ja) | ||
| JP2530307B2 (ja) | 映像・音声復調回路 | |
| JPS60167161A (ja) | ドロツプアウト検出回路 | |
| JPH054370Y2 (ja) | ||
| JP3863655B2 (ja) | 同期分離回路 | |
| JPH07162707A (ja) | 同期分離回路 | |
| JPH0213514B2 (ja) | ||
| JPS62272766A (ja) | ビデオ信号処理装置 | |
| JPS638675B2 (ja) | ||
| KR930004915Y1 (ko) | 비데오 테이프 레코더의 무신호 부분 자동 감지회로 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPS6272278A (ja) | 同期信号分離装置 | |
| JPH0441628Y2 (ja) | ||
| KR860001002Y1 (ko) | 영상신호의 노이즈 검출회로 | |
| JPH01264473A (ja) | 同期分離回路 | |
| JPH0646799B2 (ja) | 同期信号伸長器 |