JPH07120307B2 - Initial setting method - Google Patents

Initial setting method

Info

Publication number
JPH07120307B2
JPH07120307B2 JP1008114A JP811489A JPH07120307B2 JP H07120307 B2 JPH07120307 B2 JP H07120307B2 JP 1008114 A JP1008114 A JP 1008114A JP 811489 A JP811489 A JP 811489A JP H07120307 B2 JPH07120307 B2 JP H07120307B2
Authority
JP
Japan
Prior art keywords
address
memory
address register
circuit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1008114A
Other languages
Japanese (ja)
Other versions
JPH02188814A (en
Inventor
弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1008114A priority Critical patent/JPH07120307B2/en
Publication of JPH02188814A publication Critical patent/JPH02188814A/en
Publication of JPH07120307B2 publication Critical patent/JPH07120307B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 命令,及び、データを格納する記憶装置と、該記憶装置
のアドレスを保持する第1のアドレスレジスタ(MAR)
と、上記命令を演算する為の記憶回路と、該記憶回路の
アドレスを保持する第2のアドレスレジスタ(LSAR)と
から構成された演算処理装置の初期設定方式に関し、 サービスプロセッサ(SVP)を備えていなくても、演算
処理装置の初期設定ができることを目的とし、 上記第1のアドレスレジスタ(MAR)の出力と,上記第
2のアドレスレジスタ(LSAR)の出力とを切り替える手
段を備え、該演算処理装置の初期設定時には、該切り替
え手段によって、上記第1のアドレスレジスタ(MAR)
からの出力を、該記憶回路へ供給するように切り替
え、該記憶装置の初期設定時に、該記憶回路も同時に初
期設定をするように構成する。
DETAILED DESCRIPTION [Outline] A storage device that stores instructions and data, and a first address register (MAR) that holds an address of the storage device.
And a storage circuit for calculating the above instruction, and a second address register (LSAR) for holding the address of the storage circuit, which relates to an initial setting method of an arithmetic processing device, and a service processor (SVP) is provided. Even if it does not exist, a means for switching the output of the first address register (MAR) and the output of the second address register (LSAR) is provided for the purpose of enabling the initial setting of the arithmetic processing device, At the time of initial setting of the processing device, the switching means causes the first address register (MAR).
The output from is supplied to the memory circuit, and when the memory device is initialized, the memory circuit is also initialized at the same time.

〔産業上の利用分野〕[Industrial application field]

本発明は、命令,及び、データを格納する記憶装置と、
該記憶装置のアドレスを保持する第1のアドレスレジス
タ(MAR)と、上記命令を演算する為の記憶回路と、該
記憶回路のアドレスを保持する第2のアドレスレジスタ
(LSAR)とから構成された演算処理装置の初設定方式に
関する。
The present invention relates to a storage device that stores instructions and data,
It is composed of a first address register (MAR) for holding the address of the memory device, a memory circuit for calculating the above instruction, and a second address register (LSAR) for holding the address of the memory circuit. The present invention relates to an initial setting method for an arithmetic processing unit.

従来から、大型の計算機システムには、該計算機システ
ムの保守・運用を司ることを目的として、サービスプロ
セッサ(SVP)が備えられていることが多いが、該サー
ビスプロセッサ(SVP)がダウンした場合には、該計算
機システム本体の初期化は勿論、保守・運用に関する総
てのサービスが受けられなく問題があり、該計算機シス
テムの信頼度を向上させる為には、該サービスプロセッ
サ(SVP)を二重化する等の対策が要求される。
Conventionally, a large-scale computer system is often provided with a service processor (SVP) for the purpose of managing the maintenance and operation of the computer system, but when the service processor (SVP) goes down, Has a problem that all services related to maintenance and operation cannot be received, not to mention initialization of the computer system itself. In order to improve the reliability of the computer system, the service processor (SVP) is duplicated. Such measures are required.

このような事情に鑑み、最近の計算機システムにおいて
は、該サービスプロセッサ(SVP)が接続されていて
も,接続されなくても、システムの保守,運用に支障が
生じないシステムを構築することが考えられるようにな
っている。
In view of such circumstances, in a recent computer system, it is possible to construct a system that does not hinder the maintenance and operation of the system even if the service processor (SVP) is connected or not connected. It is designed to be used.

従って、該計算機システムの演算処理装置等において
も、該サービスプロセッサ(SVP)に依存することな
く、演算処理装置のみで初期設定することができること
が要求される。
Therefore, it is required that the arithmetic processing unit of the computer system can be initialized only by the arithmetic processing unit without depending on the service processor (SVP).

〔従来の技術と発明が解決しようとする課題〕[Problems to be Solved by Conventional Techniques and Inventions]

第2図は従来の初期設定方式を説明する図である。 FIG. 2 is a diagram for explaining a conventional initial setting method.

前述のように、通常の演算処理装置において、電源投入
時等での初期設定は、サービスプロセッサ(SVP)によ
って行うが、近年のサービスプロセッサ(SVP)レス化
動向に対応して、演算処理装置のみでも該初期設定をす
る必要がある。
As described above, in a normal arithmetic processing unit, the initial setting when the power is turned on is performed by the service processor (SVP). However, it is necessary to make the initial setting.

従来の演算処理装置のみでの初期設定は、本図に示され
ているように、例えば、記憶装置(メモリ)1に対して
は、メモリデータレジスタに、任意の初期設定データ
(例えば、全‘0'等、パリティの設定ができるデータで
あれば、特に、限定されない)を設定した後、メモリア
ドレスレジスタ(第1のアドレスレジスタ)(MAR)2
に対して設けられている。加算回路(+n)3を用いて、
該記憶装置(メモリ)1の全領域に対して初期設定を行
う。(この動作をシーケンス1という) 該記憶装置(メモリ)1に対する初期設定が終了する
と、命令を演算する為の記憶回路(内部レジスタ)6に
対する初期設定を行う為に、記憶回路アドレスレジスタ
(第2のアドレスレジスタ)(LSAR)7にも、加算回路
+n)8を設けて、且つ、演算回路(ALU)5の入力を
制御して、全‘0'等を入力するようにし、該記憶回路
(内部レジスタ)6に対する初期設定を行う。(この動
作をシーケンス2という) このように、従来の演算処理装置のみでの初期設定は、
初期設定すべき対象に対して、各々に初期設定の為のハ
ードウェアが必要であると共に、上記のように、該初期
設定動作がシーケンス1→シーケンス2というように、
シーケンシャルに進行する為、該初期設定処理に時間が
かかるという問題があった。
As shown in the figure, for example, the initial setting only by the conventional arithmetic processing device is performed by setting arbitrary initial setting data (for example, all the Memory data register (first address register) (MAR) 2 after setting the data such as 0 ', if parity can be set, is not particularly limited)
Is provided for. Using the adder circuit ( + n) 3,
Initial settings are made for all areas of the storage device (memory) 1. (This operation is referred to as sequence 1.) When the initialization of the memory device (memory) 1 is completed, the memory circuit address register (second register) is used to initialize the memory circuit (internal register) 6 for calculating an instruction. The address register) (LSAR) 7 is also provided with an adder circuit ( + n) 8 and the input of the arithmetic circuit (ALU) 5 is controlled so that all “0” s are input, Initialize the circuit (internal register) 6. (This operation is called sequence 2) As described above, the initial setting only with the conventional arithmetic processing device is
For each object to be initialized, hardware for initialization is required for each, and as described above, the initialization operation is sequence 1 → sequence 2,
Since the process proceeds sequentially, there is a problem that the initialization process takes time.

本発明は上記従来の欠点に鑑み、命令,及び、データを
格納する記憶装置と、該記憶装置のアドレスを保持する
第1のアドレスレジスタ(MAR)と、上記命令を演算す
る為の記憶回路と、該記憶回路のアドレスを保持する第
2のアドレスレジスタ(LSAR)とから構成された演算処
理装置において、それぞれに専用のハードウェアを設け
ることなく、記憶装置,記憶回路のそれぞれを初期設定
することができる初期設定方式を提供することを目的と
するものである。
In view of the above-mentioned conventional drawbacks, the present invention provides a storage device for storing instructions and data, a first address register (MAR) for holding an address of the storage device, and a storage circuit for calculating the instruction. In an arithmetic processing unit composed of a second address register (LSAR) that holds the address of the memory circuit, initializing each of the memory device and the memory circuit without providing dedicated hardware for each. It is intended to provide an initial setting method capable of

〔課題を解決するための手段〕[Means for Solving the Problems]

上記の問題点は下記の如くに構成された初期設定方式に
よって解決される。
The above problem is solved by the initialization method configured as follows.

命令,及び、データを格納する記憶装置と、該記憶装置
のアドレスを保持する第1のアドレスレジスタ(MAR)
と、 上記命令を演算する為の記憶回路と、該記憶回路のアド
レスを保持する第2のアドレスレジスタ(LSAR)とから
構成され、 該記憶装置と,記憶回路を初期設定する演算処理装置に
おいて、 上記第1のアドレスレジスタ(MAR)の出力と,上記第
2のアドレスレジスタ(LSAR)の出力とを切り替える手
段を備え、 該演算処理装置の初期設定時には、上記切り替え手段に
よって、上記第1のアドレスレジスタ(MAR)からの出
力を、該記憶回路へ供給するように切り替え、 該記憶装置の初期設定時に、該記憶回路も同時に初期設
定をするように構成する。
A storage device for storing instructions and data, and a first address register (MAR) for holding an address of the storage device
And a storage circuit for calculating the above instruction, and a second address register (LSAR) for holding the address of the storage circuit, wherein the storage device and the arithmetic processing unit for initializing the storage circuit, A means for switching between the output of the first address register (MAR) and the output of the second address register (LSAR) is provided, and when the arithmetic processing unit is initialized, the switching means causes the first address to be switched. The output from the register (MAR) is switched to be supplied to the memory circuit, and the memory circuit is also initialized at the same time when the memory device is initialized.

〔作用〕[Action]

即ち、本発明によれば、命令,及び、データを格納する
記憶装置と、該記憶装置のアドレスを保持する第1のア
ドレスレジスタ(MAR)と、上記命令を演算する為の記
憶回路と、該記憶回路のアドレスを保持する第2のアド
レスレジスタ(LSAR)とから構成された演算処理装置に
おいて、該記憶装置のアドレスを保持する第1のアドレ
スレジスタ(MAR)が、演算の為の記憶回路(内部レジ
スタ)のアドレスを保持する第2のアドレスレジスタ
(LSAR)よりビット数が多いことに着目して、該第1の
アドレスレジスタ(MAR)の出力の一部を、上記命令を
演算する為の記憶回路(内部レジスタ)に供給し、該
記憶装置を初期設定する時に、同時に、記憶回路(内部
レジスタ)をも初期設定するようにしたものであるので
あるので、第2のアドレスレジスタ(LSAR)に対する初
期設定の為の加算回路が不要になり、ハードウェア量を
減少させる効果がある。
That is, according to the present invention, a storage device for storing instructions and data, a first address register (MAR) for holding an address of the storage device, a storage circuit for calculating the instruction, In an arithmetic processing unit configured with a second address register (LSAR) holding an address of a memory circuit, a first address register (MAR) holding an address of the memory device is a memory circuit for arithmetic ( Paying attention to the fact that the number of bits is larger than that of the second address register (LSAR) that holds the address of the internal register), a part of the output of the first address register (MAR) is used to calculate the above instruction. When the memory circuit (internal register) is supplied and the memory device is initialized, the memory circuit (internal register) is also initialized at the same time. Data (LSAR) adding circuit for initialization is not required for the effect of reducing the amount of hardware.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を示した図であり、第1のア
ドレスレジスタ(MAR)2の出力の一部を、記憶回路
(内部レジスタ)6を初期設定する為のアドレスとして
供給する手段,9が本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。
FIG. 1 is a diagram showing an embodiment of the present invention, in which a part of the output of the first address register (MAR) 2 is supplied as an address for initializing the memory circuit (internal register) 6. Means 9 are the means necessary to carry out the present invention. The same reference numerals indicate the same objects throughout the drawings.

以下、第1図によって、本発明の演算処理装置での初期
設定方式を説明する。
The initial setting method in the arithmetic processing unit of the present invention will be described below with reference to FIG.

先ず、記憶装置(メモリ)1に対しては従来方式と同じ
ようにして、メモリデータレジスタ4に特定のデータ
(例えば、全‘0')を設定して、該記憶装置(メモリ)
1のアドレスを保持する第1のアドレスレジスタ(MA
R)2を加算器(+n)3で加算しながら、該記憶装置
(メモリ)1の全領域を初期設定する。
First, specific data (for example, all "0") is set in the memory data register 4 for the storage device (memory) 1 in the same manner as in the conventional method, and the storage device (memory)
The first address register (MA that holds the address of 1
While adding R) 2 by the adder ( + n) 3, the entire area of the storage device (memory) 1 is initialized.

このとき、本発明においては、命令を演算する為の記憶
回路(内部レジスタ)6が、例えば、16/32/…個と、記
憶装置(メモリ)1の語数に比較して少ないことに着目
して、該第1のアドレスレジスタ(MAR)2の任意の数
ビットを取り出し、マルチプレクサ(MPX)9を介し
て、該記憶回路(内部レジスタ)6に供給する。
At this time, in the present invention, attention is paid to the fact that the number of memory circuits (internal registers) 6 for calculating instructions is, for example, 16/32 / ..., which is smaller than the number of words in the memory device (memory) 1. Then, an arbitrary number of bits of the first address register (MAR) 2 are taken out and supplied to the memory circuit (internal register) 6 via a multiplexer (MPX) 9.

このように構成することで、上記、記憶装置(メモリ)
1に対して初期設定が行われているときに、該記憶回路
(内部レジスタ)6の総てのレジスタに対してもアドレ
スが供給され、演算回路(ALU)5から供給される任意
データが、該命令を演算する為の記憶回路(内部レジス
タ)6にも設定され、該記憶回路(内部レジスタ)6に
対する初期設定を同時に実行することができる。
With such a configuration, the above-mentioned storage device (memory)
When the initial setting is performed for 1, the addresses are supplied to all the registers of the storage circuit (internal register) 6, and the arbitrary data supplied from the arithmetic circuit (ALU) 5 is It is also set in the memory circuit (internal register) 6 for calculating the instruction, and the initial setting for the memory circuit (internal register) 6 can be simultaneously executed.

このように、本発明は、第1のアドレスレジスタ(MA
R)を加算しながら、記憶装置(メモリ)の全アドレス
を初期化する時、該第1のアドレスレジスタ(MAR)の
出力の一部を、第2のアドレスレジスタ(LSAR)の代わ
りに、命令を演算する為の記憶回路(内部レジスタ)の
アドレスとして入力することで、該第2のアドレスレジ
スタ(LSAR)に、初期化の為の加算回路を設けることな
く、該記憶回路(内部レジスタ)の初期化を行うように
した所に特徴がある。
As described above, the present invention provides the first address register (MA
When all addresses of the storage device (memory) are initialized while adding R), a part of the output of the first address register (MAR) is used instead of the instruction of the second address register (LSAR). By inputting as an address of a storage circuit (internal register) for calculating, the second address register (LSAR) can be stored in the storage circuit (internal register) without an adder circuit for initialization. The feature is that the initialization is performed.

〔発明の効果〕〔The invention's effect〕

以上、詳細に説明したように、本発明の初期設定方式
は、命令,及び、データを格納する記憶装置と、該記憶
装置のアドレスを保持する第1のアドレスレジスタ(MA
R)と、上記命令を演算する為の記憶回路と、該記憶回
路のアドレスを保持する第2のアドレスレジスタ(LSA
R)とから構成された演算処理装置の初期設定を行うの
に、上記第1のアドレスレジスタ(MAR)の出力と,上
記第2のアドレスレジスタ(LSAR)の出力とを切り替え
る手段を備え、該演算処理装置の初期設定時には、該切
り替え手段によって、上記第1のアドレスレジスタ(MA
R)からの出力を、該記憶回路へ供給するように切り
替え、該記憶装置の初期設定時に、該記憶回路も同時に
初期設定をするようにしたものであるので、第2のアド
レスレジスタ(LSAR)に対する初期設定の為の加算回路
が不要になり、ハードウェア量を減少させる効果があ
る。
As described above in detail, according to the initialization method of the present invention, the memory device for storing the instruction and the data, and the first address register (MA) for holding the address of the memory device.
R), a memory circuit for calculating the above instruction, and a second address register (LSA) for holding the address of the memory circuit.
R) for initializing the arithmetic processing unit, a means for switching between the output of the first address register (MAR) and the output of the second address register (LSAR) is provided. At the time of initial setting of the arithmetic processing unit, the switching means causes the first address register (MA
The output from R) is switched so as to be supplied to the storage circuit, and when the storage device is initialized, the storage circuit is also initialized at the same time. Therefore, the second address register (LSAR) There is no need for an adder circuit for initial setting for, which has the effect of reducing the amount of hardware.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示した図, 第2図は従来の初期設定方式を説明する図, である。 図面において、 1は記憶装置(メモリ),2はメモリアドレスレジスタ,
又は、第1のアドレスレジスタ(MAR),3,8は加算器(+
n),4はメモリデータレジスタ,5は演算回路(ALU),6は
記憶回路(内部レジスタ),7は記憶回路アドレスレジス
タ,又は、第2のアドレスレジスタ(LSAR),9はマルチ
プレクサ(MPX), をそれぞれ示す。
FIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a diagram explaining a conventional initial setting method. In the drawings, 1 is a storage device (memory), 2 is a memory address register,
Alternatively, the first address register (MAR), 3, 8 is an adder ( +
n), 4 is a memory data register, 5 is an arithmetic circuit (ALU), 6 is a memory circuit (internal register), 7 is a memory circuit address register or a second address register (LSAR), and 9 is a multiplexer (MPX). , Are shown respectively.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】命令,及び、データを格納する記憶装置
(1)と、該記憶装置(1)のアドレスを保持する第1
のアドレスレジスタ(MAR)(2)と、 上記命令を演算する為の記憶回路(6)と、該記憶回路
(6)のアドレスを保持する第2のアドレスレジスタ
(LSAR)(7)とから構成され、 該記憶装置(1)と,記憶回路(6)を初期設定する演
算処理装置において、 上記第1のアドレスレジスタ(MAR)(2)の出力と,
上記第2のアドレスレジスタ(LSAR)(7)の出力とを
切り替える手段(9)を備え、 該演算処理装置の初期設定時には、上記切り替え手段
(9)を用いて、上記第1のアドレスレジスタ(MAR)
(2)からの出力を、該記憶回路(6)へ供給()す
るように切り替え、 該記憶装置(1)の初期設定時に、該記憶回路(6)も
同時に初期設定をすることを特徴とする初期設定方式。
1. A storage device (1) for storing instructions and data, and a first device for holding an address of the storage device (1).
Address register (MAR) (2), a memory circuit (6) for calculating the above instruction, and a second address register (LSAR) (7) for holding the address of the memory circuit (6). In the arithmetic processing unit for initializing the memory device (1) and the memory circuit (6), the output of the first address register (MAR) (2),
A means (9) for switching between the output of the second address register (LSAR) (7) is provided, and at the time of initial setting of the arithmetic processing device, the switching means (9) is used to MAR)
The output from (2) is switched so as to be supplied () to the storage circuit (6), and when the storage device (1) is initialized, the storage circuit (6) is simultaneously initialized. The default setting method.
JP1008114A 1989-01-17 1989-01-17 Initial setting method Expired - Fee Related JPH07120307B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1008114A JPH07120307B2 (en) 1989-01-17 1989-01-17 Initial setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1008114A JPH07120307B2 (en) 1989-01-17 1989-01-17 Initial setting method

Publications (2)

Publication Number Publication Date
JPH02188814A JPH02188814A (en) 1990-07-24
JPH07120307B2 true JPH07120307B2 (en) 1995-12-20

Family

ID=11684264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1008114A Expired - Fee Related JPH07120307B2 (en) 1989-01-17 1989-01-17 Initial setting method

Country Status (1)

Country Link
JP (1) JPH07120307B2 (en)

Also Published As

Publication number Publication date
JPH02188814A (en) 1990-07-24

Similar Documents

Publication Publication Date Title
JP2539199B2 (en) Digital processor controller
JP4098241B2 (en) Method and apparatus for connecting a processor to a coprocessor
JP3663317B2 (en) Computer system
JPH01237864A (en) Dma transfer controller
JP3237858B2 (en) Arithmetic unit
US5734927A (en) System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates
US4677549A (en) Pipelined data processor system having increased processing speed
JPS62239235A (en) Data processor with fast comparison action of operation code
JPH07120307B2 (en) Initial setting method
JPS615357A (en) Data processor
JPS63111535A (en) Data processor
JP2821176B2 (en) Information processing device
JPH0656611B2 (en) Vector processor
JP2847729B2 (en) Information processing device
JP2002073351A (en) Data processing unit, data processing device and control method
JPS5849903B2 (en) Computer parallel connection system
JPS6057440A (en) Information processor
JPS59121524A (en) Information holding system of information processor
JPH0812600B2 (en) Parallel data processing control method
JPH01276241A (en) Multiple interrupting device
JPS61141038A (en) Microprogram control processor
JPS6242235A (en) Virtual stack system
JPS6225353A (en) Microprogram loading system
JPH06259393A (en) Booting control method in parallel computer
JPH05204638A (en) Pipeline processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees