JPH07117901B2 - 時分割制御方式 - Google Patents
時分割制御方式Info
- Publication number
- JPH07117901B2 JPH07117901B2 JP61232262A JP23226286A JPH07117901B2 JP H07117901 B2 JPH07117901 B2 JP H07117901B2 JP 61232262 A JP61232262 A JP 61232262A JP 23226286 A JP23226286 A JP 23226286A JP H07117901 B2 JPH07117901 B2 JP H07117901B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- sequence
- program
- control
- management program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Description
【発明の詳細な説明】 〔概要〕 複数の動作要素をプログラムに基づき時分割に制御する
時分割制御方式であって、それぞれの複数の動作要素に
対応するプログラムに基づく制御／処理機能をそれぞれ
に有し、これら複数の制御／処理機能を組み合わせて所
定の処理動作を実行していたのに対して、それぞれの動
作要素に対応した複数の制御プログラムで管理し、複数
の制御プログラムを１つの制御／処理機能で時分割制御
することにより、効率的に複数の動作要素を処理するこ
とが可能となる。
時分割制御方式であって、それぞれの複数の動作要素に
対応するプログラムに基づく制御／処理機能をそれぞれ
に有し、これら複数の制御／処理機能を組み合わせて所
定の処理動作を実行していたのに対して、それぞれの動
作要素に対応した複数の制御プログラムで管理し、複数
の制御プログラムを１つの制御／処理機能で時分割制御
することにより、効率的に複数の動作要素を処理するこ
とが可能となる。
本発明は、複数の動作要素をプログラムに基づき制御す
る装置に係り、特に複数の動作要素を時分割的に制御す
る方式に関する。
る装置に係り、特に複数の動作要素を時分割的に制御す
る方式に関する。
例えば、大規模情報処理システムで使用される大容量記
憶装置（以下MSSと称する）は、記録媒体（例えば、磁
気テープ媒体）の取り扱い作業を完全自動化し、大容量
のオンラインファイルとして実用化されている。
憶装置（以下MSSと称する）は、記録媒体（例えば、磁
気テープ媒体）の取り扱い作業を完全自動化し、大容量
のオンラインファイルとして実用化されている。
これに使用される記憶媒体（磁気テープ媒体）は、デー
タカートリッジと称し、１巻当たりの記憶容量を、例え
ば50メガバイトとし、これを装置当たり数百本用意して
使用している。
タカートリッジと称し、１巻当たりの記憶容量を、例え
ば50メガバイトとし、これを装置当たり数百本用意して
使用している。
この数百本のデータカートリッジは、通常蜂の巣状のセ
ルで構成する棚に収容して置き、必要に応じて収容して
いるセル中から、三次元の動作を行うアクセッサで出し
入れして使用する。
ルで構成する棚に収容して置き、必要に応じて収容して
いるセル中から、三次元の動作を行うアクセッサで出し
入れして使用する。
データカートリッジを移送するアクセッサは、MSSでの
アクセス時間を出来るだけ短くするために、アクセッサ
でのデータカートリッジの移動時間が規定されているの
が一般的である。
アクセス時間を出来るだけ短くするために、アクセッサ
でのデータカートリッジの移動時間が規定されているの
が一般的である。
この移動時間（MOVE時間と称する）を出来るだけ短くす
るために、その三次元の動作（Ｘ方向（左右方向）,Y方
向（上下方向）,Z方向（前後方向））の動作がそれぞれ
独立に制御されるように構成されている。
るために、その三次元の動作（Ｘ方向（左右方向）,Y方
向（上下方向）,Z方向（前後方向））の動作がそれぞれ
独立に制御されるように構成されている。
上記のように、オンラインファイル化された大規模情報
処理システムが、より多く構築されるに伴い、かかるデ
ータカートリッジの移動処理を効率的に制御することが
望まれる。
処理システムが、より多く構築されるに伴い、かかるデ
ータカートリッジの移動処理を効率的に制御することが
望まれる。
第６図は従来例を説明するブロック図を示す。第６図は
X,Y,Zの三次元の移動動作を実行する装置の構成概要を
示し、その構成は、 X,Y,Zの三次元方向の動作要素の処理を、プログラムに
基づき指示する処理部１と、 処理部１からの指示に基づきX,Y,Zの三次元方向の動作
を、それぞれ独立に制御するX,Y,Z方向制御部4,6,8と、 X,Y,Z方向制御部4,6,8の制御に基づきX,Y,Z方向の移動
動作を実行するX,Y,Z方向移動機構部5,7,9とを具備して
構成されている。
X,Y,Zの三次元の移動動作を実行する装置の構成概要を
示し、その構成は、 X,Y,Zの三次元方向の動作要素の処理を、プログラムに
基づき指示する処理部１と、 処理部１からの指示に基づきX,Y,Zの三次元方向の動作
を、それぞれ独立に制御するX,Y,Z方向制御部4,6,8と、 X,Y,Z方向制御部4,6,8の制御に基づきX,Y,Z方向の移動
動作を実行するX,Y,Z方向移動機構部5,7,9とを具備して
構成されている。
処理部１内の３つのサブプロセッサ12〜14は、メインプ
ロセッサ11の指示／監視の基にそれぞれX,Y,Z方向の移
動動作を、制御プログラムに基づき指示する。
ロセッサ11の指示／監視の基にそれぞれX,Y,Z方向の移
動動作を、制御プログラムに基づき指示する。
又、これらX,Y,Z方向のシーケンス処理は、それぞれ独
立に指示することが可能なように、独立な制御プログラ
ムをそれぞれが内部に格納している。
立に指示することが可能なように、独立な制御プログラ
ムをそれぞれが内部に格納している。
一方、メインプロセッサ11は、それぞれのサブプロセッ
サ12〜14を管理する管理プログラムを独立に有し、それ
ぞれに対応する管理プログラムに基づきサブプロセッサ
12〜14への命令及び処理時の管理を実行している。
サ12〜14を管理する管理プログラムを独立に有し、それ
ぞれに対応する管理プログラムに基づきサブプロセッサ
12〜14への命令及び処理時の管理を実行している。
上述のような従来例では、複数の動作要素に対応したサ
ブプロセッサ12〜14が必要になると共に、それぞれのサ
ブプロセッサ12〜14に対応し、それぞれ独立の制御プロ
グラムを作成することになるため、全体的な制御プログ
ラム量が多くなり、その制御プログラムの作成工数や改
版工数が多く必要になる等の問題点があった。
ブプロセッサ12〜14が必要になると共に、それぞれのサ
ブプロセッサ12〜14に対応し、それぞれ独立の制御プロ
グラムを作成することになるため、全体的な制御プログ
ラム量が多くなり、その制御プログラムの作成工数や改
版工数が多く必要になる等の問題点があった。
第１図は本発明の原理を説明するブロック図を示す。
第１図に示す本発明の原理ブロック図は、 複数の動作要素（タスク）に相当する移動機構部３
（０）〜３（ｎ）の動作を制御する移動制御部２（０〜
２（ｎ）と、 複数の動作要素（タスク）に相当する移動動作を実行す
る移動機構部３（０）〜３（ｎ）と、 下記プログラムに基づき複数のタスク処理を実行するプ
ロセッサ81や、下記プログラムやデータを格納するメモ
リ82,83等を有する処理80とを具備して構成されてい
る。
（０）〜３（ｎ）の動作を制御する移動制御部２（０〜
２（ｎ）と、 複数の動作要素（タスク）に相当する移動動作を実行す
る移動機構部３（０）〜３（ｎ）と、 下記プログラムに基づき複数のタスク処理を実行するプ
ロセッサ81や、下記プログラムやデータを格納するメモ
リ82,83等を有する処理80とを具備して構成されてい
る。
更に、本発明の処理部80は、 複数のタスク処理の実行をタスク管理プログラム等によ
り管理すると共に命令するプロセッサ81と、 複数のタスクの処理シーケンスをプログラム化した複数
の制御プログラムと、複数の制御プログラムの状態管理
をし、当該制御プログラムの走行時間帯を指示するタス
クポインタ領域に基づき当該制御プログラムを選択する
タスク管理プログラムと、制御プログラム毎の各シーケ
ンスを管理し、各シーケンスの走行状態を記憶するシー
ケンスカウンタ領域に基づき、当該シーケンスを選択す
るシーケンス管理プログラム等を格納するプログラムメ
モリ82と、 一定時間ごとに複数の制御プログラムの走行時間帯を指
示するタスクポインタ領域と、走行させる該制御プログ
ラムを複数のシーケンスブロックに分割し、このシーケ
ンスブロックごとにタスクポインタ領域から自タスクの
プログラム走行時間帯を判断するタスク走行時間体判断
手段と、制御プログラム毎のシーケンスの走行状態を記
憶するシーケンスカウンタ領域とを具備するデータメモ
リ83と、 移動制御部２（０〜２（ｎ）とのデータの入出力を制御
する入出力制御部84と、 タスクポインタ領域の更新を行うための割り込みを内部
プロセッサ81に発生するタイマ発生部85とを具備し構成
されている。
り管理すると共に命令するプロセッサ81と、 複数のタスクの処理シーケンスをプログラム化した複数
の制御プログラムと、複数の制御プログラムの状態管理
をし、当該制御プログラムの走行時間帯を指示するタス
クポインタ領域に基づき当該制御プログラムを選択する
タスク管理プログラムと、制御プログラム毎の各シーケ
ンスを管理し、各シーケンスの走行状態を記憶するシー
ケンスカウンタ領域に基づき、当該シーケンスを選択す
るシーケンス管理プログラム等を格納するプログラムメ
モリ82と、 一定時間ごとに複数の制御プログラムの走行時間帯を指
示するタスクポインタ領域と、走行させる該制御プログ
ラムを複数のシーケンスブロックに分割し、このシーケ
ンスブロックごとにタスクポインタ領域から自タスクの
プログラム走行時間帯を判断するタスク走行時間体判断
手段と、制御プログラム毎のシーケンスの走行状態を記
憶するシーケンスカウンタ領域とを具備するデータメモ
リ83と、 移動制御部２（０〜２（ｎ）とのデータの入出力を制御
する入出力制御部84と、 タスクポインタ領域の更新を行うための割り込みを内部
プロセッサ81に発生するタイマ発生部85とを具備し構成
されている。
それぞれの複数の動作要素（移動機構（３（０）〜３
（ｎ））に対応するプログラムに基づく処理シーケンス
を、シーケンス管理プログラム及びタスク管理プログラ
ムで管理し、複数の動作要素（移動機構（３（０）〜３
（ｎ））に対応する複数の制御プログラムを１つのプロ
セッサで時分割制御することにより効率的な制御プログ
ラムに基づき複数の動作要素（移動機構（３（０）〜３
（ｎ））を効率的に処理することが可能となる。
（ｎ））に対応するプログラムに基づく処理シーケンス
を、シーケンス管理プログラム及びタスク管理プログラ
ムで管理し、複数の動作要素（移動機構（３（０）〜３
（ｎ））に対応する複数の制御プログラムを１つのプロ
セッサで時分割制御することにより効率的な制御プログ
ラムに基づき複数の動作要素（移動機構（３（０）〜３
（ｎ））を効率的に処理することが可能となる。
以下本発明の要旨を第２図〜第５図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の実施例を説明するブロック図、第３図
は本発明の実施例におけるプログラムの構成を説明する
図、第４図は本発明の実施例におけるデータセットタイ
ミングを説明する図、第５図は本発明の実施例における
処理状況を説明する図をそれぞれ示す。尚、全図を通じ
て同一符号は同一対象物を示す。
は本発明の実施例におけるプログラムの構成を説明する
図、第４図は本発明の実施例におけるデータセットタイ
ミングを説明する図、第５図は本発明の実施例における
処理状況を説明する図をそれぞれ示す。尚、全図を通じ
て同一符号は同一対象物を示す。
本実施例の処理部80は第１図で説明したプロセッサ（以
下CPUと称する）と、プログラムメモリ（ROM）82と、デ
ータメモリ（RAM）83と、入出力制御84と、タイマ発生
部85とを具備して構成されている。
下CPUと称する）と、プログラムメモリ（ROM）82と、デ
ータメモリ（RAM）83と、入出力制御84と、タイマ発生
部85とを具備して構成されている。
尚、X,Y,Z方向制御部4,6,8及びX,Y,Z方向移動機構部5,
7,9は第６図で説明したものと同一であり、又第１図に
図示している移動制御部２（０）〜２（ｎ）及び移動機
構部３（０）〜３（ｎ）に相当する。
7,9は第６図で説明したものと同一であり、又第１図に
図示している移動制御部２（０）〜２（ｎ）及び移動機
構部３（０）〜３（ｎ）に相当する。
第３図はプログラムメモリ（ROM）82に格納しているプ
ログラムの構成を示し、図中のタスク１〜タスクＮがそ
れぞれの動作要素に対応したものであり、本実施例では
三次元の動作要素を例としており、Ｘ方向移動制御用を
タスク１、Ｙ方向移動制御用をタスク２、Ｚ方向移動制
御用をタスク３とする。
ログラムの構成を示し、図中のタスク１〜タスクＮがそ
れぞれの動作要素に対応したものであり、本実施例では
三次元の動作要素を例としており、Ｘ方向移動制御用を
タスク１、Ｙ方向移動制御用をタスク２、Ｚ方向移動制
御用をタスク３とする。
各タスク１〜３は、所定範囲の移動動作を１シケーンと
し、複数のシーケンス１〜Ｎに分割されており、それぞ
れのシーケンス１〜Ｎ中はタスク走行時間帯判断ステッ
プ（タスク走行時間帯判断部）シーケンスカウンタ更新
ステップ（シーケンスカウン更新部）、制御プログラム
ステップからなり、特に最終シーケンスＮには上記の他
にタスク終了処理ステップを有している。
し、複数のシーケンス１〜Ｎに分割されており、それぞ
れのシーケンス１〜Ｎ中はタスク走行時間帯判断ステッ
プ（タスク走行時間帯判断部）シーケンスカウンタ更新
ステップ（シーケンスカウン更新部）、制御プログラム
ステップからなり、特に最終シーケンスＮには上記の他
にタスク終了処理ステップを有している。
又、各タスク１〜Ｎは対応するシーケンス管理プログラ
ム（ｃ）でそれぞれのシーケンスが管理されており、シ
ーケンス管理プログラム（ｃ）にはシーケンス選択機構
（ｄ）が組み込まれている。
ム（ｃ）でそれぞれのシーケンスが管理されており、シ
ーケンス管理プログラム（ｃ）にはシーケンス選択機構
（ｄ）が組み込まれている。
第３図に示す本実施例の処理系は、の処理系との処
理系との２つの処理系を有し、の処理系はタスク処理
系であり、の処理系のタイマ割り込みによりタスクポ
インタ領域を更新する処理系である。
理系との２つの処理系を有し、の処理系はタスク処理
系であり、の処理系のタイマ割り込みによりタスクポ
インタ領域を更新する処理系である。
タイマ発生部85からの割込みは、一定時間毎にタイマ割
込みがかかり、データメモリ（RAM）84内のタスクポイ
ンタ領域を更新する。例えば、現在のタスクポインタ領
域の指示がタスク１である場合、タイマ割込みがかかる
たびにタスク2,タスク3,・・・と更新されて行く。
込みがかかり、データメモリ（RAM）84内のタスクポイ
ンタ領域を更新する。例えば、現在のタスクポインタ領
域の指示がタスク１である場合、タイマ割込みがかかる
たびにタスク2,タスク3,・・・と更新されて行く。
一方、の処理系ではスタート（START）時点で、CPU81
によりタスクの初期設定を行う。即ち、タスクポインタ
領域の更新用のタイマ割込み、タスクスラータスワード
（以下TSWと称する）、タスクリクエストワード（以下T
RQWと称する）を設定する。
によりタスクの初期設定を行う。即ち、タスクポインタ
領域の更新用のタイマ割込み、タスクスラータスワード
（以下TSWと称する）、タスクリクエストワード（以下T
RQWと称する）を設定する。
尚、TSWは各タクス１〜３が終了したかどうかを管理す
るレジスタで、タスクの初期設定でクリアして各タスク
１〜３が自分の処理を終えると、各々タスク１〜３の最
終ステップのタスク終了処理ステップでタスク終了フラ
グをセットする。
るレジスタで、タスクの初期設定でクリアして各タスク
１〜３が自分の処理を終えると、各々タスク１〜３の最
終ステップのタスク終了処理ステップでタスク終了フラ
グをセットする。
又、TRQWはタイマ割込みプログラムがタスクポインタ領
域を更新する時に参照されるもので、タスクの初期設定
時に全タスク１〜３のリクエストビットがセットされて
おり、各タスク１〜３の最終シーケンスでそのタスク１
〜３のリクエストビットがクリアされる。
域を更新する時に参照されるもので、タスクの初期設定
時に全タスク１〜３のリクエストビットがセットされて
おり、各タスク１〜３の最終シーケンスでそのタスク１
〜３のリクエストビットがクリアされる。
上記の状況は、第４図にて図示している。次に、CPU81
によりタスクの初期設定を行うと、CPU81はタスク管理
プログラム（ａ）へ実行を移す。タスク管理プログラム
（ａ）では、まずTSWの内容を参照して、全タスク１〜
３が終了していると、実行をタスク終了ステップを有す
るステップへ移す。
によりタスクの初期設定を行うと、CPU81はタスク管理
プログラム（ａ）へ実行を移す。タスク管理プログラム
（ａ）では、まずTSWの内容を参照して、全タスク１〜
３が終了していると、実行をタスク終了ステップを有す
るステップへ移す。
もし、タスク１〜３が終了してない場合はタスクポイン
タ領域を参照し、タスク選択機構（ｂ）を介してタスク
ポインタ領域の指示するタスク１〜３へ実行を移す。
タ領域を参照し、タスク選択機構（ｂ）を介してタスク
ポインタ領域の指示するタスク１〜３へ実行を移す。
タスク１〜３が指示されて、そのタスク１〜３へ実行が
移行すると、タスク管理プログラム（ａ）から、当該の
シーケンス管理プログラム（ｃ）にその実行が移ったこ
とを意味し、このシーケンス管理プログラム（ｃ）を実
行し、シーケンスカウンタ領域の示すシーケンス１〜Ｎ
がシーケンス選択機構（ｄ）を介して選択され、当該シ
ーケンス１へ実行が移される。
移行すると、タスク管理プログラム（ａ）から、当該の
シーケンス管理プログラム（ｃ）にその実行が移ったこ
とを意味し、このシーケンス管理プログラム（ｃ）を実
行し、シーケンスカウンタ領域の示すシーケンス１〜Ｎ
がシーケンス選択機構（ｄ）を介して選択され、当該シ
ーケンス１へ実行が移される。
当該シーケンス１の実行では、最初にタスク時間帯判断
ステップを実行する。ここでは、タスクポインタ領域を
参照し、タスクポインタ領域が自タスク１〜３を指示し
ている場合は、そのまま当該シーケンス１を実行する。
ステップを実行する。ここでは、タスクポインタ領域を
参照し、タスクポインタ領域が自タスク１〜３を指示し
ている場合は、そのまま当該シーケンス１を実行する。
尚、タスクポインタ領域が他タスク１〜３を指示してい
る場合は、タスク管理プログラム（ａ）へ実行を移す。
る場合は、タスク管理プログラム（ａ）へ実行を移す。
次に、タスクポインタ領域が自タスク１〜３を指示して
いる場合は、まずシーケンスカウンタ領域を当該ステッ
プで更新し、そのシーケンス１の制御プログラム領域を
実行し、次のシーケン（Ｉ＋１）へ実行を移す。
いる場合は、まずシーケンスカウンタ領域を当該ステッ
プで更新し、そのシーケンス１の制御プログラム領域を
実行し、次のシーケン（Ｉ＋１）へ実行を移す。
このようにして各シーケンス１〜（Ｎ−１）が実行さ
れ、最後のシーケンスＮでTSWに当該タスク１〜３のエ
ンドフラグ（END FLAG）をセットし、一方TRQWでは自分
のタスク１〜３のリクエストビットがリセットされる。
れ、最後のシーケンスＮでTSWに当該タスク１〜３のエ
ンドフラグ（END FLAG）をセットし、一方TRQWでは自分
のタスク１〜３のリクエストビットがリセットされる。
尚、タイマ割込みプログラムがタスクポインタ領域を更
新する時にTRQWを参照し、リクエストビットがリセット
（クリア）されているタスク１〜Ｎはスキップするよう
に動作する。
新する時にTRQWを参照し、リクエストビットがリセット
（クリア）されているタスク１〜Ｎはスキップするよう
に動作する。
第４図に示す図は、TSWに対するセットタイミングを示
している。即ち、TSWは各タスク１〜Ｎ対応の領域を有
し、タスクの初期設定時に全てクリアし、当該タスク１
〜Ｎの最後のシーケンスＮでエンドフラグ（END FLAG）
をセットする。
している。即ち、TSWは各タスク１〜Ｎ対応の領域を有
し、タスクの初期設定時に全てクリアし、当該タスク１
〜Ｎの最後のシーケンスＮでエンドフラグ（END FLAG）
をセットする。
又、第４図に示す図は、TSWとTRQWの関係を示す図であ
る。即ち、タスクの初期設定時に処理を要求するタスク
１〜ＮのリクエストビットがTRQWにセット（例えば、
“1"でセット）される。
る。即ち、タスクの初期設定時に処理を要求するタスク
１〜ＮのリクエストビットがTRQWにセット（例えば、
“1"でセット）される。
TSWも各タスク１〜Ｎ対応の領域を有し、当該タスク１
〜Ｎの処理が終了する終了フラグをセットし、終了フラ
グのセットをシフトとして行くが、第５図（Ｂ）に示す
ようにタイマ割込みプログラムがタスクポインタ領域を
更新する時にはTRQWを参照し、TRQWにリクエストビット
がセットされてないタスク領域はスキップされる。
〜Ｎの処理が終了する終了フラグをセットし、終了フラ
グのセットをシフトとして行くが、第５図（Ｂ）に示す
ようにタイマ割込みプログラムがタスクポインタ領域を
更新する時にはTRQWを参照し、TRQWにリクエストビット
がセットされてないタスク領域はスキップされる。
以上のような本発明によれば、複数の動作要素を制御す
るための複数の制御プログラムを１つのプロセッサで時
分割制御することにより、効率的な制御プログラムに基
づき複数の動作要素を効率的に処理することが出来る。
るための複数の制御プログラムを１つのプロセッサで時
分割制御することにより、効率的な制御プログラムに基
づき複数の動作要素を効率的に処理することが出来る。
第１図は本発明の原理を説明するブロック図、 第２図は本発明の実施例を説明するブロック図、 第３図は本発明の実施例におけるプログラムの構成を説
明する図、 第４図は本発明の実施例におけるデータセットタイミン
グを説明する図、 第５図は本発明の実施例における処理状況を説明する
図、 第６図は従来例を説明するブロック図、 をそれぞれ示す。 図において、1,80は処理部、２（０）〜２（ｎ）は移動
制御部、３（０）〜３（ｎ）は移動機構部、４はＸ方向
移動制御部、５はＸ方向移動機構部、６はＹ方向移動制
御部、７はＹ方向移動機構部、８はＺ方向移動制御部、
９はＺ方向移動機構部、11はメインプロセッサ、12〜14
はサブプロセッサ、81はCPU、82はプログラムメモリ（R
OM）、83はデータメモリ（RAM）、84は入出力制御部、8
5はタイマ発生部、をそれぞれ示す。
明する図、 第４図は本発明の実施例におけるデータセットタイミン
グを説明する図、 第５図は本発明の実施例における処理状況を説明する
図、 第６図は従来例を説明するブロック図、 をそれぞれ示す。 図において、1,80は処理部、２（０）〜２（ｎ）は移動
制御部、３（０）〜３（ｎ）は移動機構部、４はＸ方向
移動制御部、５はＸ方向移動機構部、６はＹ方向移動制
御部、７はＹ方向移動機構部、８はＺ方向移動制御部、
９はＺ方向移動機構部、11はメインプロセッサ、12〜14
はサブプロセッサ、81はCPU、82はプログラムメモリ（R
OM）、83はデータメモリ（RAM）、84は入出力制御部、8
5はタイマ発生部、をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永山 昭 東京都武蔵野市緑町３丁目９番11号 日本 電信電話株式会社電子機構技術研究所内 (56)参考文献 特開 昭54−115037（ＪＰ，Ａ) 特開 昭58−114140（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数の動作要素（３（０）〜３（ｎ））を
プログラムに基づき時分割に制御する装置において、 各動作要素（３（０）〜３（ｎ））に対応する制御プロ
グラムと、 前記複数の制御プログラムの状態管理をし、当該制御プ
ログラムの走行時間帯を指示するタスクポインタに基づ
き当該制御プログラムを選択・管理するタスク管理プロ
グラムと、 前記制御プログラム毎の各シーケンスを管理し、各シー
ケンスの走行状態を記憶するシーケンスカウンタに基づ
き、当該シーケンスを選択・管理するシーケンス管理プ
ログラムを格納するプログラムメモリ（82）と、 一定時間ごとに前記複数の制御プログラムの走行時間帯
を指示するタスクポインタ領域と、 走行させる該制御プログラムを複数のシーケンスブロッ
クに分割し、前記シーケンスブロックごとに前記タスク
ポインタから自タスクのプログラム走行時間帯判断手段
領域を有し、 更に前記制御プログラム毎のシーケンスの走行状態を記
憶するシーケンスカウンタ領域とを備えるデータメモリ
（83）とを具備する処理手段（80）を設け、 前記処理手段（80）にて前記複数の動作要素（３（０）
〜３（ｎ））を制御する場合、 前記タスクポインタ領域の指示に基づき前記タスク管理
プログラムが前記複数の動作要素（３（０）〜３
（ｎ））対応の当該制御プログラムを選択し、前記シー
ケンス管理プログラムが前記シーケンスカウンタ領域に
基づき当該シーケンスを選択すると共に、 走行中のシーケンスは、前記タスクポインタ領域の指示
に基づき自タスク走行時間帯が過ぎたら前記タスク管理
プログラムへ戻り、新たな動作要素（３（ｉ））対応の
制御プログラムの選択を行うことを特徴とする時分割制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232262A JPH07117901B2 (ja) | 1986-09-30 | 1986-09-30 | 時分割制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232262A JPH07117901B2 (ja) | 1986-09-30 | 1986-09-30 | 時分割制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386036A JPS6386036A (ja) | 1988-04-16 |
| JPH07117901B2 true JPH07117901B2 (ja) | 1995-12-18 |
Family
ID=16936498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232262A Expired - Fee Related JPH07117901B2 (ja) | 1986-09-30 | 1986-09-30 | 時分割制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117901B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2839514B2 (ja) * | 1988-10-31 | 1998-12-16 | 豊田工機株式会社 | 並列処理機能を備えた数値制御装置 |
| JPH02148109A (ja) * | 1988-11-29 | 1990-06-07 | Fanuc Ltd | Ｃｎｃ制御方式 |
| JP2574983B2 (ja) * | 1993-04-06 | 1997-01-22 | 本田技研工業株式会社 | マルチタスク制御システム |
-
1986
- 1986-09-30 JP JP61232262A patent/JPH07117901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6386036A (ja) | 1988-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361362A (en) | Adaptive job scheduling for multiprocessing systems with master and slave processors executing tasks with opposite anticipated execution times respectively | |
| Deminet | Experience with multiprocessor algorithms | |
| US3913070A (en) | Multi-processor data processing system | |
| JPH0713813B2 (ja) | データアクセス方法及びデータ処理システム | |
| JPH04314160A (ja) | ダイナミックポーリング装置、機械処理方法、コントローラ及びデータ処理システム | |
| JP6371778B2 (ja) | プロセス移行方法及びコンピュータシステム | |
| CN116841739B (zh) | 用于异构计算平台的数据包重用系统 | |
| JPH07117901B2 (ja) | 時分割制御方式 | |
| JPS6134605A (ja) | プログラマブルコントロ−ラの制御方式 | |
| EP0362903A2 (en) | A special purpose processor for off-loading many operating system functions in a large data processing system | |
| EP0373790A2 (en) | Data processing apparatus for saving and restoring | |
| US5511206A (en) | Microprocessor based computer with virtual memory space in overwritable memory | |
| WO1991004535A1 (en) | Memory-module for a memory-managed computer system | |
| JP2975253B2 (ja) | 多重化ボリューム装置 | |
| US5041970A (en) | Cell processor and memory-managed computer system using same | |
| JP2625238B2 (ja) | バックアップ方式および情報処理装置 | |
| JP2579008B2 (ja) | 時分割マルチタスク実行装置 | |
| JP3916727B2 (ja) | シミュレーション装置およびその方法、コンピュータ読み取り可能な記録媒体 | |
| JP2926873B2 (ja) | 計算機システム | |
| SU590745A1 (ru) | Процессор мультиобработки данных | |
| JPH0424828A (ja) | マルチタスク管理方式 | |
| JPS635790B2 (ja) | ||
| JPH03137774A (ja) | アーキテクチャ合成システム | |
| JPH04184525A (ja) | 磁気ディスク装置 | |
| JPH0350662A (ja) | 並列計算機の処理制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |