JPH07117878B2 - 情報の読出しレート制御方法および装置 - Google Patents
情報の読出しレート制御方法および装置Info
- Publication number
- JPH07117878B2 JPH07117878B2 JP4216914A JP21691492A JPH07117878B2 JP H07117878 B2 JPH07117878 B2 JP H07117878B2 JP 4216914 A JP4216914 A JP 4216914A JP 21691492 A JP21691492 A JP 21691492A JP H07117878 B2 JPH07117878 B2 JP H07117878B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- information
- rate
- clock
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
- G11B2020/10814—Data buffering arrangements, e.g. recording or playback buffers involving specific measures to prevent a buffer underrun
Description
【０００１】
【産業上の利用分野】本発明は、マルチメディア応用の
一般的な分野に関する。特に、本発明は、コンパクトデ
ィスクＲＯＭ（ＣＤ−ＲＯＭ）のような、大容量記憶装
置（ｍａｓｓｓｔｏｒａｇｅ ｄｅｖｉｃｅ）にストア
されたオーディオ，ビデオなどの情報をコンピュータな
どに連続的に提示するための大容量記憶装置の使用に関
する。
一般的な分野に関する。特に、本発明は、コンパクトデ
ィスクＲＯＭ（ＣＤ−ＲＯＭ）のような、大容量記憶装
置（ｍａｓｓｓｔｏｒａｇｅ ｄｅｖｉｃｅ）にストア
されたオーディオ，ビデオなどの情報をコンピュータな
どに連続的に提示するための大容量記憶装置の使用に関
する。
【０００２】
【従来の技術】ＣＤ−ＲＯＭのようなシーケンシャルメ
ディアデバイスには、読出しのための別個にクロックさ
れる受信デバイスとインターフェースされたときに、上
記デバイス間でのデータ転送の同期の点で潜在的な問題
が存在する。その問題が生じる理由は、シーケンシャル
デバイスが連続的な情報をそれ自身の公称速度で出力し
ている際に、受信デバイスはそれ自身の速度で独立に動
作しているからである。従って、両デバイス間には、バ
ッファがオーバーフローまたはバッファが空の状態が生
じ得ることになる。短期間の読出しに対しては、標準的
な解決策は、デバイス間のバッファに柔軟性をもたせる
ことである。伸縮自在のエラスティックバッファは、シ
ーケンシャルデバイスおよび受信デバイスのクロックレ
ートのわずかな相違を吸収するのに十分な大きさにする
ことが実行可能である。これは、１９８８年１２月１３
日にＣｌａｙ外に対して発行された米国特許第４，７９
１，６２２号「再同期可能なデータセクタを用いたオプ
ティカル データ フォーマット（ＯＰＴＩＣＡＬ Ｄ
ＡＴＡ ＦＯＲＭＡＴ ＥＭＰＬＯＹＩＮＧ ＲＥＳＹ
ＮＣＨＲＯＮＩＺＡＢＬＥ ＤＡＴＡ ＳＥＣＴＯＲ
Ｓ）」および１９８９年６月２０日にＦａｒｈａｎｇｉ
外に対して発行された米国特許第４，８４１，５１３号
「シーケンシャル バッファ デバイス（ＳＥＱＵＥＮ
ＴＩＡＬ ＢＵＦＦＥＲ ＤＥＶＩＣＥ）」に開示され
ている技術である。マルチメディア提示の場合のよう
に、読出しの連続時間間隔が増大するについて、エラス
ティックバッファの必要なサイズは大きくなり、使用上
の制約がでてくる。もしも、デバイスのクロックの相違
に起因して再生中にバッファが空になるかいっぱいにな
るとすると、情報の遅延または損失によって提示が損な
われる。これは、オーディオまたはビデオ情報の提示に
おいて許容できない歪として現れる。
ディアデバイスには、読出しのための別個にクロックさ
れる受信デバイスとインターフェースされたときに、上
記デバイス間でのデータ転送の同期の点で潜在的な問題
が存在する。その問題が生じる理由は、シーケンシャル
デバイスが連続的な情報をそれ自身の公称速度で出力し
ている際に、受信デバイスはそれ自身の速度で独立に動
作しているからである。従って、両デバイス間には、バ
ッファがオーバーフローまたはバッファが空の状態が生
じ得ることになる。短期間の読出しに対しては、標準的
な解決策は、デバイス間のバッファに柔軟性をもたせる
ことである。伸縮自在のエラスティックバッファは、シ
ーケンシャルデバイスおよび受信デバイスのクロックレ
ートのわずかな相違を吸収するのに十分な大きさにする
ことが実行可能である。これは、１９８８年１２月１３
日にＣｌａｙ外に対して発行された米国特許第４，７９
１，６２２号「再同期可能なデータセクタを用いたオプ
ティカル データ フォーマット（ＯＰＴＩＣＡＬ Ｄ
ＡＴＡ ＦＯＲＭＡＴ ＥＭＰＬＯＹＩＮＧ ＲＥＳＹ
ＮＣＨＲＯＮＩＺＡＢＬＥ ＤＡＴＡ ＳＥＣＴＯＲ
Ｓ）」および１９８９年６月２０日にＦａｒｈａｎｇｉ
外に対して発行された米国特許第４，８４１，５１３号
「シーケンシャル バッファ デバイス（ＳＥＱＵＥＮ
ＴＩＡＬ ＢＵＦＦＥＲ ＤＥＶＩＣＥ）」に開示され
ている技術である。マルチメディア提示の場合のよう
に、読出しの連続時間間隔が増大するについて、エラス
ティックバッファの必要なサイズは大きくなり、使用上
の制約がでてくる。もしも、デバイスのクロックの相違
に起因して再生中にバッファが空になるかいっぱいにな
るとすると、情報の遅延または損失によって提示が損な
われる。これは、オーディオまたはビデオ情報の提示に
おいて許容できない歪として現れる。
【０００３】シーケンシャルデバイスのクロックレート
を受信デバイスの読出しコマンドに同期させる位相ロッ
クループ（ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）また
はサーボのような他の慣例の解決法を使用することは可
能である。しかし、特に、外部の受信デバイスがセクタ
ごとにおよび正確に同期的な間隔よりも短い間隔で情報
を要求するＰＣのようなデバイスであると考えられると
きには、そのような解決法は複雑であり、かつ高価であ
る。
を受信デバイスの読出しコマンドに同期させる位相ロッ
クループ（ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）また
はサーボのような他の慣例の解決法を使用することは可
能である。しかし、特に、外部の受信デバイスがセクタ
ごとにおよび正確に同期的な間隔よりも短い間隔で情報
を要求するＰＣのようなデバイスであると考えられると
きには、そのような解決法は複雑であり、かつ高価であ
る。
【０００４】１９８９年１月３１日にＭａｒｋｖｏｏｒ
ｔに対して発行された米国特許第４，８０２，１５２号
は、シーケンシャルデバイスがホストコントローラにク
ロックを供給してデータ出力をホストと同期させる、他
の慣例のインターフェースを示している。しかし、この
解決法は全ての環境において可能または望ましいもので
はない。
ｔに対して発行された米国特許第４，８０２，１５２号
は、シーケンシャルデバイスがホストコントローラにク
ロックを供給してデータ出力をホストと同期させる、他
の慣例のインターフェースを示している。しかし、この
解決法は全ての環境において可能または望ましいもので
はない。
【０００５】ＣＤ−ＲＯＭのようなシーケンシャルデバ
イスをコンピュータに結合することに対する現在の傾向
は小型コンピュータ・システム・インターフェース（Ｓ
ＣＳＩ；Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ
Ｉｎｔｅｒｆａｃｅ）を介することである。このイン
ターフェースにより、コンピュータすなわちホストが、
「フロッピー」および「ハード」ディスク ドライブに
より用いられるのと同様の方法でＣＤ−ＲＯＭからデー
タを要求ことができる。しかし、ＣＤ−ＲＯＭは、その
データ記憶の密度が非常に高いのでそのデータの高速ラ
ンダムアクセスを行うことができないという点におい
て、ディスクドライブとは異なる。ＣＤ−ＲＯＭは特定
のセクタまたはデータに対して「シーク」を行うのに数
百ミリ秒を要する。ＳＣＳＩインターフェースはＣＤ−
ＲＯＭを連続再生セグメントの開始位置に位置させるた
めに用いられるのに対して、ＳＣＳＩインターフェース
は、ＣＤ−ＲＯＭおよび受信デバイスを同期状態に保つ
手段を具えていない。
イスをコンピュータに結合することに対する現在の傾向
は小型コンピュータ・システム・インターフェース（Ｓ
ＣＳＩ；Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ
Ｉｎｔｅｒｆａｃｅ）を介することである。このイン
ターフェースにより、コンピュータすなわちホストが、
「フロッピー」および「ハード」ディスク ドライブに
より用いられるのと同様の方法でＣＤ−ＲＯＭからデー
タを要求ことができる。しかし、ＣＤ−ＲＯＭは、その
データ記憶の密度が非常に高いのでそのデータの高速ラ
ンダムアクセスを行うことができないという点におい
て、ディスクドライブとは異なる。ＣＤ−ＲＯＭは特定
のセクタまたはデータに対して「シーク」を行うのに数
百ミリ秒を要する。ＳＣＳＩインターフェースはＣＤ−
ＲＯＭを連続再生セグメントの開始位置に位置させるた
めに用いられるのに対して、ＳＣＳＩインターフェース
は、ＣＤ−ＲＯＭおよび受信デバイスを同期状態に保つ
手段を具えていない。
【０００６】ＣＤ−ＲＯＭをホストコンピュータまたは
ＰＣにインターフェースする場合、ホストの音声／映像
出力機能はＣＤ−ＲＯＭとクロックを共有するための直
接的な方法を持っていない。現在の具体例において、Ｃ
Ｄ−ＲＯＭは、ホストがスピーカーおよびディスプレイ
にデータを送っている間に何分間にもわたってデータを
出力することが要求されることがありうる。
ＰＣにインターフェースする場合、ホストの音声／映像
出力機能はＣＤ−ＲＯＭとクロックを共有するための直
接的な方法を持っていない。現在の具体例において、Ｃ
Ｄ−ＲＯＭは、ホストがスピーカーおよびディスプレイ
にデータを送っている間に何分間にもわたってデータを
出力することが要求されることがありうる。
【０００７】
【発明が解決しようとする課題】ＣＤ−ＲＯＭデータ速
度はそのクロックにより定義されるが、他方、ホストは
その独立したクロックレートで動作する。これらのレー
トは、正確には同一でなく、および提示期間にわたっ
て、ＣＤ−ＲＯＭは多量のデータまたは十分ではないデ
ータを出力するかもしれない。これが、以上に要約した
一般的な問題の特定例の説明である。
度はそのクロックにより定義されるが、他方、ホストは
その独立したクロックレートで動作する。これらのレー
トは、正確には同一でなく、および提示期間にわたっ
て、ＣＤ−ＲＯＭは多量のデータまたは十分ではないデ
ータを出力するかもしれない。これが、以上に要約した
一般的な問題の特定例の説明である。
【０００８】
【課題を解決するための手段】本発明は、シーケンシャ
ルデバイスの内部クロックレートをダイナミックに調整
することによって個別のデバイスクロックが要求される
ときに、上述の問題に対する簡単な解決法を提供する。
本発明は、シーケンシャル記憶媒体からの情報の読出し
レートを制御して、記憶媒体を含むデバイスとその情報
を受信する受信デバイスとの間の同期を維持する方法お
よび装置を意図する。情報は、デバイスクロックからの
パルスにより制御されたレートで媒体からバッファにロ
ードされる。情報はバッファのローディングとは独立に
受信デバイスによる利用のためにバッファからアンロー
ドされる。バッファ内の利用可能な空きスペース（ｆｒ
ｅｅ ｓｐａｃｅ）の量が、情報がバッファにロードさ
れるときに測定される。クロックのレートは、空きバッ
ファスペースの量に応じてダイナミックに調整されて、
バッファの充填状態、すなわちバッファの占有状態（ｆ
ｉｌｌ ｓｔａｔｅ）を予め定められた制限内に維持す
る。このようにして、独立の受信デバイスによるアンロ
ーディングに応答してバッファが空になったりいっぱい
になることは決して生じない。
ルデバイスの内部クロックレートをダイナミックに調整
することによって個別のデバイスクロックが要求される
ときに、上述の問題に対する簡単な解決法を提供する。
本発明は、シーケンシャル記憶媒体からの情報の読出し
レートを制御して、記憶媒体を含むデバイスとその情報
を受信する受信デバイスとの間の同期を維持する方法お
よび装置を意図する。情報は、デバイスクロックからの
パルスにより制御されたレートで媒体からバッファにロ
ードされる。情報はバッファのローディングとは独立に
受信デバイスによる利用のためにバッファからアンロー
ドされる。バッファ内の利用可能な空きスペース（ｆｒ
ｅｅ ｓｐａｃｅ）の量が、情報がバッファにロードさ
れるときに測定される。クロックのレートは、空きバッ
ファスペースの量に応じてダイナミックに調整されて、
バッファの充填状態、すなわちバッファの占有状態（ｆ
ｉｌｌ ｓｔａｔｅ）を予め定められた制限内に維持す
る。このようにして、独立の受信デバイスによるアンロ
ーディングに応答してバッファが空になったりいっぱい
になることは決して生じない。
【０００９】
【作用】本発明では、ＣＤ−ＲＯＭのようなシーケンシ
ャル記憶媒体からの情報の読出し速度を制御して、媒体
を含むデバイスとその情報を受ける独立の受信デバイス
との間の同期を簡単に維持することができる。
ャル記憶媒体からの情報の読出し速度を制御して、媒体
を含むデバイスとその情報を受ける独立の受信デバイス
との間の同期を簡単に維持することができる。
【００１０】好適実施例では、バッファが予め定められ
た量よりも多く占有されるときにはクロックパルスが削
除ないし抑止（ｓｕｐｐｒｅｓｓ）されてデバイスによ
るバッファへのローディングのレートを低下させる。他
の代替実施例は、バッファが予め定めた量よりも少なく
占有されるときにはクロックからのパルスストリーム中
にクロックパルスを挿入して、バッファへのローディン
グのレートを増加させることを開示する。双方の実施例
において、バッファが満杯の半分より多いかまたは少な
いかを決定することは最も容易である。さらにまた、双
方の実施例において、書込みアドレスおよび読出しアド
レスはバッファのローディングおよびアンローディング
に対して維持される。書込みまたは読出しアドレスのう
ちの選択された一方がバッファの中央の位置を通過する
度毎に、他方の読出しまたは書込みバッファアドレスの
最上位ビットが記憶される。この記憶された信号は、こ
れがバッファを通過するときの時間位置において、バッ
ファが満杯の半分より多いか少ないかを決定する。好適
実施例では、バッファが半分よりも多く占有されたとき
に、他の回路が動作してクロックパルスを削除すること
によりシーケンシャルデバイスの実効内部クロックレー
トを低下させる。上記他の代替実施例では、記憶された
信号が、バッファは満杯の半分より少ないことを示して
いるときは、クロックパルスをクロックストリームの中
にダイナミックに挿入して、バッファへのローディング
のスピードを増大させる。
た量よりも多く占有されるときにはクロックパルスが削
除ないし抑止（ｓｕｐｐｒｅｓｓ）されてデバイスによ
るバッファへのローディングのレートを低下させる。他
の代替実施例は、バッファが予め定めた量よりも少なく
占有されるときにはクロックからのパルスストリーム中
にクロックパルスを挿入して、バッファへのローディン
グのレートを増加させることを開示する。双方の実施例
において、バッファが満杯の半分より多いかまたは少な
いかを決定することは最も容易である。さらにまた、双
方の実施例において、書込みアドレスおよび読出しアド
レスはバッファのローディングおよびアンローディング
に対して維持される。書込みまたは読出しアドレスのう
ちの選択された一方がバッファの中央の位置を通過する
度毎に、他方の読出しまたは書込みバッファアドレスの
最上位ビットが記憶される。この記憶された信号は、こ
れがバッファを通過するときの時間位置において、バッ
ファが満杯の半分より多いか少ないかを決定する。好適
実施例では、バッファが半分よりも多く占有されたとき
に、他の回路が動作してクロックパルスを削除すること
によりシーケンシャルデバイスの実効内部クロックレー
トを低下させる。上記他の代替実施例では、記憶された
信号が、バッファは満杯の半分より少ないことを示して
いるときは、クロックパルスをクロックストリームの中
にダイナミックに挿入して、バッファへのローディング
のスピードを増大させる。
【００１１】本発明は、慣例のＣＤ−ＲＯＭを変更し
て、ＰＣのような独立した受信デバイスに対する材料の
連続的な再生を行うのに用いて好都合である。このよう
に用いるためには、市販のＣＤ−ＲＯＭの標準的なクロ
ックレートを増大させて、ＣＤ−ＲＯＭのバッファが自
然に占有される傾向を示すようにするのが好適である。
この場合、パルス削除の実施例は、次いで、ほぼ半分の
位置にバッファの占有状態を維持する。あるいはまた、
市販のＣＤ−ＲＯＭの実効的な慣例の水晶のレートを減
少させて、バッファを空にする傾向になるようにし、お
よび次いでクロックパルスを挿入する実施例を用いて、
バッファの占有状態をほぼ半分の位置に維持するように
用いることができる。
て、ＰＣのような独立した受信デバイスに対する材料の
連続的な再生を行うのに用いて好都合である。このよう
に用いるためには、市販のＣＤ−ＲＯＭの標準的なクロ
ックレートを増大させて、ＣＤ−ＲＯＭのバッファが自
然に占有される傾向を示すようにするのが好適である。
この場合、パルス削除の実施例は、次いで、ほぼ半分の
位置にバッファの占有状態を維持する。あるいはまた、
市販のＣＤ−ＲＯＭの実効的な慣例の水晶のレートを減
少させて、バッファを空にする傾向になるようにし、お
よび次いでクロックパルスを挿入する実施例を用いて、
バッファの占有状態をほぼ半分の位置に維持するように
用いることができる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１３】図１は慣例のＣＤ−ＲＯＭの回路およびシ
ーケンシャルデバイスの実効クロックレートを制御し
て、独立したデータ受信器との同期を維持する本発明の
好適実施例の回路を示す。図１におけるシーケンシャル
デバイスはＣＤ−ＲＯＭである。しかし、本発明は、他
のタイプのシーケンシャルデバイスに用いることもでき
ることが認識される。慣例のＣＤ−ＲＯＭ回路を最初に
説明する。デジタル信号プロセッサ（ＤＳＰ）１００は
ＣＤ−ＲＯＭの機能の大部分を制御する。モータ１０２
は、データを光学的に記憶した光ディスク１０４の回転
速度を制御する。ＤＳＰ１００は光ディスク１０４から
データを取り出し、および光ディスク１０４がそのデー
タを供給する速度で、そのデータをファースト−イン−
ファースト−アウト（ＦＩＦＯ）バッファ１０６に入力
する。ＤＳＰ１００からのＷリード、すなわち信号線上
のライト（ｗｒｉｔｅ）信号によりＦＩＦＯ １０６へ
のデータの書込みを制御する。ＤＳＰ１００は、Ｒ信号
線１１０上のリード（ｒｅａｄ）信号の制御の下に、デ
ータをＦＩＦＯ １０６から取り出す。
ーケンシャルデバイスの実効クロックレートを制御し
て、独立したデータ受信器との同期を維持する本発明の
好適実施例の回路を示す。図１におけるシーケンシャル
デバイスはＣＤ−ＲＯＭである。しかし、本発明は、他
のタイプのシーケンシャルデバイスに用いることもでき
ることが認識される。慣例のＣＤ−ＲＯＭ回路を最初に
説明する。デジタル信号プロセッサ（ＤＳＰ）１００は
ＣＤ−ＲＯＭの機能の大部分を制御する。モータ１０２
は、データを光学的に記憶した光ディスク１０４の回転
速度を制御する。ＤＳＰ１００は光ディスク１０４から
データを取り出し、および光ディスク１０４がそのデー
タを供給する速度で、そのデータをファースト−イン−
ファースト−アウト（ＦＩＦＯ）バッファ１０６に入力
する。ＤＳＰ１００からのＷリード、すなわち信号線上
のライト（ｗｒｉｔｅ）信号によりＦＩＦＯ １０６へ
のデータの書込みを制御する。ＤＳＰ１００は、Ｒ信号
線１１０上のリード（ｒｅａｄ）信号の制御の下に、デ
ータをＦＩＦＯ １０６から取り出す。
【００１４】ＦＩＦＯ １０６は、ＲおよびＷ信号線１
１０および１０８上の信号の速度における短期間の変動
を吸収するに十分な大きさである。これら短期間の変動
を最小にするために、モータ１０２のスピードを、パル
ス幅変調器（ＰＷＭ）回路１１２により発生される信号
により制御する。ＰＷＭ出力信号線１１３上の信号のこ
のパルス幅によってモータスピードを制御する。パルス
幅はＦＩＦＯ １０６中のデータの量により決定され
る。パルス幅は、ＦＩＦＯ １０６が空になるときに増
加してモータ１０２をスピードアップさせ、およびＦＩ
ＦＯ １０６が占有されるときに減少してモータ１０６
を低速にする。市販のＣＤ−ＲＯＭでは、パルス幅は１
から９１までの合計９２単位の部分で変化することがで
きる。ＰＷＭ１１２からのパルスレートは８８．２ｋＨ
ｚ／秒である。この慣例の配置により、光ディスク１０
４によりデータが提供されるが妥当な程度に一定であれ
ば、ＤＳＰ１００によりその速度をトラッキングするこ
とができる。
１０および１０８上の信号の速度における短期間の変動
を吸収するに十分な大きさである。これら短期間の変動
を最小にするために、モータ１０２のスピードを、パル
ス幅変調器（ＰＷＭ）回路１１２により発生される信号
により制御する。ＰＷＭ出力信号線１１３上の信号のこ
のパルス幅によってモータスピードを制御する。パルス
幅はＦＩＦＯ １０６中のデータの量により決定され
る。パルス幅は、ＦＩＦＯ １０６が空になるときに増
加してモータ１０２をスピードアップさせ、およびＦＩ
ＦＯ １０６が占有されるときに減少してモータ１０６
を低速にする。市販のＣＤ−ＲＯＭでは、パルス幅は１
から９１までの合計９２単位の部分で変化することがで
きる。ＰＷＭ１１２からのパルスレートは８８．２ｋＨ
ｚ／秒である。この慣例の配置により、光ディスク１０
４によりデータが提供されるが妥当な程度に一定であれ
ば、ＤＳＰ１００によりその速度をトラッキングするこ
とができる。
【００１５】水晶（図示せず）により駆動される発振器
１１４によりＣＤ−ＲＯＭを制御する。発振器１１４の
パルスレートは典型的には１６．９３４４ＭＨｚであ
る。分周回路１１６により、発振器１１４のパルス周波
数を３８４で分周して、慣例のＣＤ−ＲＯＭにおいて、
ＤＳＰ１０６の制御の下にＦＩＦＯ １０６からデータ
が取り出される、公称の４４．１ｋＨｚのレートを信号
線ＬＲＣＫ（左右クロック（Ｌｅｆｔ−Ｒｉｇｈｔ Ｃ
ｌｏｃｋ））上に発生する。多くのＣＤ−ＲＯＭでは、
ＦＩＦＯ １０６から取り出されたデータは、他のバッ
ファ１１６（典型的には３２または６４Ｋバイトの大き
さ）に格納される。バッファ１１６に関連するのは、書
込みおよび読出しアドレスレジスタ１１７および１１９
に各々含まれるバッファ読出しおよび書込みアドレスで
ある。バッファ１１６は循環形態で書込まれ、および読
出される。すなわち、レジスタ１１７および１１９中の
読出しおよび書込みアドレスはインクリメントし、およ
びバッファの終端に到達したときに最大から最小に循環
する。バッファ１１６中のデータは、発振器１１４の周
波数により大まかに定められ、３８４で分周されたレー
トで書込まれる。実際には、一方のサンプルがステレオ
の左チャンネル用および第２のサンプルが右チャンネル
用というようにして、２つのサンプルが各ＬＲＣＫ期間
に対して書込まれる。バッファ１１６は信号線１１８上
の受信器要求レートにより決定されるレートで読出され
る。
１１４によりＣＤ−ＲＯＭを制御する。発振器１１４の
パルスレートは典型的には１６．９３４４ＭＨｚであ
る。分周回路１１６により、発振器１１４のパルス周波
数を３８４で分周して、慣例のＣＤ−ＲＯＭにおいて、
ＤＳＰ１０６の制御の下にＦＩＦＯ １０６からデータ
が取り出される、公称の４４．１ｋＨｚのレートを信号
線ＬＲＣＫ（左右クロック（Ｌｅｆｔ−Ｒｉｇｈｔ Ｃ
ｌｏｃｋ））上に発生する。多くのＣＤ−ＲＯＭでは、
ＦＩＦＯ １０６から取り出されたデータは、他のバッ
ファ１１６（典型的には３２または６４Ｋバイトの大き
さ）に格納される。バッファ１１６に関連するのは、書
込みおよび読出しアドレスレジスタ１１７および１１９
に各々含まれるバッファ読出しおよび書込みアドレスで
ある。バッファ１１６は循環形態で書込まれ、および読
出される。すなわち、レジスタ１１７および１１９中の
読出しおよび書込みアドレスはインクリメントし、およ
びバッファの終端に到達したときに最大から最小に循環
する。バッファ１１６中のデータは、発振器１１４の周
波数により大まかに定められ、３８４で分周されたレー
トで書込まれる。実際には、一方のサンプルがステレオ
の左チャンネル用および第２のサンプルが右チャンネル
用というようにして、２つのサンプルが各ＬＲＣＫ期間
に対して書込まれる。バッファ１１６は信号線１１８上
の受信器要求レートにより決定されるレートで読出され
る。
【００１６】本発明によれば、発振器１１４のクロック
周波数は慣例のＣＤ−ＲＯＭのクロック周波数よりも、
若干、高めに定める。これに対する理由は後に明らかに
なるであろう。１６．９５６５ＭＨｚの水晶周波数によ
って、動作が満足に行われることが見出された。シーケ
ンシャルデバイスと受信デバイスとの間の同期を維持す
ることが必要であるときには、発振器１１４からＤＳＰ
１００へのクロック信号の削除の目的のために、信号線
ＬＲＣＫを回路１２４によりさえぎる。このために、回
路１２４により、バッファ１１６内のデータの量に基づ
いて、ＤＳＰＣＬＯＣＫ信号線１２２からＤＳＰ１００
に至るクロック信号の発生を制御する。バッファ１１６
の書込みアドレスのＭＳＢ（最上位ビット）は、バッフ
ァ１１６の書込みが実行される度毎に、遅延フリップ−
フロップＭＳＢＷ（１２８）にセーブされる。同様にし
て、読出しアドレスのＭＳＢ１２１は、バッファ１１６
の読出しが実行される度毎に、遅延フリップ−フロップ
ＭＳＢＲ（１２６）にセーブされる。ＤＳＰ１００から
の信号線１１０上のＲ信号は、ＦＩＦＯ １０６からバ
ッファ１１６への書込みイネーブルとして作用し、およ
び遅延フリップ−フロップ１２８へのイネーブル信号と
して作用する。信号線１１８上のＤＡＴＡＲＥＱ信号は
フリップ−フロップ１２６のイネーブルとして作用す
る。ＭＳＢＷフリップ−フロップ１２８がセット状態に
切換わったとき、ＭＳＢＲフリップ−フロップ１２６の
状態が他の遅延フリップ−フロップ１３０にクロックの
タイミングで入力される。フリップ−フロップ１３０
（信号線１３２）の相補出力Ｑ′により、ＤＳＰ１００
に至る信号線１２２上のクロック信号の実効レートを制
御する。信号線１３２の状態（ＧＯＳＬＯＷ）は、バッ
ファ１１６が満杯の半分より大きいか、小さいかを示
す。このことは正しい。その理由は、バッファ書込みア
ドレスの最上位ビットが「ハイ」の状態（バッファ１１
６の中央の位置でもある）に切換わるときに、バッファ
１１６の読出しアドレスがバッファの中央の位置より大
きいか小さいかをフリップ−フロップＭＳＢＲの状態が
反映するからである。書込みアドレスがバッファ１１６
の中央の位置に到達すると、信号線１３２の状態（ＧＯ
ＳＬＯＷ）は、もしも現在の読出しアドレスがバッファ
１１６の中央の位置より小さいときには、「ハイ」とな
り、および、もしも読出しアドレスがバッファ１１６の
中央の位置よりも大きい場合には「ロー」となる。それ
故、ＧＯＳＬＯＷ信号は書込みアドレスがバッファ１１
６の中央の位置を通過する度毎に変化することができ
る。
周波数は慣例のＣＤ−ＲＯＭのクロック周波数よりも、
若干、高めに定める。これに対する理由は後に明らかに
なるであろう。１６．９５６５ＭＨｚの水晶周波数によ
って、動作が満足に行われることが見出された。シーケ
ンシャルデバイスと受信デバイスとの間の同期を維持す
ることが必要であるときには、発振器１１４からＤＳＰ
１００へのクロック信号の削除の目的のために、信号線
ＬＲＣＫを回路１２４によりさえぎる。このために、回
路１２４により、バッファ１１６内のデータの量に基づ
いて、ＤＳＰＣＬＯＣＫ信号線１２２からＤＳＰ１００
に至るクロック信号の発生を制御する。バッファ１１６
の書込みアドレスのＭＳＢ（最上位ビット）は、バッフ
ァ１１６の書込みが実行される度毎に、遅延フリップ−
フロップＭＳＢＷ（１２８）にセーブされる。同様にし
て、読出しアドレスのＭＳＢ１２１は、バッファ１１６
の読出しが実行される度毎に、遅延フリップ−フロップ
ＭＳＢＲ（１２６）にセーブされる。ＤＳＰ１００から
の信号線１１０上のＲ信号は、ＦＩＦＯ １０６からバ
ッファ１１６への書込みイネーブルとして作用し、およ
び遅延フリップ−フロップ１２８へのイネーブル信号と
して作用する。信号線１１８上のＤＡＴＡＲＥＱ信号は
フリップ−フロップ１２６のイネーブルとして作用す
る。ＭＳＢＷフリップ−フロップ１２８がセット状態に
切換わったとき、ＭＳＢＲフリップ−フロップ１２６の
状態が他の遅延フリップ−フロップ１３０にクロックの
タイミングで入力される。フリップ−フロップ１３０
（信号線１３２）の相補出力Ｑ′により、ＤＳＰ１００
に至る信号線１２２上のクロック信号の実効レートを制
御する。信号線１３２の状態（ＧＯＳＬＯＷ）は、バッ
ファ１１６が満杯の半分より大きいか、小さいかを示
す。このことは正しい。その理由は、バッファ書込みア
ドレスの最上位ビットが「ハイ」の状態（バッファ１１
６の中央の位置でもある）に切換わるときに、バッファ
１１６の読出しアドレスがバッファの中央の位置より大
きいか小さいかをフリップ−フロップＭＳＢＲの状態が
反映するからである。書込みアドレスがバッファ１１６
の中央の位置に到達すると、信号線１３２の状態（ＧＯ
ＳＬＯＷ）は、もしも現在の読出しアドレスがバッファ
１１６の中央の位置より小さいときには、「ハイ」とな
り、および、もしも読出しアドレスがバッファ１１６の
中央の位置よりも大きい場合には「ロー」となる。それ
故、ＧＯＳＬＯＷ信号は書込みアドレスがバッファ１１
６の中央の位置を通過する度毎に変化することができ
る。
【００１７】ＧＯＳＬＯＷ信号は発振器１１４からの水
晶クロックを遮断し、必要に応じて、ＤＳＰ１００に至
る信号線１２２上のクロックパルスを制御する。通常、
バッファ１１６が満杯の半分より少ないときには、回路
１２４は発振器１１４からのクロック信号を信号線１２
２を介してＤＳＰ１００に直接に通過させるにすぎな
い。バッファ１１６が満杯の半分よりも大きくなったと
きには、回路１２４は、信号ＬＲＣＫの各立ち上がりエ
ッジにおいて発振器１１４からのクロックパルス１つを
削除するように動作する。これにより、ＤＳＰ１００
は、ＤＳＰ１００がＦＩＦＯ １０６にロードする速度
をわずかに減少させ、そしてそれは、次に、モータ１０
２のスピードを低下させて、光ディスク１０４がＤＳＰ
１００にデータを供給する速度を低下させる。したがっ
て、このとき、バッファ１１６は、その読出し速度より
もわずかに低い速度で書込まれ、およびバッファ１１６
は満杯の半分よりも小さくなる時間まで空にし始める。
回路１２４は、次に、発振器１１４からのクロックパル
スの削除を中止する。
晶クロックを遮断し、必要に応じて、ＤＳＰ１００に至
る信号線１２２上のクロックパルスを制御する。通常、
バッファ１１６が満杯の半分より少ないときには、回路
１２４は発振器１１４からのクロック信号を信号線１２
２を介してＤＳＰ１００に直接に通過させるにすぎな
い。バッファ１１６が満杯の半分よりも大きくなったと
きには、回路１２４は、信号ＬＲＣＫの各立ち上がりエ
ッジにおいて発振器１１４からのクロックパルス１つを
削除するように動作する。これにより、ＤＳＰ１００
は、ＤＳＰ１００がＦＩＦＯ １０６にロードする速度
をわずかに減少させ、そしてそれは、次に、モータ１０
２のスピードを低下させて、光ディスク１０４がＤＳＰ
１００にデータを供給する速度を低下させる。したがっ
て、このとき、バッファ１１６は、その読出し速度より
もわずかに低い速度で書込まれ、およびバッファ１１６
は満杯の半分よりも小さくなる時間まで空にし始める。
回路１２４は、次に、発振器１１４からのクロックパル
スの削除を中止する。
【００１８】上述したことを達成するために、信号ＬＲ
ＣＫを遅延フリップ−フロップ１３４の遅延入力Ｄに供
給する。図２において、発振器１１４からのクロックパ
ルスストリームはＡとして示されている。ＬＲＣＫ信号
はＢとして示されている。ストリームＢの２００におけ
るパルスエッジは回路１１６およびパルス削除回路によ
って導入されたパルス中の潜在的な位相差を表わす。図
２のストリームＣはフリップ−フロップ１３４の状態
（１クロックタイムだけ遅延されたＬＲＣＫ′）を表わ
す。パルスストリームＤはフリップ−フロップ１４０の
出力である。フリップ−フロップ１３０および１４０と
ＮＯＲゲート１３８との組合せはパルスエッジ検出器と
して動作する。フリップ−フロップ１３０のＱ出力は、
ＮＯＲゲート１３８をイネーブルするか否かを制御す
る。フリップ−フロップ１３４および１４０のＱ′出力
をＮＯＲゲート１４２への入力として供給する。これら
の信号線のいずれかが「ハイ」であるとき、ゲート１４
２の出力は「ロー」となり、それによりＮＯＲゲート１
４４をイネーブルして発振器１１４からのクロック信号
を通過させる。しかし、ＮＯＲゲート１４２への入力信
号線の双方が「ロー」であって、クロックパルスを削除
すべきであることを示すときには、ゲート１４２の結果
として得られた「ハイ」出力によってＮＯＲゲート１４
４をディスエーブルし、およびゲート１４４の出力にお
いて１つのクロックパルスを削除する。これはパルスス
トリームＥの２０２に示され、これによってパルススト
リームＦの２０４において点線で示される１つのクロッ
クパルスを削除する。１つのクロックパルスは、バッフ
ァ１１６が満杯の半分より大である状態に保たれる限り
各サイクルにおいてバッファ１１６の中央の位置を通る
度毎に削除され続ける。公称周波数１６．９５６５ＭＨ
ｚに対する発振器１１４の水晶カットに対するこのこと
の結果は、バッファ１１６の書込み周期が発振器１１４
のクロックレートの３８４倍の公称周期から、そのクロ
ックレートの３８５倍のクロックレートに増加するとい
うことである。この好適実施例に対する結果は、バッフ
ァ１１６が満杯の半分より小のときは、ＣＤ−ＲＯＭが
慣例のＣＤ−ＲＯＭよりも０．１３％速く、バッファ１
１６が満杯の半分より大のときは、同じく０．１３％遅
く走行する。
ＣＫを遅延フリップ−フロップ１３４の遅延入力Ｄに供
給する。図２において、発振器１１４からのクロックパ
ルスストリームはＡとして示されている。ＬＲＣＫ信号
はＢとして示されている。ストリームＢの２００におけ
るパルスエッジは回路１１６およびパルス削除回路によ
って導入されたパルス中の潜在的な位相差を表わす。図
２のストリームＣはフリップ−フロップ１３４の状態
（１クロックタイムだけ遅延されたＬＲＣＫ′）を表わ
す。パルスストリームＤはフリップ−フロップ１４０の
出力である。フリップ−フロップ１３０および１４０と
ＮＯＲゲート１３８との組合せはパルスエッジ検出器と
して動作する。フリップ−フロップ１３０のＱ出力は、
ＮＯＲゲート１３８をイネーブルするか否かを制御す
る。フリップ−フロップ１３４および１４０のＱ′出力
をＮＯＲゲート１４２への入力として供給する。これら
の信号線のいずれかが「ハイ」であるとき、ゲート１４
２の出力は「ロー」となり、それによりＮＯＲゲート１
４４をイネーブルして発振器１１４からのクロック信号
を通過させる。しかし、ＮＯＲゲート１４２への入力信
号線の双方が「ロー」であって、クロックパルスを削除
すべきであることを示すときには、ゲート１４２の結果
として得られた「ハイ」出力によってＮＯＲゲート１４
４をディスエーブルし、およびゲート１４４の出力にお
いて１つのクロックパルスを削除する。これはパルスス
トリームＥの２０２に示され、これによってパルススト
リームＦの２０４において点線で示される１つのクロッ
クパルスを削除する。１つのクロックパルスは、バッフ
ァ１１６が満杯の半分より大である状態に保たれる限り
各サイクルにおいてバッファ１１６の中央の位置を通る
度毎に削除され続ける。公称周波数１６．９５６５ＭＨ
ｚに対する発振器１１４の水晶カットに対するこのこと
の結果は、バッファ１１６の書込み周期が発振器１１４
のクロックレートの３８４倍の公称周期から、そのクロ
ックレートの３８５倍のクロックレートに増加するとい
うことである。この好適実施例に対する結果は、バッフ
ァ１１６が満杯の半分より小のときは、ＣＤ−ＲＯＭが
慣例のＣＤ−ＲＯＭよりも０．１３％速く、バッファ１
１６が満杯の半分より大のときは、同じく０．１３％遅
く走行する。
【００１９】試験結果は、ＣＤ−ＲＯＭ水晶周波数の公
称値プラスまたはマイナス０．１３％の、受信器からの
データ要求速度に対して、バッファ１１６はその容量の
半分まで占有し、およびそこでバッファ容量満杯の０．
３％より小さいジッターがあってもその状態に保たれて
いることを示している。受信器データ要求の短期間のバ
ースト速度変動は、３２Ｋバッファにより容易に包含さ
れる。長期間の変動はＧＯＳＬＯＷスピード制御により
トラッキングされる。上記周波数およびカウントのすべ
ては、特定の実施手段またはニーズに応じて変化しうる
べきであることもちろんである。
称値プラスまたはマイナス０．１３％の、受信器からの
データ要求速度に対して、バッファ１１６はその容量の
半分まで占有し、およびそこでバッファ容量満杯の０．
３％より小さいジッターがあってもその状態に保たれて
いることを示している。受信器データ要求の短期間のバ
ースト速度変動は、３２Ｋバッファにより容易に包含さ
れる。長期間の変動はＧＯＳＬＯＷスピード制御により
トラッキングされる。上記周波数およびカウントのすべ
ては、特定の実施手段またはニーズに応じて変化しうる
べきであることもちろんである。
【００２０】図３は、ＤＳＰ１００へのクロックパルス
を削除するよりも、むしろ、詰め込むようにした代替実
施例を示す。図３は４つの変更以外は図１とよく類似し
ている。第１に、発振器３１４の周波数は約６７．６５
ＭＨｚに対して概略４の係数だけ増加される。この結
果、クロックパルスより狭くなり、パルスの詰め込みが
簡単になる。第２に、発振器３１４からのこのクロック
周波数は４分周回路の付加によって約１６．９１ＭＨｚ
まで再び減少させられる。１６．９１ＫＨｚのこの減少
したクロックレートは、ＣＤ−ＲＯＭの公称の慣例の周
波数よりも約０．１３％だけ小さいことに注意すべきで
ある。これによりＣＤ−ＲＯＭは、通常状態では、わず
かに遅く走行するので、バッファ１１６は空になる傾向
があり、およびバッファ１１６をさらに占有する必要が
あるときには、クロックの詰め込みによりクロックレー
トを単に増加させるのみでよい。第３に、図１からのＧ
ＯＳＬＯＷ信号は、フリップ−フロップ１３０のＱ′出
力よりもむしろＱ出力からＧＯＦＡＳＴ信号を得ること
によってそのＧＯＦＡＳＴ信号に変更される。第４に、
図３に示すように、ＡＮＤゲート３０３がＮＯＲゲート
１４２と１４４との間に挿入され、バッファ１１６が満
杯の半分より少ないときに発振器３１４からのパルスを
ＤＳＰ１００へのクロックストリームに挿入する。
を削除するよりも、むしろ、詰め込むようにした代替実
施例を示す。図３は４つの変更以外は図１とよく類似し
ている。第１に、発振器３１４の周波数は約６７．６５
ＭＨｚに対して概略４の係数だけ増加される。この結
果、クロックパルスより狭くなり、パルスの詰め込みが
簡単になる。第２に、発振器３１４からのこのクロック
周波数は４分周回路の付加によって約１６．９１ＭＨｚ
まで再び減少させられる。１６．９１ＫＨｚのこの減少
したクロックレートは、ＣＤ−ＲＯＭの公称の慣例の周
波数よりも約０．１３％だけ小さいことに注意すべきで
ある。これによりＣＤ−ＲＯＭは、通常状態では、わず
かに遅く走行するので、バッファ１１６は空になる傾向
があり、およびバッファ１１６をさらに占有する必要が
あるときには、クロックの詰め込みによりクロックレー
トを単に増加させるのみでよい。第３に、図１からのＧ
ＯＳＬＯＷ信号は、フリップ−フロップ１３０のＱ′出
力よりもむしろＱ出力からＧＯＦＡＳＴ信号を得ること
によってそのＧＯＦＡＳＴ信号に変更される。第４に、
図３に示すように、ＡＮＤゲート３０３がＮＯＲゲート
１４２と１４４との間に挿入され、バッファ１１６が満
杯の半分より少ないときに発振器３１４からのパルスを
ＤＳＰ１００へのクロックストリームに挿入する。
【００２１】上述した配置は本発明の原理の応用の単な
る例示であり、および本発明の精神および範囲から逸脱
することなしに、当業者が他に配置を案出できることを
理解していただきたい。たとえば、上述の教示を考慮し
てクロックパルスの詰め込みおよび削除の双方を組合せ
てメディアおよび受信器の周期を維持するようにした回
路を容易に案出することができる。
る例示であり、および本発明の精神および範囲から逸脱
することなしに、当業者が他に配置を案出できることを
理解していただきたい。たとえば、上述の教示を考慮し
てクロックパルスの詰め込みおよび削除の双方を組合せ
てメディアおよび受信器の周期を維持するようにした回
路を容易に案出することができる。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
クロックレートをバッファの空きスペースの量に応じて
変化させることによって、バッファの容量の概略半分の
位置でバッファの占有状態を維持するので、独立の受信
器によるアンローディングに応答してバッファが空にな
ったり充満することがない。
クロックレートをバッファの空きスペースの量に応じて
変化させることによって、バッファの容量の概略半分の
位置でバッファの占有状態を維持するので、独立の受信
器によるアンローディングに応答してバッファが空にな
ったり充満することがない。
【００２３】従って、本発明によれば、ＣＤ−ＲＯＭの
ようなシーケンシャル記憶媒体からの情報の読出し速度
を制御して、媒体を含むデバイスとその情報を受ける独
立の受信デバイスとの間の同期を簡単に維持することが
できる。
ようなシーケンシャル記憶媒体からの情報の読出し速度
を制御して、媒体を含むデバイスとその情報を受ける独
立の受信デバイスとの間の同期を簡単に維持することが
できる。
【図１】市販のＣＤ−ＲＯＭの慣例の回路および本発明
に従って設計されてクロックパルスの削除によりその慣
例の回路のクロックレートを制御して、別個の受信デバ
イスと同期して実効データ出力速度を維持する付加回路
を示すブロック図である。
に従って設計されてクロックパルスの削除によりその慣
例の回路のクロックレートを制御して、別個の受信デバ
イスと同期して実効データ出力速度を維持する付加回路
を示すブロック図である。
【図２】図１の回路内の種々の点におけるパルス波形を
例示する波形図である。
例示する波形図である。
【図３】追加のクロックパルスをＣＤ−ＲＯＭのクロッ
クストリーム中に詰め込んでそのデバイスより速く動作
せ、しかも、別個の受信デバイスと同期して実効データ
の出力速度をも維持する他の実施例を示すブロック図で
ある。
クストリーム中に詰め込んでそのデバイスより速く動作
せ、しかも、別個の受信デバイスと同期して実効データ
の出力速度をも維持する他の実施例を示すブロック図で
ある。
１００ ＤＳＰ １０２ モータ １０４ 光ディスク １０６ ＦＩＦＯ １０８ Ｗ信号線 １１０ Ｒ信号線 １１２ ＰＷＭ回路 １１４ 発振器 １１６ 分周回路 １２６，１２８，１３０，１３４，１４０ フリップ−
フロップ
フロップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/10 Ｄ 7736−5Ｄ (72)発明者 ウイリアム ジョージ クラウズ アメリカ合衆国 27612 ノース キャロ ライナ州 ローリイ ホーリー リッジ ドライブ 5018 (56)参考文献 特開 昭56−87154（ＪＰ，Ａ)
Claims (5)
- 【請求項１】データの利用を伴う独立した装置によって
シーケンシャル記憶媒体から情報を読み出すレートを制
御する方法であって、 クロックからのパルスにより制御されたレートで前記媒
体からバッファに循環形態で前記情報をロードするステ
ップと、 前記バッファのロードとは無関係に、前記バッファから
利用のために循環形態で一定のレートで情報をアンロー
ディングするステップと、 前記バッファからのローディング及びアンローディング
のために、書き込み及び読み出しのアドレスを維持する
ステップと、 前記書き込みまたは読み出しアドレスを前記バッファの
中央の位置を通過するたびごとに、他の読み出しまたは
書き込みアドレスの最上位ビットを記憶するステップ
と、 前記記憶された最上位ビットに応答して前記クロックの
レートを調整するステップと、 を有する前記方法。 - 【請求項２】前記調整するステップは、バッファが満杯
の半分以上であることを示す前記最上位ビットの状態に
応答して、前記バッファに書き込みが実行されるたびご
とにクロックパルスを減らすステップをさらに含む請求
項１記載の方法。 - 【請求項３】前記調整するステップは、バッファが満杯
の半分以下であることを示す前記最上位ビットの状態に
応答して、前記バッファに書き込みが実行されるたびご
とにクロックパルスを挿入するステップをさらに含む請
求項１記載の方法。 - 【請求項４】シーケンシャル記憶媒体から情報を読み出
すレートを制御する装置であって、 シーケンシャル記憶媒体から情報をロードするためのバ
ッファと、 循環形態のバッファから及びバッファへの情報のロード
及びアンロードのために書き込み及び読み出しのアドレ
スを記憶するレジスタと、 前記バッファへの情報のロードのレートを制御するため
のクロックと、 前記バッファへの情報の書き込みによって活動化され
る、前記バッファの書き込みアドレスの最上位ビットを
記憶するための第１の記憶手段と、 前記バッファへの情報の読み出しによって活動化され
る、前記バッファの読み出しアドレスの最上位ビットを
記憶するための第２の記憶手段と、 前記第１及び第２の記憶手段に応答して、前記バッファ
を介する選択された書き込みまたは読み出しが前記バッ
ファを通過すると同時に、前記バッファが満杯の量の半
分より多いかどうかを示す信号を記憶する第３の記憶手
段と、 前記記憶された信号に応答して、予定の限度以内に空き
バッファスペースの総量を維持するためにクロックのレ
ートを調整する手段と、 を有する前記装置。 - 【請求項５】シーケンシャル記憶媒体から情報を読み出
すレートを制御する装置であって、 シーケンシャル記憶媒体から情報をロードするためのバ
ッファと、 循環形態のバッファから及びバッファへの情報のロード
及びアンロードのために書き込み及び読み出しのアドレ
スを記憶するレジスタと、 前記バッファへの情報のロードのレートを制御するため
のクロックと、 前記バッファへの情報の書き込みによって活動化され
る、前記バッファの書き込みアドレスの最上位ビットを
記憶するための第１の記憶手段と、 前記バッファへの情報の読み出しによって活動化され
る、前記バッファの読み出しアドレスの最上位ビットを
記憶するための第２の記憶手段と、 前記第１及び第２の記憶手段に応答して、前記バッファ
を介する選択された書き込みまたは読み出しが前記バッ
ファを通過すると同時に、前記バッファが満杯の量の半
分より少ないかどうかを示す信号を記憶する第３の記憶
手段と、 前記記憶された信号に応答して、予定の限度以内に空き
バッファスペースの総量を維持するためにクロックのレ
ートを調整する手段と、 を有する前記装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/760,653 US5291468A (en) | 1991-09-16 | 1991-09-16 | Method and apparatus for synchronizing the readout of a sequential media device with a separate clocked device |
| US760653 | 1991-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210462A JPH05210462A (ja) | 1993-08-20 |
| JPH07117878B2 true JPH07117878B2 (ja) | 1995-12-18 |
Family
ID=25059765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216914A Expired - Fee Related JPH07117878B2 (ja) | 1991-09-16 | 1992-08-14 | 情報の読出しレート制御方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5291468A (ja) |
| EP (1) | EP0534883A1 (ja) |
| JP (1) | JPH07117878B2 (ja) |
| CA (1) | CA2071333C (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5630111A (en) * | 1991-06-17 | 1997-05-13 | Kabushiki Kaisha Toshiba | Processing and playback apparatus for recorded digital data |
| US5887196A (en) * | 1991-12-30 | 1999-03-23 | Apple Computer, Inc. | System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer |
| US5640599A (en) * | 1991-12-30 | 1997-06-17 | Apple Computer, Inc. | Interconnect system initiating data transfer over launch bus at source's clock speed and transfering data over data path at receiver's clock speed |
| JPH05225693A (ja) * | 1992-02-14 | 1993-09-03 | Sony Corp | ディジタル信号処理回路 |
| US5418910A (en) * | 1992-05-05 | 1995-05-23 | Tandy Corporation | Dual buffer cache system for transferring audio compact disk subchannel information to a computer |
| JP2788380B2 (ja) * | 1992-06-11 | 1998-08-20 | シャープ株式会社 | ディジタル情報再生装置 |
| DE4231117A1 (de) * | 1992-09-17 | 1994-03-24 | Thomson Brandt Gmbh | Verfahren zur Aufzeichnung und Wiedergabe von Daten |
| US5420801A (en) * | 1992-11-13 | 1995-05-30 | International Business Machines Corporation | System and method for synchronization of multimedia streams |
| JP2920034B2 (ja) * | 1992-12-28 | 1999-07-19 | 株式会社東芝 | ディスク再生装置及び信号処理回路 |
| SG42830A1 (en) * | 1993-08-14 | 1997-10-17 | Toshiba Kk | Disc data reproducing apparatus and signal processing circuit |
| US5825572A (en) * | 1994-03-28 | 1998-10-20 | Sony Corporation | Apparatus and method for recording data according to a measured transfer speed |
| US5619731A (en) * | 1994-09-23 | 1997-04-08 | Ardent Teleproductions, Inc. | Interactive music CD and data |
| JP3176236B2 (ja) * | 1994-11-30 | 2001-06-11 | 株式会社ソニー・コンピュータエンタテインメント | 信号再生装置及び信号再生方法 |
| JP3647487B2 (ja) * | 1994-12-02 | 2005-05-11 | 株式会社ソニー・コンピュータエンタテインメント | テクスチャマッピング装置 |
| US5949409A (en) * | 1994-12-02 | 1999-09-07 | Sony Corporation | Image processing in which the image is divided into image areas with specific color lookup tables for enhanced color resolution |
| US5757376A (en) * | 1994-12-02 | 1998-05-26 | Sony Corporation | Method of producing image data and associated recording medium |
| JP3578498B2 (ja) * | 1994-12-02 | 2004-10-20 | 株式会社ソニー・コンピュータエンタテインメント | 画像情報処理装置 |
| US5799444A (en) * | 1995-07-06 | 1998-09-01 | Donnelly Corp | Sliding vehicle window |
| US5758076A (en) * | 1995-07-19 | 1998-05-26 | International Business Machines Corporation | Multimedia server system having rate adjustable data retrieval based on buffer capacity |
| US5659799A (en) * | 1995-10-11 | 1997-08-19 | Creative Technology, Ltd. | System for controlling disk drive by varying disk rotation speed when buffered data is above high or below low threshold for predetermined damping period |
| JP3018966B2 (ja) * | 1995-12-01 | 2000-03-13 | 松下電器産業株式会社 | 記録再生装置 |
| US5936859A (en) * | 1996-04-15 | 1999-08-10 | Lsi Logic Corporation | Method and apparatus for performing decimation and interpolation of PCM data |
| JP3363712B2 (ja) * | 1996-08-06 | 2003-01-08 | 株式会社リコー | 光ディスク装置 |
| US5949795A (en) * | 1997-02-14 | 1999-09-07 | General Instrument Corporation | Processing asynchronous data within a set-top decoder |
| JP2001005724A (ja) | 1999-06-11 | 2001-01-12 | Internatl Business Mach Corp <Ibm> | ライト・キャッシュ転送の制御方法およびディスク装置 |
| US6578125B2 (en) * | 2000-02-14 | 2003-06-10 | Sanyo Electric Co., Ltd. | Memory access circuit and memory access control circuit |
| JP2007095040A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データ処理装置、プログラム、記録媒体、コンテンツ再生装置 |
| US9819560B2 (en) * | 2014-12-24 | 2017-11-14 | Mediatek Inc. | Dynamic data distribution method in private network and associated electronic device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831192A (en) * | 1972-10-02 | 1974-08-20 | Polaroid Corp | Frequency deviation compensation system |
| US4344132A (en) * | 1979-12-14 | 1982-08-10 | International Business Machines Corporation | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus |
| US4413289A (en) * | 1981-03-13 | 1983-11-01 | Sri International | Digital recording and playback method and apparatus |
| NL8300844A (nl) * | 1983-03-09 | 1984-10-01 | Philips Nv | Inrichting voor het uitlezen van een optisch gekodeerde schijfvormige registratiedrager. |
| US4791622A (en) * | 1983-09-19 | 1988-12-13 | Storage Technology Partners 11 | Optical data format employing resynchronizable data sectors |
| US4611300A (en) * | 1984-08-21 | 1986-09-09 | Peavey Electronics Corp. | Digital delay line |
| US4802152A (en) * | 1986-04-07 | 1989-01-31 | U.S. Philips Corporation | Compact disc drive apparatus having an interface for transferring data and commands to and from a host controller |
| NL8601437A (nl) * | 1986-06-04 | 1988-01-04 | Philips Nv | Sequentiele bufferinrichting. |
| CA1286421C (en) * | 1987-10-14 | 1991-07-16 | Martin Claude Lefebvre | Message fifo buffer controller |
| US4872073A (en) * | 1988-09-02 | 1989-10-03 | Ampex Corporation | Apparatus for playback of magnetically recorded data having a variable input rate |
| US5103467A (en) * | 1989-10-31 | 1992-04-07 | Motorola, Inc. | Asynchronous voice reconstruction for a digital communication system |
-
1991
- 1991-09-16 US US07/760,653 patent/US5291468A/en not_active Expired - Lifetime
-
1992
- 1992-06-16 CA CA002071333A patent/CA2071333C/en not_active Expired - Fee Related
- 1992-08-14 EP EP92480113A patent/EP0534883A1/en not_active Withdrawn
- 1992-08-14 JP JP4216914A patent/JPH07117878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05210462A (ja) | 1993-08-20 |
| CA2071333A1 (en) | 1993-03-17 |
| US5291468A (en) | 1994-03-01 |
| CA2071333C (en) | 1996-09-10 |
| EP0534883A1 (en) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117878B2 (ja) | 情報の読出しレート制御方法および装置 | |
| EP0164550B1 (en) | I/o controller for multiple disparate serial memories with a cache | |
| US7353333B2 (en) | Laser drivers that provide double buffering of serial transfers | |
| US4872073A (en) | Apparatus for playback of magnetically recorded data having a variable input rate | |
| EP0949614B1 (en) | Data managementapparatus | |
| KR100282182B1 (ko) | 디스크데이타재생장치및신호처리회로 | |
| EP0988756A1 (en) | Apparatus and method for controlling transfer of data between processing elements | |
| JPH1064195A (ja) | ディスク再生装置 | |
| US6131138A (en) | Variable speed compact disc drive including an elastic buffer | |
| JP2919445B2 (ja) | データ高速伝送のためのシステムデコーダ及びトラックバッファリング制御方法 | |
| JPH0259521B2 (ja) | ||
| US5766018A (en) | Disc playback system, karaoke system and disc playback method | |
| JP3024542B2 (ja) | 光ディスク装置 | |
| US7017006B2 (en) | System and method to enable efficient communication with a dynamic information storage and retrieval system, or the like | |
| KR100192238B1 (ko) | 광응용 재생장치의 셀프 서보 버퍼 운용 방법 및 장치 | |
| KR100194044B1 (ko) | 메모리 억세스를 위한 인터페이스 장치 및 방법 | |
| JPH10334588A (ja) | ディジタルデータの記録及び／又は読み出し用ビットレート制御インタフェース | |
| JPH0144062B2 (ja) | ||
| JPH04195971A (ja) | ディスク書込み装置 | |
| GB2227142A (en) | Time-base compensation of signals reproduced from a recording medium | |
| KR20000034442A (ko) | 데이터 재생용 버퍼링 시스템 | |
| JPH02158965A (ja) | ディジタルデータ再生装置 | |
| KR950020123A (ko) | 초대용량 고속 디지탈 데이타 저장장치 | |
| JPS63119068A (ja) | デジタルデ−タの時間軸変換装置 | |
| JPH03104057A (ja) | フロッピーディスク制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |