JPH07115202A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH07115202A JPH07115202A JP26111693A JP26111693A JPH07115202A JP H07115202 A JPH07115202 A JP H07115202A JP 26111693 A JP26111693 A JP 26111693A JP 26111693 A JP26111693 A JP 26111693A JP H07115202 A JPH07115202 A JP H07115202A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- conductive film
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 正スタガー型のＴＦＴを用いた液晶表示装置
の製造方法において、オーミックコンタクトの形成方法
を改良して、製造工程を削減する。 【構成】 燐が添加されたＩＴＯをターゲットに用いて
スパッタリングし、ソース・ドレインのパターン（１
１）を形成した後、ａ−Ｓｉ（１３）を成膜することに
より、ＩＴＯ（１１）中の燐がａ−Ｓｉ（１３）側へ拡
散される。その後、ａ−Ｓｉ（１３）をゲート配線（１
５）のパターン形成と同一のマスクでエッチングするこ
とにより、良好なオーミック特性を有するＴＦＴが、従
来より少ない工程で製造できる。
の製造方法において、オーミックコンタクトの形成方法
を改良して、製造工程を削減する。 【構成】 燐が添加されたＩＴＯをターゲットに用いて
スパッタリングし、ソース・ドレインのパターン（１
１）を形成した後、ａ−Ｓｉ（１３）を成膜することに
より、ＩＴＯ（１１）中の燐がａ−Ｓｉ（１３）側へ拡
散される。その後、ａ−Ｓｉ（１３）をゲート配線（１
５）のパターン形成と同一のマスクでエッチングするこ
とにより、良好なオーミック特性を有するＴＦＴが、従
来より少ない工程で製造できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の製造方
法に関し、特に、製造工程の削減を達成した液晶表示装
置の製造方法に関する。
法に関し、特に、製造工程の削減を達成した液晶表示装
置の製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は、精細な動画表示が可能となり、デ
ィスプレイに使用されている。
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は、精細な動画表示が可能となり、デ
ィスプレイに使用されている。
【０００３】アクティブマトリクス型液晶表示装置は、
ＴＦＴを有する表示電極がマトリクス状に配置された基
板と、共通電極が設けられた基板を液晶層を挟んで貼り
合わせることにより構成される。ＴＦＴは、ゲートライ
ンに接続されたゲート電極、ドレインラインに接続され
たドレイン電極、表示電極に接続されたソース電極、及
び、半導体チャンネル層より構成される。ゲートライン
及びドレインラインは、それぞれ基板の行及び列方向に
配置され、ＴＦＴはその交差部に形成される。ゲートラ
インは線順次に走査されて、同一行のＴＦＴを全てＯＮ
にし、これと同期したデータ信号が各ドレインラインよ
り入力されて、表示電極が所定の電位に設定される。共
通電極もまた、走査信号に同期して電位が設定され、表
示電極との間隙の液晶に実効電圧を印加して、液晶を駆
動することにより、画素ごとに光の透過率が制御され
て、表示画面が得られる。液晶の駆動状態は、液晶容量
により１フィールド期間保持され、次フィールドで交流
反転して書き換えられる。ＴＦＴとして、チャンネル層
に対してゲートを上層に、ソース・ドレインを下層に配
置した正スタガー型は構造が簡単であり、また、フォト
エッチ工程が少なく製造コストが低いという利点があ
る。
ＴＦＴを有する表示電極がマトリクス状に配置された基
板と、共通電極が設けられた基板を液晶層を挟んで貼り
合わせることにより構成される。ＴＦＴは、ゲートライ
ンに接続されたゲート電極、ドレインラインに接続され
たドレイン電極、表示電極に接続されたソース電極、及
び、半導体チャンネル層より構成される。ゲートライン
及びドレインラインは、それぞれ基板の行及び列方向に
配置され、ＴＦＴはその交差部に形成される。ゲートラ
インは線順次に走査されて、同一行のＴＦＴを全てＯＮ
にし、これと同期したデータ信号が各ドレインラインよ
り入力されて、表示電極が所定の電位に設定される。共
通電極もまた、走査信号に同期して電位が設定され、表
示電極との間隙の液晶に実効電圧を印加して、液晶を駆
動することにより、画素ごとに光の透過率が制御され
て、表示画面が得られる。液晶の駆動状態は、液晶容量
により１フィールド期間保持され、次フィールドで交流
反転して書き換えられる。ＴＦＴとして、チャンネル層
に対してゲートを上層に、ソース・ドレインを下層に配
置した正スタガー型は構造が簡単であり、また、フォト
エッチ工程が少なく製造コストが低いという利点があ
る。
【０００４】チャンネル層としては、例えば非晶質シリ
コン（以下、ａ−Ｓｉと略す）が用いられるが、ソース
及びドレイン電極とのコンタクト特性を向上させるた
め、不純物によりＮ型に高濃度にドープされた非晶質シ
リコン（以下、Ｎ+ａ−Ｓｉと略す）を介在させてコン
タクト層としている。これにより、良好なオーミック特
性を有するＴＦＴが得られる。
コン（以下、ａ−Ｓｉと略す）が用いられるが、ソース
及びドレイン電極とのコンタクト特性を向上させるた
め、不純物によりＮ型に高濃度にドープされた非晶質シ
リコン（以下、Ｎ+ａ−Ｓｉと略す）を介在させてコン
タクト層としている。これにより、良好なオーミック特
性を有するＴＦＴが得られる。
【０００５】以下、ＴＦＴの断面構造を示した図４を参
照しながら、製造方法の従来例を説明する。まず、透明
基板（１０）上に、酸化錫と酸化インジウムの混合体よ
りなる透明導電膜、即ち、ＩＴＯをスパッタリングによ
り成膜する。ＩＴＯはフォトエッチでソース・ドレイン
のパターンに形成することにより、表示電極（１１
Ｐ）、ソース電極（１１Ｓ）、及び、ドレイン電極（１
１Ｄ）に形成されている。次いで、ＣＶＤ成膜及びパタ
ーニングによりソース電極（１１Ｓ）上、及び、ドレイ
ン電極（１１Ｄ）上に、Ｎ+ａ−Ｓｉ（１２）を被覆し
た後、チャンネル層となるａ−Ｓｉ（１３）、及び、ゲ
ート絶縁膜（１４）となるＳｉＮX、更に、ゲート配線
となるＡｌを順次積層し、これらを同一マスクでパター
ニングする。これにより、両Ｎ+ａ−Ｓｉ（１２）に共
通に被覆するａ−Ｓｉ（１３）、及び、ゲート絶縁膜
（１４）を介してａ−Ｓｉ（１３）に対向するゲート電
極（１５Ｇ）が形成されてＴＦＴとなる。
照しながら、製造方法の従来例を説明する。まず、透明
基板（１０）上に、酸化錫と酸化インジウムの混合体よ
りなる透明導電膜、即ち、ＩＴＯをスパッタリングによ
り成膜する。ＩＴＯはフォトエッチでソース・ドレイン
のパターンに形成することにより、表示電極（１１
Ｐ）、ソース電極（１１Ｓ）、及び、ドレイン電極（１
１Ｄ）に形成されている。次いで、ＣＶＤ成膜及びパタ
ーニングによりソース電極（１１Ｓ）上、及び、ドレイ
ン電極（１１Ｄ）上に、Ｎ+ａ−Ｓｉ（１２）を被覆し
た後、チャンネル層となるａ−Ｓｉ（１３）、及び、ゲ
ート絶縁膜（１４）となるＳｉＮX、更に、ゲート配線
となるＡｌを順次積層し、これらを同一マスクでパター
ニングする。これにより、両Ｎ+ａ−Ｓｉ（１２）に共
通に被覆するａ−Ｓｉ（１３）、及び、ゲート絶縁膜
（１４）を介してａ−Ｓｉ（１３）に対向するゲート電
極（１５Ｇ）が形成されてＴＦＴとなる。
【０００６】
【発明が解決しようとする課題】従来例の製造方法で
は、ドレイン−チャンネル間及びソース−チャンネル間
の良好なオーミックコンタクトを得るために、Ｎ+ａ−
Ｓｉの成膜及びフォトエッチによるパターニングの工程
が必要となり、顕著なコスト削減は成されていなかっ
た。また、微細化や画素数の増加、及び、量産化にとも
ない、マスクずれによる不良を防止するため、フォトマ
スク工程の減少が必要となる。
は、ドレイン−チャンネル間及びソース−チャンネル間
の良好なオーミックコンタクトを得るために、Ｎ+ａ−
Ｓｉの成膜及びフォトエッチによるパターニングの工程
が必要となり、顕著なコスト削減は成されていなかっ
た。また、微細化や画素数の増加、及び、量産化にとも
ない、マスクずれによる不良を防止するため、フォトマ
スク工程の減少が必要となる。
【０００７】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、透明な絶縁性基板上に透明導電膜を形成す
る工程と、該透明導電膜をパターニングする工程と、該
透明導電膜上に非単結晶半導体層及び絶縁層を順次形成
する工程と、該絶縁層上に導電膜を形成する工程と、前
記非単結晶半導体層及び前記導電膜をパターニングする
工程とを有する液晶表示装置の製造方法において、前記
透明導電膜は、酸化錫と酸化インジウムの混合物に不純
物を添加した透明導電材料を、ターゲットとしたスパッ
タリングにより形成する製造方法である。
みて成され、透明な絶縁性基板上に透明導電膜を形成す
る工程と、該透明導電膜をパターニングする工程と、該
透明導電膜上に非単結晶半導体層及び絶縁層を順次形成
する工程と、該絶縁層上に導電膜を形成する工程と、前
記非単結晶半導体層及び前記導電膜をパターニングする
工程とを有する液晶表示装置の製造方法において、前記
透明導電膜は、酸化錫と酸化インジウムの混合物に不純
物を添加した透明導電材料を、ターゲットとしたスパッ
タリングにより形成する製造方法である。
【０００８】
【作用】透明導電膜を、従来のＩＴＯに、燐、ヒ素、ア
ンチモンなどの５族元素を不純物として添加したもの
を、ターゲットとしたスパッタリングにより成膜するこ
とにより、透明導電膜上に積層されるａ−Ｓｉが、透明
導電膜との界面において、Ｎ型に高電導率のａ−Ｓｉ薄
層になる。即ち、活性状態にある不純物を含有したＩＴ
Ｏ膜上にａ−Ｓｉを成膜し、必要に応じて後熱処理を施
すことにより、不純物がＩＴＯからａ−Ｓｉへ拡散し
て、ａ−ＳｉとＩＴＯのコンタクト特性が向上される。
これにより、Ｎ+ａ−Ｓｉの成膜及びパターニングによ
りコンタクト層を形成することなしに、ＴＦＴの良好な
オーミック特性が得られる。
ンチモンなどの５族元素を不純物として添加したもの
を、ターゲットとしたスパッタリングにより成膜するこ
とにより、透明導電膜上に積層されるａ−Ｓｉが、透明
導電膜との界面において、Ｎ型に高電導率のａ−Ｓｉ薄
層になる。即ち、活性状態にある不純物を含有したＩＴ
Ｏ膜上にａ−Ｓｉを成膜し、必要に応じて後熱処理を施
すことにより、不純物がＩＴＯからａ−Ｓｉへ拡散し
て、ａ−ＳｉとＩＴＯのコンタクト特性が向上される。
これにより、Ｎ+ａ−Ｓｉの成膜及びパターニングによ
りコンタクト層を形成することなしに、ＴＦＴの良好な
オーミック特性が得られる。
【０００９】
【実施例】以下で、本発明の実施例に係る製造方法を説
明する。図１から図３は製造過程におけるＴＦＴ部の断
面図である。まず、透明基板（１０）上に、ＩＴＯをス
パッタリングにより５００〜１０００Åの厚さに積層す
る。ターゲットととして、ＩＴＯに例えば燐を添加した
ものを用いることにより、燐ドープのＩＴＯ（１１）に
成膜される。ＩＴＯ（１１）は、フォトエッチにより、
図１に示すように、表示電極（１１Ｐ）、及び、ソース
・ドレイン電極（１１Ｓ，１１Ｄ）にパターン形成され
る。
明する。図１から図３は製造過程におけるＴＦＴ部の断
面図である。まず、透明基板（１０）上に、ＩＴＯをス
パッタリングにより５００〜１０００Åの厚さに積層す
る。ターゲットととして、ＩＴＯに例えば燐を添加した
ものを用いることにより、燐ドープのＩＴＯ（１１）に
成膜される。ＩＴＯ（１１）は、フォトエッチにより、
図１に示すように、表示電極（１１Ｐ）、及び、ソース
・ドレイン電極（１１Ｓ，１１Ｄ）にパターン形成され
る。
【００１０】次に、図２に示すごとく、プラズマＣＶＤ
で、チャンネル層となるａ−Ｓｉ（１３）を１０００Å
程度に、ゲート絶縁膜（１４）となるＳｉＮXを２００
０〜４０００Å程度に連続積層する。この工程におい
て、ａ−Ｓｉ（１３）の成長と同時に、ＩＴＯ（１１）
との界面において、Ｎ+ａ−Ｓｉ（１３Ｎ）薄膜が生成
される。即ち、プラズマＣＶＤによる膜形成は、基板温
度を２００〜４００℃程度に設定して行われるため、ａ
−Ｓｉ（１３）の膜成長と同時に焼成が成されて、ＩＴ
Ｏ（１１）に含有されている燐がａ−Ｓｉ（１３）側へ
拡散することにより、界面からＮ+型にドープされる。
更に必要により、所望の温度で熱処理を施すことによ
り、燐のドープ量を増加させることが可能である。
で、チャンネル層となるａ−Ｓｉ（１３）を１０００Å
程度に、ゲート絶縁膜（１４）となるＳｉＮXを２００
０〜４０００Å程度に連続積層する。この工程におい
て、ａ−Ｓｉ（１３）の成長と同時に、ＩＴＯ（１１）
との界面において、Ｎ+ａ−Ｓｉ（１３Ｎ）薄膜が生成
される。即ち、プラズマＣＶＤによる膜形成は、基板温
度を２００〜４００℃程度に設定して行われるため、ａ
−Ｓｉ（１３）の膜成長と同時に焼成が成されて、ＩＴ
Ｏ（１１）に含有されている燐がａ−Ｓｉ（１３）側へ
拡散することにより、界面からＮ+型にドープされる。
更に必要により、所望の温度で熱処理を施すことによ
り、燐のドープ量を増加させることが可能である。
【００１１】続いて、ゲート配線材料として、Ａｌ（１
５）をスパッタリングなどにより２０００〜４０００Å
程度に積層する。次いで、Ａｌ（１５）、ゲート絶縁膜
（１４）、ａ−Ｓｉ（１３）及びＮ+ａ−Ｓｉ（１３
Ｎ）を、同一マスクを用いたフォトエッチにより、順次
パターニングすることにより、ゲート配線のパターンが
形成される。即ち、図３に示すように、良好なオーミッ
クコンタクトを有して、ソース及びドレイン電極（１１
Ｓ，１１Ｄ）に被覆するａ−Ｓｉ（１３）、及び、ゲー
ト絶縁膜（１７）を介してａ−Ｓｉ（１３）に対向する
ゲート電極（１５Ｇ）が形成されてＴＦＴとなる。
５）をスパッタリングなどにより２０００〜４０００Å
程度に積層する。次いで、Ａｌ（１５）、ゲート絶縁膜
（１４）、ａ−Ｓｉ（１３）及びＮ+ａ−Ｓｉ（１３
Ｎ）を、同一マスクを用いたフォトエッチにより、順次
パターニングすることにより、ゲート配線のパターンが
形成される。即ち、図３に示すように、良好なオーミッ
クコンタクトを有して、ソース及びドレイン電極（１１
Ｓ，１１Ｄ）に被覆するａ−Ｓｉ（１３）、及び、ゲー
ト絶縁膜（１７）を介してａ−Ｓｉ（１３）に対向する
ゲート電極（１５Ｇ）が形成されてＴＦＴとなる。
【００１２】
【発明の効果】以上の説明から明らかなように、ソース
・ドレイン配線となるＩＴＯに、あらかじめ、不純物を
添加しておくことにより、チャンネル層の形成と同時
に、界面が低抵抗のコンタクト層となる。これにより、
コンタクト層の成膜及びパターニングの工程を省略し
て、２枚のマスクで、良好なオーミック特性を有するＴ
ＦＴが形成できることになった。
・ドレイン配線となるＩＴＯに、あらかじめ、不純物を
添加しておくことにより、チャンネル層の形成と同時
に、界面が低抵抗のコンタクト層となる。これにより、
コンタクト層の成膜及びパターニングの工程を省略し
て、２枚のマスクで、良好なオーミック特性を有するＴ
ＦＴが形成できることになった。
【図１】本発明の実施例にかかる液晶表示装置の製造工
程を示す断面図である。
程を示す断面図である。
【図２】本発明の実施例にかかる液晶表示装置の製造工
程を示す断面図である。
程を示す断面図である。
【図３】本発明の実施例にかかる液晶表示装置の製造工
程を示す断面図である。
程を示す断面図である。
【図４】従来の液晶表示装置の断面図である。
１０ 透明基板 １１ ＩＴＯ １３ ａ−Ｓｉ １４ ゲート絶縁膜 １５ Ａｌ
Claims (1)
- 【請求項１】 透明な絶縁性基板上に透明導電膜を形成
する工程と、該透明導電膜をパターニングする工程と、
該透明導電膜を被覆する非単結晶半導体層及び絶縁層を
順次形成する工程と、該絶縁層上に導電膜を形成する工
程と、前記非単結晶半導体層及び前記導電膜をパターニ
ングする工程とを有する液晶表示装置の製造方法におい
て、 前記透明導電膜は、酸化錫と酸化インジウムの混合物
に、不純物を添加した透明導電材料をターゲットとした
スパッタリングにより形成することを特徴とする液晶表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26111693A JPH07115202A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26111693A JPH07115202A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115202A true JPH07115202A (ja) | 1995-05-02 |
Family
ID=17357317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26111693A Pending JPH07115202A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388726B1 (en) | 1998-10-29 | 2002-05-14 | Hyundai Display Technology Inc. | Method of manufacturing liquid crystal display device |
-
1993
- 1993-10-19 JP JP26111693A patent/JPH07115202A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388726B1 (en) | 1998-10-29 | 2002-05-14 | Hyundai Display Technology Inc. | Method of manufacturing liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US6262438B1 (en) | Active matrix type display circuit and method of manufacturing the same | |
| US5168074A (en) | Active matrix liquid crystal display fabrication for grayscale | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US8294840B2 (en) | Liquid crystal display device with fringe field switching mode | |
| KR100272537B1 (ko) | 횡전계방식액정표시소자구조및제조방법 | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH08160464A (ja) | 液晶表示装置 | |
| JPH0695186B2 (ja) | 薄膜トランジスタアレイ | |
| JPH0667203A (ja) | 液晶表示装置 | |
| JPH06230421A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH07115202A (ja) | 液晶表示装置の製造方法 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH07319428A (ja) | 液晶表示装置 | |
| JPH0822029A (ja) | 液晶表示装置及びその製造方法 | |
| KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
| JPH07152048A (ja) | 液晶表示装置 |