JPH07115187A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07115187A JPH07115187A JP26203093A JP26203093A JPH07115187A JP H07115187 A JPH07115187 A JP H07115187A JP 26203093 A JP26203093 A JP 26203093A JP 26203093 A JP26203093 A JP 26203093A JP H07115187 A JPH07115187 A JP H07115187A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- gate electrode
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子に関し、特
に層間絶縁型の表面pゲート型静電誘導サイリスタの層
間絶縁膜の割れを防止する技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique for preventing cracking of an interlayer insulating film of an interlayer insulating type surface p gate type static induction thyristor.
【0002】[0002]
【従来の技術】ゲート電極がシリコン酸化膜を介してカ
ソード電極の下に埋めこまれた層間絶縁型の表面型静電
誘導サイリスタの基本的な構造およびその製造プロセス
を、第2図に基づいて説明する。2. Description of the Related Art The basic structure of an interlayer insulating surface type electrostatic induction thyristor in which a gate electrode is buried under a cathode electrode through a silicon oxide film and its manufacturing process will be described with reference to FIG. explain.
【0003】n型のシリコン基盤11の表面に、拡散法
やイオン注入(打込み)法により、n+カソード層6と
p+ゲート層5を、交互に幅1〜5μm程度の櫛形状の
微細パターンで配列させる。On the surface of the n-type silicon substrate 11, an n + cathode layer 6 and a p + gate layer 5 are alternately formed by a diffusion method or an ion implantation (implantation) method in a comb-shaped fine pattern having a width of about 1 to 5 μm. Arrange with.
【0004】n型のシリコン基盤11の裏面にp+アノ
ード層9を形成する。A p + anode layer 9 is formed on the back surface of the n-type silicon substrate 11.
【0005】p+ゲート層5とn+カソード層6の櫛形状
微細パターンの間に絶縁膜7を形成する。An insulating film 7 is formed between the p + gate layer 5 and the n + cathode layer 6 in a comb-shaped fine pattern.
【0006】p+ゲート層5上に、蒸着またはスパッタ
リングでアルミニウム(Al)を堆積させ、Al製のゲ
ート電極3(以下Alゲート電極と略す)を形成する。
Alゲート電極3の膜厚は0.3〜1.2μmである。Aluminum (Al) is deposited on the p + gate layer 5 by vapor deposition or sputtering to form an Al gate electrode 3 (hereinafter abbreviated as Al gate electrode).
The film thickness of the Al gate electrode 3 is 0.3 to 1.2 μm.
【0007】Alゲート電極3上に膜厚が1〜2μmの
層間絶縁膜2を形成するため、低温で成膜可能なプラズ
マ励起化学気相成長(以下プラズマCVDと略す)装置
により、300〜500℃でシリコン酸化膜を作成す
る。Since the interlayer insulating film 2 having a film thickness of 1 to 2 μm is formed on the Al gate electrode 3, a plasma enhanced chemical vapor deposition (hereinafter abbreviated as plasma CVD) apparatus capable of forming a film at a low temperature is used for 300 to 500. Create a silicon oxide film at ℃.
【0008】n+カソード層6および層間絶縁層2の上
に、蒸着またはスパッタリングでアルミニウムを堆積さ
せ、Alカソード電極1を形成する。Aluminum is deposited on the n + cathode layer 6 and the interlayer insulating layer 2 by vapor deposition or sputtering to form an Al cathode electrode 1.
【0009】p+アノード層9に、蒸着またはスパッタ
リングでアルミニウムを堆積させ、Alアノード電極1
0を形成する。Aluminum is deposited on the p + anode layer 9 by vapor deposition or sputtering to form an Al anode electrode 1
Form 0.
【0010】図3に示すように、直径300〜400μ
mのAlリード線12を超音波ボンディングでカソード
電極1およびゲート電極3に接続して、素子に配線を施
す。1〜5μm幅の微細なゲートおよびカソード電極
に、直径300〜400μmのAlリード線を直接接合
することはできないので、カソード、ゲート共にボンデ
ィングバッド部を作って、このパッドにAlリード線を
超音波ボンディングで接続している。As shown in FIG. 3, the diameter is 300 to 400 μm.
The Al lead wire 12 of m is connected to the cathode electrode 1 and the gate electrode 3 by ultrasonic bonding, and wiring is performed on the element. Since it is not possible to directly bond an Al lead wire having a diameter of 300 to 400 μm to the fine gate and cathode electrodes having a width of 1 to 5 μm, a bonding pad portion is formed for both the cathode and the gate, and the Al lead wire is ultrasonically bonded to this pad. Connected by bonding.
【0011】ゲート電極のボンディングパッド部分は層
間絶縁膜2の下を素子の外周部まで引き出し、そこにパ
ッド部が形成されているが、一方、カソード電極のパッ
ド部は図3に示したようにn+カソード層6および層間
絶縁膜2の上に形成されたカソード電極1全体がパッド
部となっている。The bonding pad portion of the gate electrode extends below the interlayer insulating film 2 to the outer peripheral portion of the element, and the pad portion is formed there. On the other hand, the pad portion of the cathode electrode is formed as shown in FIG. The entire cathode electrode 1 formed on the n + cathode layer 6 and the interlayer insulating film 2 serves as a pad portion.
【0012】[0012]
【発明が解決しようとする課題】現在の技術の問題点
は、図2および図3に示したようにカソード電極のパッ
ド部分にAlリード線を超音波ボンディングで接続する
際に層間絶縁に示したように、層間絶縁膜で分離絶縁さ
れていたゲート電極とカソード電極が短絡し、SIサイ
リスタとしての素子機能を全く損なうことになる。The problem of the present technology is shown in the interlayer insulation when the Al lead wire is connected to the pad portion of the cathode electrode by ultrasonic bonding as shown in FIGS. 2 and 3. As described above, the gate electrode and the cathode electrode, which are separated and insulated by the interlayer insulating film, are short-circuited, and the element function as the SI thyristor is completely impaired.
【0013】本発明は、上述した背景のもとになされた
ものであり、Alリード線を超音波ボンディングでカソ
ード電極パッド部に接続する際に生起する層間絶縁膜の
割れを防止することを目的とする。The present invention has been made based on the background described above, and an object thereof is to prevent cracking of an interlayer insulating film which occurs when an Al lead wire is connected to a cathode electrode pad portion by ultrasonic bonding. And
【0014】金属材料の用途は、第一にリード線、第二
にゲート電極である。リード線やゲート電極として用い
るためには、電気電導率が高く、シリコンなどの基板材
料とオーミック接触し、かつある程度の電流容量をもっ
ていなければならない。Applications of the metal material are firstly a lead wire and secondly a gate electrode. In order to use it as a lead wire or a gate electrode, it must have a high electric conductivity, be in ohmic contact with a substrate material such as silicon, and have a certain current capacity.
【0015】一般に、銅、銀、金、アルミニウムがよく
用いられる。特にシリコンと接して安定な性質を有する
という点で、アルミニウムが最も広く用いられている。
またモリブデン、タングステン、タンタル、白金などの
シリコン化合物が高融点金属材料として検討されてい
る。Generally, copper, silver, gold and aluminum are often used. Particularly, aluminum is most widely used because it has a stable property in contact with silicon.
Silicon compounds such as molybdenum, tungsten, tantalum and platinum have been studied as refractory metal materials.
【0016】このような配線技術は、材料の選択と加工
技術の双方において、今後の素子開発に重要な鍵を握っ
ている。Such a wiring technique holds an important key for future device development in both material selection and processing technique.
【0017】[0017]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、アルミニウムゲート電極上に層間絶縁膜
を介して形成されたカソード電極を有する層間絶縁型半
導体素子において、前記アルミニウムゲート電極と前記
層間絶縁膜との間に、アルミニウムよりも機械的強度の
高い素材からなる補強膜層を形成したことを特徴とする
半導体素子を提供する。In order to solve the above problems, the present invention provides an interlayer insulation type semiconductor device having a cathode electrode formed on an aluminum gate electrode via an interlayer insulation film, wherein There is provided a semiconductor element characterized in that a reinforcing film layer made of a material having higher mechanical strength than aluminum is formed between the interlayer insulating film and the interlayer insulating film.
【0018】この補強膜の膜厚としては、材質にもよる
が0.5〜2μm程度が好ましく、アルミニウムゲート電極
と同様の形状とすることが好ましい。材質としては、例
えばタングステン、チタン、タングステンシリサイド、
チタンポリシリサイド、ポリシリコン、またはこれらと
同等の機械的強度と硬度を有するものであることが好ま
しい。The thickness of this reinforcing film is preferably about 0.5 to 2 μm, though it depends on the material, and it is preferable that it has the same shape as the aluminum gate electrode. As the material, for example, tungsten, titanium, tungsten silicide,
Titanium polysilicide, polysilicon, or those having mechanical strength and hardness equivalent to these are preferable.
【0019】[0019]
【作用】Alリード線を超音波ボンディングでカソード
電極パッド部に接続する際に生起する層間絶縁膜の割れ
を防止する方法として、層間絶縁膜自体の強度を増加す
る方法、および層間絶縁膜にかかる応力を緩和もしくは
軽減して割れを防止する方法が挙げられる。A method of increasing the strength of the interlayer insulating film itself and a method of preventing the interlayer insulating film from cracking when the Al lead wire is connected to the cathode electrode pad portion by ultrasonic bonding There is a method of relaxing or reducing stress to prevent cracking.
【0020】層間絶縁膜がAlリード線をカソード電極
パッド部にボンディングする際に割れてしまう理由の一
因として、Alカソード電極1が変形することによって
生じる応力がAlゲート電極3で分担されることなく層
間絶縁膜に集中してしまうことが考えられる。One of the reasons why the interlayer insulating film cracks when bonding the Al lead wire to the cathode electrode pad portion is that the stress generated by the deformation of the Al cathode electrode 1 is shared by the Al gate electrode 3. Instead, it may be concentrated on the interlayer insulating film.
【0021】その理由はゲート電極3にアルミニアムと
いう非常に硬度の低い柔らかい金属をもちいているた
め、ゲート電極が変形しやすく、歪に対して可塑性があ
るためである。The reason is that the gate electrode 3 is made of aluminum, which is a soft metal having a very low hardness, so that the gate electrode is easily deformed and has plasticity against distortion.
【0022】そこで、層間絶縁膜とゲート電極の間に強
度の優れた素材を用いて補強膜を設置することによって
層間絶縁膜を保護することができる。Therefore, it is possible to protect the interlayer insulating film by providing a reinforcing film between the interlayer insulating film and the gate electrode using a material having excellent strength.
【0023】補強膜の材質にアルミニウムよりも硬度の
十分に高いチタンなどの金属や高濃度に不純物をドープ
したポリシリコンなどを用いれば、Alリード線をカソ
ード電極パッド部に超音波ボンディングする際に層間絶
縁膜にかかる応力を分担でき、層間絶縁膜の割れの発生
が抑制される。When a metal such as titanium having a hardness sufficiently higher than that of aluminum or polysilicon doped with a high concentration of impurities is used as the material of the reinforcing film, the Al lead wire is ultrasonically bonded to the cathode electrode pad portion. The stress applied to the interlayer insulating film can be shared, and the occurrence of cracks in the interlayer insulating film can be suppressed.
【0024】チタンやポリシリコンなどは、アルミニウ
ムに比較して電気抵抗が数倍から数百倍大きく、SIサ
イリスタの電流遮断耐量を著しく損なうことになり、こ
れまで電極材料として採用されなかったが、これらの電
極材料を補強膜として利用することによって、電気抵抗
はAlと同等でかつ層間絶縁膜に割れの生じない層間絶
縁膜形成法を開発した。Titanium, polysilicon and the like have electric resistances several to hundreds of times higher than that of aluminum and significantly impair the current cut-off resistance of SI thyristors, so that they have not been used as electrode materials until now. By utilizing these electrode materials as a reinforcing film, an interlayer insulating film forming method having an electric resistance equal to that of Al and no cracks in the interlayer insulating film has been developed.
【0025】[0025]
【実施例】以下、本発明の実施例を詳細に説明するが、
本発明は以下の実施例に限定されるものではない。EXAMPLES Examples of the present invention will be described in detail below.
The present invention is not limited to the examples below.
【0026】本発明の実施例の構造とその製造プロセス
を図1に基づいて説明するが、符号はすべての図におい
て統一されており、前述された符号の説明は省略する。The structure of the embodiment of the present invention and the manufacturing process thereof will be described with reference to FIG. 1, but the reference numerals are the same in all the drawings, and the explanation of the above-mentioned reference numerals will be omitted.
【0027】(1)シリコン基盤にp+ゲート層5とn+
カソード層6を形成する。(1) p + gate layer 5 and n + on a silicon substrate
The cathode layer 6 is formed.
【0028】(2)p+ゲート層5の上に膜厚0.3〜
1.2μmのAlゲート電極3を形成する。(2) On the p + gate layer 5, a film thickness of 0.3 to
An Al gate electrode 3 of 1.2 μm is formed.
【0029】ここまでは従来の方法と同じである。Up to this point, the method is the same as the conventional method.
【0030】(3)Alゲート電極3の上にAlゲート
電極と同一形状の補強膜4を形成する。(3) A reinforcing film 4 having the same shape as the Al gate electrode is formed on the Al gate electrode 3.
【0031】この補強膜の役割はAlゲート電極がAl
リード線をカソード電極パッド部に超音波ボンディング
する際に変形することの防止、および層間絶縁膜2に加
わる応力を軽減することである。The role of this reinforcing film is that the Al gate electrode is made of Al.
The purpose is to prevent the lead wire from being deformed during ultrasonic bonding to the cathode electrode pad portion, and to reduce the stress applied to the interlayer insulating film 2.
【0032】したがって、この補強膜は硬度および機械
的強度が高いこと、さらにAlゲート電極上に形成する
ので400〜500℃以下の低温プロセスで成膜できる
ものでなければならない。Therefore, this reinforcing film must have high hardness and high mechanical strength and can be formed by a low temperature process of 400 to 500 ° C. or lower because it is formed on the Al gate electrode.
【0033】補強膜の材質として、タングステン
(W)、チタン(Ti)等の硬度の高い金属やこれらの
金属のシリサイドであるWSi2、TiSi2膜およびポ
リシリコン膜などを用いることができる。補強膜の膜厚
は材質によっても異なるが0.5〜2μmあれば層間絶
縁膜の割れを防止することができる。As the material of the reinforcing film, a metal having a high hardness such as tungsten (W) or titanium (Ti), or a WSi 2 , TiSi 2 film or a polysilicon film which is a silicide of these metals can be used. Although the thickness of the reinforcing film varies depending on the material, if it is 0.5 to 2 μm, cracking of the interlayer insulating film can be prevented.
【0034】(4)補強膜を成膜後、層間絶縁膜を形成
する。(4) After forming the reinforcing film, an interlayer insulating film is formed.
【0035】(5)Alカソード電極を層間絶縁膜上に
形成する。(5) An Al cathode electrode is formed on the interlayer insulating film.
【0036】(6)Alリード線をAlカソード電極パ
ッド部に超音波ボンディングにより接合する。(6) The Al lead wire is bonded to the Al cathode electrode pad portion by ultrasonic bonding.
【0037】以上のように、補強膜を導入することによ
り、Al線をカソード電極パッド部にボンディングする
際に生じていた層間絶縁膜の割れを防止することがで
き、しかもAlゲート電極は従来と同じなのでSIサイ
リスタの電流遮断耐量の低下がない。As described above, by introducing the reinforcing film, it is possible to prevent the interlayer insulating film from being cracked when the Al wire is bonded to the cathode electrode pad portion. Since they are the same, there is no reduction in the current proof capability of SI thyristors.
【0038】[0038]
【発明の効果】以上の如く本発明によれば、以下に述べ
るような種々の効果を奏する。As described above, according to the present invention, various effects as described below can be obtained.
【0039】(1)層間絶縁型の表面pゲート型SIサ
イリスタのカソード電極に、Alリード線を超音波ボン
ディングで接続する際に、層間絶縁膜に生じる割れを防
止することができる。(1) When an Al lead wire is connected to the cathode electrode of an inter-layer insulation type surface p-gate type SI thyristor by ultrasonic bonding, cracks occurring in the inter-layer insulation film can be prevented.
【0040】(2)層間絶縁膜の割れを原因とするカソ
ード電極とゲート電極との短絡が発生しない。(2) A short circuit between the cathode electrode and the gate electrode due to cracking of the interlayer insulating film does not occur.
【0041】(3)p+ゲート電極がアルミニウムで作
成されており、かつAlゲート電極上に補強膜が成膜さ
れているので、SIサイリスタの電流遮断耐量の低下が
ない。(3) Since the p + gate electrode is made of aluminum and the reinforcing film is formed on the Al gate electrode, the current blocking resistance of the SI thyristor does not decrease.
【0042】(4)SIサイリスタ素子の製造歩留まり
が向上できる。(4) The manufacturing yield of the SI thyristor element can be improved.
【0043】(5)SIサイリスタ素子の層間絶縁膜が
補強膜によって保護されているので、その電気特性の信
頼性が向上できる。(5) Since the interlayer insulating film of the SI thyristor element is protected by the reinforcing film, the reliability of its electric characteristics can be improved.
【図1】補強された層間絶縁膜の説明図である。FIG. 1 is an explanatory diagram of a reinforced interlayer insulating film.
【図2】従来のSIサイリスタの縦断面図である。FIG. 2 is a vertical sectional view of a conventional SI thyristor.
【図3】Alリード線の超音波ボンディングと層間絶縁
膜の破壊点の説明図である。FIG. 3 is an explanatory diagram of ultrasonic bonding of an Al lead wire and a breaking point of an interlayer insulating film.
【図4】層間絶縁膜の割れによる短絡の説明図である。FIG. 4 is an explanatory diagram of a short circuit due to a crack in an interlayer insulating film.
1…Alカソード電極 2…層間絶縁膜 3…Alゲート電極 4…補強膜 5…p+ゲート層 6…n+カソード層 7…絶縁膜 8…n-ベース層 9…p+アノード層 10…Alアノード電極 11…シリコン基盤 12…Alリード線 13…層間絶縁膜の破壊点 14…層間絶縁膜の割れDESCRIPTION OF SYMBOLS 1 ... Al cathode electrode 2 ... Interlayer insulation film 3 ... Al gate electrode 4 ... Reinforcement film 5 ... p + gate layer 6 ... n + cathode layer 7 ... Insulation film 8 ... n - Base layer 9 ... p + Anode layer 10 ... Al Anode electrode 11 ... Silicon substrate 12 ... Al lead wire 13 ... Break point of interlayer insulating film 14 ... Crack of interlayer insulating film
Claims (1)
を介して形成されたカソード電極を有する層間絶縁型半
導体素子において、 前記アルミニウムゲート電極と前記層間絶縁膜との間
に、アルミニウムよりも機械的強度の高い素材からなる
補強膜層を形成したことを特徴とする半導体素子。1. An interlayer insulating semiconductor device having a cathode electrode formed on an aluminum gate electrode via an interlayer insulating film, wherein a mechanical strength higher than that of aluminum is provided between the aluminum gate electrode and the interlayer insulating film. A semiconductor element having a reinforcing film layer made of a high-quality material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26203093A JPH07115187A (en) | 1993-10-20 | 1993-10-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26203093A JPH07115187A (en) | 1993-10-20 | 1993-10-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07115187A true JPH07115187A (en) | 1995-05-02 |
Family
ID=17370057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26203093A Pending JPH07115187A (en) | 1993-10-20 | 1993-10-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07115187A (en) |
-
1993
- 1993-10-20 JP JP26203093A patent/JPH07115187A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0817759A (en) | Semiconductor device and its manufacture | |
US2973466A (en) | Semiconductor contact | |
JPH0470785B2 (en) | ||
JPH0673375B2 (en) | Method for manufacturing semiconductor device | |
JPS62295453A (en) | Device containing semiconductor material and electric conductive element and manufacture of the same | |
US7052993B2 (en) | Thin film transistor having copper alloy wire and method of manufacturing the same | |
JPH056865A (en) | Manufacture of semiconductor device | |
EP0968529B1 (en) | Semiconductor device and method of manufacturing such a device | |
JPH07115187A (en) | Semiconductor device | |
JPH08255769A (en) | Method of manufacturing semiconductor device | |
JPH06125057A (en) | Semiconductor memory containing ferroelectric film | |
JPH0573067B2 (en) | ||
JP2001036084A (en) | Back metal drain terminal with low stress and heat resistance | |
JPS60193337A (en) | Manufacture of semiconductor device | |
JPS6015970A (en) | Semiconductor device | |
US4953003A (en) | Power semiconductor device | |
JPS61224435A (en) | Semiconductor device | |
WO2020208995A1 (en) | Semiconductor device | |
JP2563760B2 (en) | Method for manufacturing semiconductor device | |
JPH05347299A (en) | Semiconductor device | |
JPS6054462A (en) | Semiconductor device | |
JPH02206122A (en) | Semiconductor device | |
JPH0742517U (en) | Semiconductor device | |
JPH0228320A (en) | Manufacture of semiconductor device | |
KR100203303B1 (en) | Method of forming metal interconnection of semiconductor device |