JPH07115119A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07115119A JPH07115119A JP25812193A JP25812193A JPH07115119A JP H07115119 A JPH07115119 A JP H07115119A JP 25812193 A JP25812193 A JP 25812193A JP 25812193 A JP25812193 A JP 25812193A JP H07115119 A JPH07115119 A JP H07115119A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- polishing
- resistance
- island
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、誘電体分離構造を有する半導体装
置、中でもその製造における研磨工程で、該装置を形成
するウェハーの研磨精度を電気的に測定するために、ウ
ェハーに設ける測定用半導体装置の構造に関するもの
で、その測定時間を短縮する構造を提供することを目的
とする。 【構成】 本発明は、研磨精度を判定するための測定用
半導体装置として、誘電体分離された分離島３０内に高
さの異なる複数のモート４０ａ〜４０ｃを、高さの順に
並列配置し、このモート４０ａ〜４０ｃ上に、自身の高
さより高いモートとは交差しないように拡散抵抗５０ａ
〜５０ｃを設け、その各拡散抵抗５０ａ〜５０ｃの両端
を電気的に並列接続し、その電極９０で拡散抵抗の抵抗
を測定するようにしたものである。このようにすると、
１回の測定で分離島３０の深さｔの判定ができる。
置、中でもその製造における研磨工程で、該装置を形成
するウェハーの研磨精度を電気的に測定するために、ウ
ェハーに設ける測定用半導体装置の構造に関するもの
で、その測定時間を短縮する構造を提供することを目的
とする。 【構成】 本発明は、研磨精度を判定するための測定用
半導体装置として、誘電体分離された分離島３０内に高
さの異なる複数のモート４０ａ〜４０ｃを、高さの順に
並列配置し、このモート４０ａ〜４０ｃ上に、自身の高
さより高いモートとは交差しないように拡散抵抗５０ａ
〜５０ｃを設け、その各拡散抵抗５０ａ〜５０ｃの両端
を電気的に並列接続し、その電極９０で拡散抵抗の抵抗
を測定するようにしたものである。このようにすると、
１回の測定で分離島３０の深さｔの判定ができる。
Description
【０００１】
【産業上の利用分野】この発明は、誘電体分離構造を有
する半導体装置、中でもその製造における研磨工程で、
この装置を形成するウェハー（この場合、誘電体分離半
導体基板と言ってよい。以下、単に基板と称す）の研磨
精度を電気的に測定するために、ウェハーに設ける測定
用半導体装置（以下、単に装置と称す）の構造に関する
ものである。
する半導体装置、中でもその製造における研磨工程で、
この装置を形成するウェハー（この場合、誘電体分離半
導体基板と言ってよい。以下、単に基板と称す）の研磨
精度を電気的に測定するために、ウェハーに設ける測定
用半導体装置（以下、単に装置と称す）の構造に関する
ものである。
【０００２】
【従来の技術】従来、この種の装置は特開昭６１−７８
１３７号公報に開示されるものがあり、周知のようにこ
の測定用装置はウェハー上に複数個設けられている。そ
の１個の構成を図２に示し、以下に説明する。同図
（ａ）は（ｂ）に示す平面図のＢ−Ｂ断面図である。
１３７号公報に開示されるものがあり、周知のようにこ
の測定用装置はウェハー上に複数個設けられている。そ
の１個の構成を図２に示し、以下に説明する。同図
（ａ）は（ｂ）に示す平面図のＢ−Ｂ断面図である。
【０００３】基板１は、分離絶縁膜２（例えば、酸化膜
即ち誘電体膜）によって分離されたＳｉ単結晶島３を有
している。この分離島３内には、逆Ｖ字形状に突起して
いる突起部（製造工程中で、一時溝として形成される部
分であるため、以下モートという）が本例では４ａ、４
ｂ、４ｃの３個形成されており、それぞれの高さ（深さ
と言ってもよい。つまり分離島３の底面からの高さ）を
異ならせてある。そして、基板１の分離島３の表面側は
研磨され、分離島３の深さが所定値となるよう設定され
ている。前記各モート４ａ、４ｂ、４ｃの頂部付近の分
離島３表層部には、拡散抵抗（例えば、ボロンなどの不
純物を注入拡散した層、以下、抵抗体と称す）５ａ、５
ｂ、５ｃが形成されており、その上に、所定パターンの
絶縁膜（例えば、酸化膜）６が形成されている。この絶
縁膜６のパターンは、電極取り出し孔７が形成されてお
り、その電極取り出し孔７を介して設けられた電極配線
８によって、各抵抗体５ａ、５ｂ、５ｃは直列に接続さ
れている。
即ち誘電体膜）によって分離されたＳｉ単結晶島３を有
している。この分離島３内には、逆Ｖ字形状に突起して
いる突起部（製造工程中で、一時溝として形成される部
分であるため、以下モートという）が本例では４ａ、４
ｂ、４ｃの３個形成されており、それぞれの高さ（深さ
と言ってもよい。つまり分離島３の底面からの高さ）を
異ならせてある。そして、基板１の分離島３の表面側は
研磨され、分離島３の深さが所定値となるよう設定され
ている。前記各モート４ａ、４ｂ、４ｃの頂部付近の分
離島３表層部には、拡散抵抗（例えば、ボロンなどの不
純物を注入拡散した層、以下、抵抗体と称す）５ａ、５
ｂ、５ｃが形成されており、その上に、所定パターンの
絶縁膜（例えば、酸化膜）６が形成されている。この絶
縁膜６のパターンは、電極取り出し孔７が形成されてお
り、その電極取り出し孔７を介して設けられた電極配線
８によって、各抵抗体５ａ、５ｂ、５ｃは直列に接続さ
れている。
【０００４】上記のように形成された構造のこの測定用
装置は、前述したように各モート４ａ、４ｂ、４ｃの高
さが異なり、例えば、モート４ａ（の頂部）と抵抗体５
ａとの間には間隔Ｄがあるが、モート４ｂと抵抗体５ｂ
とは接しており、モート４ｃは抵抗体５ｃに食い込み抵
抗体５ｃを分断している。
装置は、前述したように各モート４ａ、４ｂ、４ｃの高
さが異なり、例えば、モート４ａ（の頂部）と抵抗体５
ａとの間には間隔Ｄがあるが、モート４ｂと抵抗体５ｂ
とは接しており、モート４ｃは抵抗体５ｃに食い込み抵
抗体５ｃを分断している。
【０００５】以上のように構成された抵抗体５ａ、５
ｂ、５ｃにおいて、電極配線８を介してそれぞれの抵抗
値を測定すれば、抵抗体５ａは設定通りの抵抗値とな
り、抵抗体５ｂはモート４ｂにより一部切断されている
ので設定値より大きい抵抗値となり、抵抗体５ｃはモー
ト４ｃで分断されているので抵抗値は無限大となる。
ｂ、５ｃにおいて、電極配線８を介してそれぞれの抵抗
値を測定すれば、抵抗体５ａは設定通りの抵抗値とな
り、抵抗体５ｂはモート４ｂにより一部切断されている
ので設定値より大きい抵抗値となり、抵抗体５ｃはモー
ト４ｃで分断されているので抵抗値は無限大となる。
【０００６】このようにして、高さの異なるモートを複
数箇所設け、その各モート上に抵抗体を設け、これらの
抵抗値を電気的に測定することによって、研磨状態、即
ち分離島３の深さを判定することが行なわれていた。こ
の測定は、周知のように半導体装置製造におけるプロー
ビングテスト時に一般に行なわれる。
数箇所設け、その各モート上に抵抗体を設け、これらの
抵抗値を電気的に測定することによって、研磨状態、即
ち分離島３の深さを判定することが行なわれていた。こ
の測定は、周知のように半導体装置製造におけるプロー
ビングテスト時に一般に行なわれる。
【０００７】なお、このような構造の装置の製造方法は
前記文献にも記載されているが、簡単に述べると以下の
ような工程で作られる（図示省略）。
前記文献にも記載されているが、簡単に述べると以下の
ような工程で作られる（図示省略）。
【０００８】まず、Ｓｉ基板上（この場合、図２（ａ）
で言えば、下側に相当する。かつ、まだ誘電体が形成さ
れていないＳｉ基板である）に酸化膜などを選択的に被
着して、それをマスクにしてエッチング（一般にアルカ
リ異方性エッチング）することによって複数個のＶ溝を
形成する。このＶ溝がモート（４ａ〜４ｃ）となるもの
であり、その深さは該溝上部の幅によって決まる。つま
り、前記エッチングマスクになる酸化膜のパターンによ
って決まる。
で言えば、下側に相当する。かつ、まだ誘電体が形成さ
れていないＳｉ基板である）に酸化膜などを選択的に被
着して、それをマスクにしてエッチング（一般にアルカ
リ異方性エッチング）することによって複数個のＶ溝を
形成する。このＶ溝がモート（４ａ〜４ｃ）となるもの
であり、その深さは該溝上部の幅によって決まる。つま
り、前記エッチングマスクになる酸化膜のパターンによ
って決まる。
【０００９】次いで、前記マスク用酸化膜を除去し、前
記溝ができた構造の表面に酸化膜を例えば熱酸化法で１
μｍ程度の厚さ形成する（ＣＶＤ（化学気相成長）法で
もよいし、窒化膜でもよい。これが誘電体膜であり図２
の分離絶縁膜２となる）。この後、全面に例えば多結晶
シリコンをＣＶＤ法により堆積する。これで誘電体分離
基板（図２の１）の基礎ができる。
記溝ができた構造の表面に酸化膜を例えば熱酸化法で１
μｍ程度の厚さ形成する（ＣＶＤ（化学気相成長）法で
もよいし、窒化膜でもよい。これが誘電体膜であり図２
の分離絶縁膜２となる）。この後、全面に例えば多結晶
シリコンをＣＶＤ法により堆積する。これで誘電体分離
基板（図２の１）の基礎ができる。
【００１０】次いで、上記構造を逆にして（ここで図２
（ａ）の方向となる）、前記各モート４ａ〜４ｃが所定
深さになるよう基板表面を研磨する。この後、イオン注
入法などにより拡散抵抗５ａ〜５ｃを形成し、絶縁膜６
を公知のホトリソ（ホトリソグラフィ）・エッチング技
術にて所定パターンに形成し、電極配線８を形成する
（例えば、Ａｌを蒸着法で）と図２の構造を得る。
（ａ）の方向となる）、前記各モート４ａ〜４ｃが所定
深さになるよう基板表面を研磨する。この後、イオン注
入法などにより拡散抵抗５ａ〜５ｃを形成し、絶縁膜６
を公知のホトリソ（ホトリソグラフィ）・エッチング技
術にて所定パターンに形成し、電極配線８を形成する
（例えば、Ａｌを蒸着法で）と図２の構造を得る。
【００１１】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、測定の際、複数設けた抵抗体それぞれ個
々に測定し、その測定結果を見比べることにより、分離
島深さを判定することから、測定から判定まで費いやす
時間は、設けた抵抗体の数によって左右されると云う欠
点があった。抵抗体１個当り、わずかな時間であって
も、基板内複数個におよぶ全チップ測定となると、無視
できない時間となっていた。
成の装置では、測定の際、複数設けた抵抗体それぞれ個
々に測定し、その測定結果を見比べることにより、分離
島深さを判定することから、測定から判定まで費いやす
時間は、設けた抵抗体の数によって左右されると云う欠
点があった。抵抗体１個当り、わずかな時間であって
も、基板内複数個におよぶ全チップ測定となると、無視
できない時間となっていた。
【００１２】この発明は、以上述べた、分離島深さを判
定するのに複数の抵抗体を測定しなければならないとい
う欠点を解決するもので、１回の抵抗測定で精度よく分
離島深さを判定できる半導体装置を提供することを目的
とする。
定するのに複数の抵抗体を測定しなければならないとい
う欠点を解決するもので、１回の抵抗測定で精度よく分
離島深さを判定できる半導体装置を提供することを目的
とする。
【００１３】
【課題を解決するための手段】この発明は、前記課題を
解決するために、誘電体分離された分離島内に、高さの
異なる複数のモートを、高さの順に並列配置状に形成
し、この複数のモート上にあって、自身の高さより高い
モートとは交差することのないよう拡散抵抗を複数形成
し、このそれぞれの拡散抵抗の両端から取り出した電極
を並列接続し、抵抗測定用の電極としたことを特徴とす
るものである。
解決するために、誘電体分離された分離島内に、高さの
異なる複数のモートを、高さの順に並列配置状に形成
し、この複数のモート上にあって、自身の高さより高い
モートとは交差することのないよう拡散抵抗を複数形成
し、このそれぞれの拡散抵抗の両端から取り出した電極
を並列接続し、抵抗測定用の電極としたことを特徴とす
るものである。
【００１４】
【作用】本発明は、前述したように、高さの異なる複数
のモートを並列配置し、この各モート上に自身の高さよ
り高いモートとは交差することのないよう拡散抵抗を複
数設け、その各拡散抵抗の両端から取り出した電極を並
列接続して抵抗測定用電極としたので、１回の測定で分
離島の深さを判定できる。従って、従来よりその判定時
間が短縮できる。
のモートを並列配置し、この各モート上に自身の高さよ
り高いモートとは交差することのないよう拡散抵抗を複
数設け、その各拡散抵抗の両端から取り出した電極を並
列接続して抵抗測定用電極としたので、１回の測定で分
離島の深さを判定できる。従って、従来よりその判定時
間が短縮できる。
【００１５】
【実施例】図１に本発明の実施例の構造を示し、以下に
説明する。なお、図１（ａ）はその構造の平面図であ
り、同図（ｂ）はそのＡ−Ａ断面図である。
説明する。なお、図１（ａ）はその構造の平面図であ
り、同図（ｂ）はそのＡ−Ａ断面図である。
【００１６】本実施例の構造は、図１（特に断面図
（ｂ））に示すように、分離絶縁膜２０（従来同様、例
えば酸化膜）で分離された単結晶Ｓｉ分離島３０の一端
より、高さの異なるモート４０ａ、４０ｂ、４０ｃが高
さの順（４０ａ＜４０ｂ＜４０ｃ）に形成されており、
また、平面図（ａ）に示すように長さ（図１（ａ）の表
示では奥行の幅）を変えて（４０ａ＞４０ｂ＞４０ｃ）
設けてある。
（ｂ））に示すように、分離絶縁膜２０（従来同様、例
えば酸化膜）で分離された単結晶Ｓｉ分離島３０の一端
より、高さの異なるモート４０ａ、４０ｂ、４０ｃが高
さの順（４０ａ＜４０ｂ＜４０ｃ）に形成されており、
また、平面図（ａ）に示すように長さ（図１（ａ）の表
示では奥行の幅）を変えて（４０ａ＞４０ｂ＞４０ｃ）
設けてある。
【００１７】さらに、分離島３０の表層部には、前記モ
ート４０ａ頂部上のみを横切る拡散抵抗５０ａと、モー
ト４０ａと４０ｂの頂部上を横切る拡散抵抗５０ｂと、
モート４０ａ、４０ｂ、４０ｃ全部の頂部上を横切る拡
散抵抗５０ｃとが形成されている。そして、この各拡散
抵抗５０ａ、５０ｂ、５０ｃのそれぞれの両端部に電極
取り出し孔７０が絶縁膜（例えば従来同様、酸化膜）６
０に設けられており、この電極取り出し孔７０を介して
前記各拡散抵抗５０ａ、５０ｂ、５０ｃが電気的に並列
接続となるよう、例えばＡｌを蒸着法などにより形成し
て配線されている。これが抵抗測定用の電極パッド９０
である。
ート４０ａ頂部上のみを横切る拡散抵抗５０ａと、モー
ト４０ａと４０ｂの頂部上を横切る拡散抵抗５０ｂと、
モート４０ａ、４０ｂ、４０ｃ全部の頂部上を横切る拡
散抵抗５０ｃとが形成されている。そして、この各拡散
抵抗５０ａ、５０ｂ、５０ｃのそれぞれの両端部に電極
取り出し孔７０が絶縁膜（例えば従来同様、酸化膜）６
０に設けられており、この電極取り出し孔７０を介して
前記各拡散抵抗５０ａ、５０ｂ、５０ｃが電気的に並列
接続となるよう、例えばＡｌを蒸着法などにより形成し
て配線されている。これが抵抗測定用の電極パッド９０
である。
【００１８】ここで、それぞれのモートの高さは任意に
決めてよいが、本実施例では、基板１０を研磨した後、
所望する分離島３０の深さｔに対してモート４０ｃは５
μｍ高く、モート４０ｂは前記ｔと同じとし、モート４
０ａは５μｍ低く設定してある。
決めてよいが、本実施例では、基板１０を研磨した後、
所望する分離島３０の深さｔに対してモート４０ｃは５
μｍ高く、モート４０ｂは前記ｔと同じとし、モート４
０ａは５μｍ低く設定してある。
【００１９】また、拡散抵抗５０ａ、５０ｂ、５０ｃの
抵抗値も任意に設定してよいが、本実施例では、それぞ
れ１．０ＫΩに設定してある。一般にこの程度の値が形
成し易く、測定して判定もし易いのでよく用いられる。
抵抗値も任意に設定してよいが、本実施例では、それぞ
れ１．０ＫΩに設定してある。一般にこの程度の値が形
成し易く、測定して判定もし易いのでよく用いられる。
【００２０】次に、本実施例における基板１０の研磨に
ついて述べておく。
ついて述べておく。
【００２１】研磨は基板１０の表面（分離島３０表面
側）から行なわれるのは従来同様であるが、一番高く設
定されたモート４０ｃから順に、モート頂部が表面に露
出してくるので、研磨の終点の目安となる。即ち、研磨
規格が所望する分離島の深さｔに対し±５μｍの範囲と
した場合、モート４０ｃは完全に露出し、モート４０ｂ
は未露出あるいは露出直後、モート４０ａは完全に分離
島３０内に埋もれている状態が研磨範囲となる。
側）から行なわれるのは従来同様であるが、一番高く設
定されたモート４０ｃから順に、モート頂部が表面に露
出してくるので、研磨の終点の目安となる。即ち、研磨
規格が所望する分離島の深さｔに対し±５μｍの範囲と
した場合、モート４０ｃは完全に露出し、モート４０ｂ
は未露出あるいは露出直後、モート４０ａは完全に分離
島３０内に埋もれている状態が研磨範囲となる。
【００２２】このような研磨による本実施例での測定に
ついて以下に述べる。
ついて以下に述べる。
【００２３】この構造のモート４０ａ、４０ｂ、４０ｃ
頂部を横切る拡散抵抗５０ａ、５０ｂ、５０ｃの抵抗値
Ｒ1 、Ｒ2 、Ｒ3 をそれぞれ測定した場合、Ｒ1 は設計
通り１．０ＫΩとなり（前述したようにこの拡散抵抗５
０ａはモート４０ａの頂部しか横切ってないから他のモ
ート４０ｂ、４０ｃの影響は受けない）、Ｒ2 はモート
４０ｂによって前述したように一部切断されているため
設計値より大きく、例えば２．０ＫΩとなり、Ｒ3 はモ
ート４０ｃにより完全に分断されているので無限大（１
００ＫΩ以上）となる。従って、前記並列電極配線のパ
ッド９０間でその抵抗値を測定すればその抵抗値Ｒは、 １／Ｒ＝１／Ｒ1 ＋１／Ｒ2 ＋１／Ｒ3 の関係から約０．６７ＫΩとなる。即ち、抵抗値Ｒのみ
を測定することにより、研磨の仕上がり状態、言い換え
れば分離島深さを知ることができる。
頂部を横切る拡散抵抗５０ａ、５０ｂ、５０ｃの抵抗値
Ｒ1 、Ｒ2 、Ｒ3 をそれぞれ測定した場合、Ｒ1 は設計
通り１．０ＫΩとなり（前述したようにこの拡散抵抗５
０ａはモート４０ａの頂部しか横切ってないから他のモ
ート４０ｂ、４０ｃの影響は受けない）、Ｒ2 はモート
４０ｂによって前述したように一部切断されているため
設計値より大きく、例えば２．０ＫΩとなり、Ｒ3 はモ
ート４０ｃにより完全に分断されているので無限大（１
００ＫΩ以上）となる。従って、前記並列電極配線のパ
ッド９０間でその抵抗値を測定すればその抵抗値Ｒは、 １／Ｒ＝１／Ｒ1 ＋１／Ｒ2 ＋１／Ｒ3 の関係から約０．６７ＫΩとなる。即ち、抵抗値Ｒのみ
を測定することにより、研磨の仕上がり状態、言い換え
れば分離島深さを知ることができる。
【００２４】この実施例の場合、前述したモート４０
ｃ、４０ｂの露出、４０ａの未露出状態が規格範囲とな
ることから、測定されるＲが０．５≦Ｒ＜１００ＫΩで
あれば良と判定し、それ以外の値は不良と判定して選別
できるし、また、この値から実際の分離島３０の深さｔ
を知ることができる。
ｃ、４０ｂの露出、４０ａの未露出状態が規格範囲とな
ることから、測定されるＲが０．５≦Ｒ＜１００ＫΩで
あれば良と判定し、それ以外の値は不良と判定して選別
できるし、また、この値から実際の分離島３０の深さｔ
を知ることができる。
【００２５】なお、以上述べた構造の製造方法は、従来
例と特に変わることはないので、改めて説明することは
割愛する。
例と特に変わることはないので、改めて説明することは
割愛する。
【００２６】
【発明の効果】以上説明したように、本発明は、研磨精
度を判定するための測定用半導体装置として、誘電体分
離された分離島内に高さの異なる複数のモートを、高さ
の順に並列配置し、このモート上に、自身の高さより高
いモートとは交差しないように拡散抵抗を設け、その各
拡散抵抗の両端を電気的に並列接続し、その電極で拡散
抵抗の抵抗を測定するようにしたので、前述したように
１回の測定で分離島の深さを判定でき、その判定時間の
短縮が図れる。
度を判定するための測定用半導体装置として、誘電体分
離された分離島内に高さの異なる複数のモートを、高さ
の順に並列配置し、このモート上に、自身の高さより高
いモートとは交差しないように拡散抵抗を設け、その各
拡散抵抗の両端を電気的に並列接続し、その電極で拡散
抵抗の抵抗を測定するようにしたので、前述したように
１回の測定で分離島の深さを判定でき、その判定時間の
短縮が図れる。
【００２７】また、従来は複数の拡散抵抗各々に電極パ
ッドを必要としていたが、本発明の場合、一対の電極パ
ッドですむので、その形成面積も従来より縮小され、装
置縮小にも寄与する。
ッドを必要としていたが、本発明の場合、一対の電極パ
ッドですむので、その形成面積も従来より縮小され、装
置縮小にも寄与する。
【図１】本発明の実施例の構造図
【図２】従来例の構造図
１０ 誘電体分離基板 ２０ 分離絶縁膜 ３０ 分離島 ４０ａ〜４０ｃ モート ５０ａ〜５０ｃ 拡散抵抗 ６０ 絶縁膜 ７０ 電極取り出し孔 ９０ 電極パッド
Claims (1)
- 【請求項１】 誘電体分離により分離島が設けられてい
る半導体装置において、 該分離島内に、前記分離島底面位置からの高さの異なる
複数の突起部が設けられており、その各突起部の頂部を
横切る方向に、かつ、少なくとも前記各突起部自身の高
さより高さの高い突起部を横切ることのないよう複数の
拡散抵抗が設けられており、該複数の拡散抵抗の両端が
電気的に並列接続されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25812193A JPH07115119A (ja) | 1993-10-15 | 1993-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25812193A JPH07115119A (ja) | 1993-10-15 | 1993-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115119A true JPH07115119A (ja) | 1995-05-02 |
Family
ID=17315799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25812193A Pending JPH07115119A (ja) | 1993-10-15 | 1993-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115119A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298822B1 (ko) * | 1996-12-25 | 2001-10-19 | 니시무로 타이죠 | 연마장치및연마방법 |
-
1993
- 1993-10-15 JP JP25812193A patent/JPH07115119A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298822B1 (ko) * | 1996-12-25 | 2001-10-19 | 니시무로 타이죠 | 연마장치및연마방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261854B1 (en) | Interconnect with pressure sensing mechanism for testing semiconductor wafers | |
| US5347226A (en) | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction | |
| US4413271A (en) | Integrated circuit including test portion and method for making | |
| US4918377A (en) | Integrated circuit reliability testing | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| US3838442A (en) | Semiconductor structure having metallization inlaid in insulating layers and method for making same | |
| KR100199240B1 (ko) | 반도체 메모리 장치 | |
| US6897475B2 (en) | Test structure and related methods for evaluating stress-induced voiding | |
| US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| US5557214A (en) | Micro beam probe semiconductor test interface | |
| KR100352672B1 (ko) | 집적회로와집적회로의제조방법및평가방법 | |
| US5520051A (en) | Strain sensing device | |
| JPH07115119A (ja) | 半導体装置 | |
| EP0150307B1 (en) | Resistor structure for transistor having polysilicon base contacts | |
| JPH07142572A (ja) | 半導体装置の製造方法 | |
| JP2891729B2 (ja) | 誘電体分離基板の測定方法及びその測定装置 | |
| JPS63166256A (ja) | 半導体装置およびその製造方法 | |
| JPH02161747A (ja) | 誘電体分離型半導体装置及びその製造方法 | |
| JPS62176142A (ja) | 誘電体分離基板の製造方法 | |
| JPH08330369A (ja) | プローバ用インターフェースカード | |
| JPH0613549A (ja) | 半導体装置 | |
| JPH01115135A (ja) | 誘電体分離半導体装置 | |
| JP3292081B2 (ja) | 半導体式加速度センサの製造方法 | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
| JPH04359446A (ja) | プローブカード及びその製造方法 |