JPH07115112A - 電子回路実装体 - Google Patents
電子回路実装体Info
- Publication number
- JPH07115112A JPH07115112A JP26086093A JP26086093A JPH07115112A JP H07115112 A JPH07115112 A JP H07115112A JP 26086093 A JP26086093 A JP 26086093A JP 26086093 A JP26086093 A JP 26086093A JP H07115112 A JPH07115112 A JP H07115112A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring
- electronic circuit
- surface wiring
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 配線の測定用パッドを別体として必要としな
い電子回路実装体を得る。 【構成】 電子回路実装体１００は、配線基板１０５上
に表面配線やスルーホール１２０を有する。スルーホー
ル１２０は、ランド１２１を介して他の表面配線と内面
配線とを接続し、表面配線は同軸コネクタ用端子に接続
される。スルーホール１２０の内径寸法Ｄ１をコンタク
トプローブ５０とスルーホール１２０の測定時の位置決
め精度の公差寸法の倍以上の寸法に形成する。したがっ
て、コンタクトプローブ５０をスルーホール１２０に押
し付けたとき、ヘッド５４はセルフアライメントされて
スルーホール１２０に対して確実にコンタクトされる。
い電子回路実装体を得る。 【構成】 電子回路実装体１００は、配線基板１０５上
に表面配線やスルーホール１２０を有する。スルーホー
ル１２０は、ランド１２１を介して他の表面配線と内面
配線とを接続し、表面配線は同軸コネクタ用端子に接続
される。スルーホール１２０の内径寸法Ｄ１をコンタク
トプローブ５０とスルーホール１２０の測定時の位置決
め精度の公差寸法の倍以上の寸法に形成する。したがっ
て、コンタクトプローブ５０をスルーホール１２０に押
し付けたとき、ヘッド５４はセルフアライメントされて
スルーホール１２０に対して確実にコンタクトされる。
Description
【０００１】
【産業上の利用分野】この発明は、複写機やイメージス
キャナ、ファクシミリ等に応用される電子回路実装体に
関する。
キャナ、ファクシミリ等に応用される電子回路実装体に
関する。
【０００２】
【従来の技術】図４は電子回路実装体の表面の一部を示
す平面図、図５は図４のＡ−Ａ矢視図である。配線基板
５上には、表面配線１０が印刷されるとともに、基板５
を貫通するスルーホール２０が設けられる。スルーホー
ル２０に隣接する表面配線２２は表面実装タイプの同軸
コネクタ用端子３０に連結される。基板５の表面には、
テストパッド２８が配設され、スルーホール２０との間
は表面配線２６で連結される。スルーホール２０には、
例えば基板の内面に配設される内面配線２４が連結され
る。スルーホール２０の内径寸法は、例えば０．３ｍｍ
程度である。
す平面図、図５は図４のＡ−Ａ矢視図である。配線基板
５上には、表面配線１０が印刷されるとともに、基板５
を貫通するスルーホール２０が設けられる。スルーホー
ル２０に隣接する表面配線２２は表面実装タイプの同軸
コネクタ用端子３０に連結される。基板５の表面には、
テストパッド２８が配設され、スルーホール２０との間
は表面配線２６で連結される。スルーホール２０には、
例えば基板の内面に配設される内面配線２４が連結され
る。スルーホール２０の内径寸法は、例えば０．３ｍｍ
程度である。
【０００３】図５は同軸コネクタ用端子３０の断面形状
を示し、端子３０は環状の凹部３１を有し、中央部には
一方の電極となる信号入力用のピン３４が立設される。
凹部３１の周壁部には他方の電極（例えばグランド側）
３２が配設される。図６は、この同軸コネクタ用端子３
０上にレセプタクル４０がとりつけられ、ケーブルアセ
ンブリプラグ４２を介して同軸ケーブル４４が旋回自在
に実装されている状態を示している。
を示し、端子３０は環状の凹部３１を有し、中央部には
一方の電極となる信号入力用のピン３４が立設される。
凹部３１の周壁部には他方の電極（例えばグランド側）
３２が配設される。図６は、この同軸コネクタ用端子３
０上にレセプタクル４０がとりつけられ、ケーブルアセ
ンブリプラグ４２を介して同軸ケーブル４４が旋回自在
に実装されている状態を示している。
【０００４】
【発明が解決しようとする課題】以上のような構成を有
する電子回路実装体１にあって、例えば同軸コネクタ用
端子３０の電極ピン３４の配線状態をテストする場合等
は、コンタクトプローブ本体５０の先端部に凹部形状の
ヘッド５２を設け、このプローブをピン３４の頂部に押
し付けてコンタクトをとる手段が用いられる。しかしな
がら、コンタクトプローブ５０のピン３４に対する位置
決め精度が悪いと、プローブ５０がグランド側電極３２
側と接触してしまい、ショートを生ずる危険性がある。
そこで、図７に示すように表面配線部にテスト用のパッ
ド２８を設け、このパッド２８に先端部５４Ａが針状の
ヘッド５４を有するコンタクトプローブ５０を押し付け
てコンタクトをとっていた。
する電子回路実装体１にあって、例えば同軸コネクタ用
端子３０の電極ピン３４の配線状態をテストする場合等
は、コンタクトプローブ本体５０の先端部に凹部形状の
ヘッド５２を設け、このプローブをピン３４の頂部に押
し付けてコンタクトをとる手段が用いられる。しかしな
がら、コンタクトプローブ５０のピン３４に対する位置
決め精度が悪いと、プローブ５０がグランド側電極３２
側と接触してしまい、ショートを生ずる危険性がある。
そこで、図７に示すように表面配線部にテスト用のパッ
ド２８を設け、このパッド２８に先端部５４Ａが針状の
ヘッド５４を有するコンタクトプローブ５０を押し付け
てコンタクトをとっていた。
【０００５】テストパッド２８は、例えば一辺が０．６
ｍｍの長さをもつ正方形の平面形状を有し、その周囲は
絶縁体１２で覆われる。このパッド２８は、製造過程に
おいて、表面がわずかに凸に隆起する隆起部２８Ａをも
つ。プローブ５０の位置決め精度の公差をプラス，マイ
ナス０．３ｍｍ程度と仮定すると、プローブ５０のヘッ
ド５４の先端部がパッド２８の表面から外れるおそれが
発生し、パッド２８の表面の隆起部２８Ａは、プローブ
のヘッド５４を逃がす方向に作用する。また、基板５の
表面上にテストパッド２８を配設するために、他の表面
配線１０に、このテストパッド２８を迂回するための折
曲部１０Ａを設ける必要が生じ、配線の複雑化の原因と
もなっていた。
ｍｍの長さをもつ正方形の平面形状を有し、その周囲は
絶縁体１２で覆われる。このパッド２８は、製造過程に
おいて、表面がわずかに凸に隆起する隆起部２８Ａをも
つ。プローブ５０の位置決め精度の公差をプラス，マイ
ナス０．３ｍｍ程度と仮定すると、プローブ５０のヘッ
ド５４の先端部がパッド２８の表面から外れるおそれが
発生し、パッド２８の表面の隆起部２８Ａは、プローブ
のヘッド５４を逃がす方向に作用する。また、基板５の
表面上にテストパッド２８を配設するために、他の表面
配線１０に、このテストパッド２８を迂回するための折
曲部１０Ａを設ける必要が生じ、配線の複雑化の原因と
もなっていた。
【０００６】
【課題を解決するための手段】すなわち、本発明は、テ
ストパッドをテストパッド位置公差の倍以上のスルーホ
ールとすることによる配線基板の配線面積の縮小、セル
フアライメントを利用したテスト時の精度向上を特徴と
するものである。
ストパッドをテストパッド位置公差の倍以上のスルーホ
ールとすることによる配線基板の配線面積の縮小、セル
フアライメントを利用したテスト時の精度向上を特徴と
するものである。
【０００７】
【作用】本発明によれば、配線基板と前記基板上に実装
物を有し、前記配線基板表面より信号線を取り出す電子
回路実装体においての配線の引き回しと同化したテスト
用パッドの作り込みが可能となり、テストピンのセルフ
アライメントが可能となる。
物を有し、前記配線基板表面より信号線を取り出す電子
回路実装体においての配線の引き回しと同化したテスト
用パッドの作り込みが可能となり、テストピンのセルフ
アライメントが可能となる。
【０００８】
【実施例】図１は本発明の実施例に係る電子回路実装体
の要部の平面図、図２は断面斜視図である。全体を符号
１００で示す電子回路実装体は、基板１０５の表面に表
面配線１１０を有し、要部にスルーホール１２０が設け
られる。スルーホール１２０は、基板表面のランド１２
１と基板裏面のランド１２８をシリンダ部１２６で連結
する構造を有し、表面配線１２２を介して同軸コネクタ
用端子１３０に接続される。同軸コネクタ用端子１３０
は図５に示したものと同様の断面構造を有し、図６に示
した同軸コネクタがとりつけられる。
の要部の平面図、図２は断面斜視図である。全体を符号
１００で示す電子回路実装体は、基板１０５の表面に表
面配線１１０を有し、要部にスルーホール１２０が設け
られる。スルーホール１２０は、基板表面のランド１２
１と基板裏面のランド１２８をシリンダ部１２６で連結
する構造を有し、表面配線１２２を介して同軸コネクタ
用端子１３０に接続される。同軸コネクタ用端子１３０
は図５に示したものと同様の断面構造を有し、図６に示
した同軸コネクタがとりつけられる。
【０００９】スルーホール１２０には内部配線１２４等
も接続される。本電子回路実装体１００に装備されるス
ルーホール１２０は、シリンダ部１２６の内径寸法Ｄ１
は例えば０．６ｍｍの寸法を有し、従来のスルーホール
の内径寸法０．３ｍｍに比べて約２倍の大きさとなる。
も接続される。本電子回路実装体１００に装備されるス
ルーホール１２０は、シリンダ部１２６の内径寸法Ｄ１
は例えば０．６ｍｍの寸法を有し、従来のスルーホール
の内径寸法０．３ｍｍに比べて約２倍の大きさとなる。
【００１０】図３は、このスルーホール１２０を利用し
て、配線テスト用のプローブをコンタクトした状態を示
す。スルーホール１２０の上面は絶縁体１４０で覆われ
る。先端部５４Ａが針状のヘッド５４をとりつけたプロ
ーブ本体５０をスルーホール１２０に向けて押圧する
と、ヘッド５４はスルーホール１２０のシリンダ部１２
６内に突入し、ヘッド５４とスルーホール１２０は電気
的にコンタクトする。
て、配線テスト用のプローブをコンタクトした状態を示
す。スルーホール１２０の上面は絶縁体１４０で覆われ
る。先端部５４Ａが針状のヘッド５４をとりつけたプロ
ーブ本体５０をスルーホール１２０に向けて押圧する
と、ヘッド５４はスルーホール１２０のシリンダ部１２
６内に突入し、ヘッド５４とスルーホール１２０は電気
的にコンタクトする。
【００１１】いま、スルーホール１２０に体するプロー
ブ本体５０の相対的な位置決め精度をプラス，マイナス
０．３ｍｍと仮定すると、プローブ５０のヘッド５４の
先端部５４Ａは、常にスルーホール１２０のシリンダ１
２６の内側に位置決めされることになる。ヘッド５４は
スプリング等により押圧力が作用するので、ヘッド５４
の中心位置は、その作用により、常にスルーホール１２
０の中心位置に修正されることとなる。したがって、プ
ローブヘッド５４は常にスルーホール１２０に対して確
実にコンタクトすることができ、正確なテストを実行す
ることができる。したがって、本電子回路実装体にあっ
ては、スルーホールがテストパッドを兼ねることにな
る。
ブ本体５０の相対的な位置決め精度をプラス，マイナス
０．３ｍｍと仮定すると、プローブ５０のヘッド５４の
先端部５４Ａは、常にスルーホール１２０のシリンダ１
２６の内側に位置決めされることになる。ヘッド５４は
スプリング等により押圧力が作用するので、ヘッド５４
の中心位置は、その作用により、常にスルーホール１２
０の中心位置に修正されることとなる。したがって、プ
ローブヘッド５４は常にスルーホール１２０に対して確
実にコンタクトすることができ、正確なテストを実行す
ることができる。したがって、本電子回路実装体にあっ
ては、スルーホールがテストパッドを兼ねることにな
る。
【００１２】
【発明の効果】本発明の電子回路実装体によれば、引き
回し用配線とは個別のテスト用パッドを作り込む必要が
なくなり、このことにより配線基板の配線面積が縮小す
る。またスルーホールをテストパッドとすることによる
セルフアライメントを利用したテスト時のコンタクトプ
ローブ接触不良が減少する。さらにコンタクトプローブ
接触が点接触から辺接触となるためコンタクト抵抗が減
少し測定精度が向上する。また実施例では位置公差±
０．３ｍｍとして倍の直径寸法が０．６ｍｍのスルーホ
ールをテストパッドとしたが、位置公差の精度によりス
ルーホールの径は縮小可能である。
回し用配線とは個別のテスト用パッドを作り込む必要が
なくなり、このことにより配線基板の配線面積が縮小す
る。またスルーホールをテストパッドとすることによる
セルフアライメントを利用したテスト時のコンタクトプ
ローブ接触不良が減少する。さらにコンタクトプローブ
接触が点接触から辺接触となるためコンタクト抵抗が減
少し測定精度が向上する。また実施例では位置公差±
０．３ｍｍとして倍の直径寸法が０．６ｍｍのスルーホ
ールをテストパッドとしたが、位置公差の精度によりス
ルーホールの径は縮小可能である。
【図１】 本発明の電子回路実装体の表面配線図。
【図２】 本発明の電子回路実装体の断面斜視図。
【図３】 本発明の電子回路実装体のテスト時のスルー
ホール部の断面図。
ホール部の断面図。
【図４】 従来の電子回路実装体の表面配線図。
【図５】 図４のＡ−Ａ断面図。
【図６】 同軸コネクタの実装図。
【図７】 従来のテストパッド部の説明図。
５０ プローブ、 ５４ ヘッド、 １００ 電子回路
実装体、 １０５ 配線基板、 １１０ 表面配線、
１２０ テストパッド兼用スルーホール、 １２１ 表
面ランド、 １２４ 内面配線、 １２６ シリンダ、
１３０ 同軸コネクタ用端子、 １４０ 絶縁体。
実装体、 １０５ 配線基板、 １１０ 表面配線、
１２０ テストパッド兼用スルーホール、 １２１ 表
面ランド、 １２４ 内面配線、 １２６ シリンダ、
１３０ 同軸コネクタ用端子、 １４０ 絶縁体。
Claims (3)
- 【請求項１】 配線基板と配線基板上に配設される表面
配線と、配線基板の内面に配設される内面配線と、表面
配線と内面配線に接続されるスルーホールとを備え、ス
ルーホールの内径部分をコンタクトプローブのテストパ
ッドに兼用してなる電子回路実装体。 - 【請求項２】 スルーホールの内径寸法はコンタクトプ
ローブとテストパッドの間の位置決め公差寸法の倍以上
の寸法に形成されてなる請求項１記載の電子回路実装
体。 - 【請求項３】 スルーホールは表面配線を介して配線基
板に装備される同軸コネクタ用端子に接続されてなる請
求項１又は２記載の電子回路実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26086093A JPH07115112A (ja) | 1993-10-19 | 1993-10-19 | 電子回路実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26086093A JPH07115112A (ja) | 1993-10-19 | 1993-10-19 | 電子回路実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115112A true JPH07115112A (ja) | 1995-05-02 |
Family
ID=17353766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26086093A Pending JPH07115112A (ja) | 1993-10-19 | 1993-10-19 | 電子回路実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
-
1993
- 1993-10-19 JP JP26086093A patent/JPH07115112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969913B2 (en) | 2004-01-09 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020043983A1 (en) | Chip-testing socket using surface mount techinology | |
| KR100353788B1 (ko) | 프로브 카드 | |
| JPH07115112A (ja) | 電子回路実装体 | |
| JPH0883656A (ja) | ボール・グリッド・アレイ半導体測定用ソケット | |
| JPS6058831B2 (ja) | 電子部品の特性検査治具 | |
| JPS5822144Y2 (ja) | プロ−ブカ−ド | |
| JPH0656401B2 (ja) | 検査装置 | |
| JPH09246800A (ja) | 半導体デバイス測定用基板 | |
| JPH0548133Y2 (ja) | ||
| JPH0143269B2 (ja) | ||
| JPH08129048A (ja) | 狭ピッチｉｃ用コンタクトボードの接地強化板 | |
| JP3120784B2 (ja) | 半導体製品の電気特性検査装置及び検査方法 | |
| JPS62197073U (ja) | ||
| JPH0621025Y2 (ja) | 隣接する２つのチップを同時に測定するプローブカード | |
| JPH0132393Y2 (ja) | ||
| JPS6333513Y2 (ja) | ||
| JPS6111907Y2 (ja) | ||
| JP4507454B2 (ja) | Ｂｎｃコネクタのプローブセンス構造 | |
| JPS593582Y2 (ja) | 半導体ウエ−ハ試験用探針器 | |
| JP2762864B2 (ja) | Ｉｃソケット | |
| JPH0291366U (ja) | ||
| JPH10335032A (ja) | Ｉｃソケット装置 | |
| JPH0450780A (ja) | 半導体評価装置 | |
| JPH04366767A (ja) | テストヘッド | |
| JPH04127650U (ja) | Ｉｃテスタ用ボードの接続機構 |