JPH07106536A - 受光素子アレイ及びその製造方法 - Google Patents

受光素子アレイ及びその製造方法

Info

Publication number
JPH07106536A
JPH07106536A JP25057193A JP25057193A JPH07106536A JP H07106536 A JPH07106536 A JP H07106536A JP 25057193 A JP25057193 A JP 25057193A JP 25057193 A JP25057193 A JP 25057193A JP H07106536 A JPH07106536 A JP H07106536A
Authority
JP
Japan
Prior art keywords
receiving element
light
diode
light receiving
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25057193A
Other languages
English (en)
Inventor
Yukio Nakamura
幸夫 中村
Takaatsu Shimizu
孝篤 清水
Kazuo Tokura
和男 戸倉
Hiroshi Furuya
博司 古谷
Mitsuhiko Ogiwara
光彦 荻原
Masumi Yanaka
真澄 谷中
Mio Chiba
已生 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP25057193A priority Critical patent/JPH07106536A/ja
Publication of JPH07106536A publication Critical patent/JPH07106536A/ja
Priority to US08/654,756 priority patent/US5600157A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Abstract

(57)【要約】 【目的】 受光素子アレイの各受光素子の、同一強度の
入力光に対する出力ばらつきを、従来より改善できる構
造を提供すること。 【構成】 半導体下地３１に多数個のダイオード３５1
〜３５n をアレイ状に具え、前記半導体下地３１の、少
なくとも各ダイオード３５1 〜３５n の周辺にあたる部
分上に、絶縁膜３７を具え、該絶縁膜３７の、前記各ダ
イオード３５1 〜ー５n の周辺にあたる部分上それぞれ
に、対応するダイオード用の電極及びボンディングパッ
ドとされる導電性膜５３1 〜５３n をそれぞれ具える受
光素子アレイにおいて、各導電性膜５３1 〜５３n それ
ぞれの面積を互いに等しくしてある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、受光素子アレイ（該
受光素子アレイが発光素子アレイとしても使用されるも
のである場合も含む。）及びその製造方法に関するもの
である。
【０００２】
【従来の技術】例えば特開昭５８−１５７２５２号公報
には、発光ダイオードアレイへの電気信号の供給法を工
夫して該発光素子アレイを受光素子アレイとしても使用
し、画像形成及び画像読み取りの双方を行なえる装置が
開示されている。図６はこの装置の構成を概略的に示し
た図である。
【０００３】図６において、１１は原稿、１３は原稿照
明用の光源、１５は原稿１１で反射される光源１３の光
を収束するための収束レンズアレイ、１７は該収束され
た光を受光するための受光素子アレイであって必要に応
じ書き込み光源としても使用される受光素子アレイ、１
９は光源１３の光が受光素子アレイ１７に直接に及ぶの
を防止するための遮蔽板、２１は受光素子アレイを受光
用及び書き込み光源として適時切り替えること及び光電
流検出などをするための制御回路用のＩＣ、２３は受光
素子アレイ１７及び制御回路用ＩＣ２１などが実装され
た配線基板である。なお、この図示例では、受光素子ア
レイ１７が複数個並べられた例を示してある。それは、
製造上の理由等から受光素子アレイは、通常、数１０個
の受光素子がアレイ状に配置されたものとなっており、
このような受光素子アレイ１７が原稿１１の幅に応じた
個数並べられるからである。
【０００４】図６を用いて説明した印刷装置の受光素子
アレイ１７を画像形成用用光源として使用する場合は、
該受光素子アレイ１７が例えば電子写真方式の感光体ド
ラム方向に向くように配線基板２３が移動されることに
なる。
【０００５】次に、受光素子アレイ１７の構成について
図７及び図８を参照して説明する。ここで、図７は受光
素子アレイの一部を拡大して示した平面図である。ただ
し、ワイヤボンディングされたワイヤも合わせて示して
ある。また、図８は、図７のＩ−Ｉ線における断面図で
ある。
【０００６】この受光素子アレイ１７は、半導体下地と
しての例えばｎ型ＧａＡｓ基板３１と、該ｎ型ＧａＡｓ
基板３１のアレイ状に並ぶ複数個所に例えば亜鉛を選択
的に拡散させることにより形成した複数個のｐ型拡散層
３３とを具える。各ｐ型拡散層３３はｎ型ＧａＡｓ基板
３１とｐｎ接合３５をそれぞれ構成するのでこれら各ｐ
ｎダイオード３５によりダイオードアレイが構成され
る。さらに、この受光素子アレイ１７は、前記ｎ型Ｇａ
Ａｓ基板３１の、少なくとも各ダイオード３５の周辺に
あたる部分上（図示例ではｎ型ＧａＡｓ基板３１の、ｐ
型層３３を形成した部分以外の全域上）に、絶縁膜３７
を具え、さらに、該絶縁膜３７の、前記各ダイオード３
５の周辺にあたる部分上それぞれに、対応するダイオー
ド用の電極及びボンディングパッドとされる導電性膜３
９をそれぞれ具える。各導電性膜３９は、ｐｎ接合３５
用のｐ側電極及びその引き出し線を構成する第１の部分
３９ａと、ワイヤ４１をボンディングするため広い面積
とされた第２の部分３９ｂとで構成されている。そし
て、各導電性膜３９の第２の部分３９ｂには、一端が制
御回路ＩＣ２１（図６参照）に接続されるワイヤ４１の
他端が、ボンディングされている。ここで、図７中、４
１ａはワイヤ４１がワイヤボンディング時につぶれるこ
とによって生じたワイヤつぶれ部である。また、図８中
４３はｎ側電極である。
【０００７】この種の受光素子アレイ１７では、それが
例えば３００ドット／インチ用のものである場合、ｐｎ
ダイオード３５の配列ピッチＰ0 （図７参照）は８４．
６μｍとなる。しかし、現状のワイヤボンディング技術
においては、ワイヤボンディングピッチは最少でも１０
０μｍ程度であるので導電性膜３９の第２の部分（ボン
ディングパッド）３９ｂを８４．６μｍピッチで直線状
に配置したのでは隣り合うワイヤのつぶれ部４１ａ同士
が接触してしまう。そこで、受光素子アレイ１７におけ
る個々の受光素子の導電性膜３９の第２の部分３９ｂを
千鳥状に配置するようにして第２の部分３９ｂの実質的
なピッチＰ1 （図７参照）を約１６０μｍ程度に拡張し
ている。ボンデイングパッド部分を千鳥配列する点は例
えば特開平２−７０４６３号公報等に開示されている。
また、このような千鳥配置を確保するため、図７の例で
は、受光素子アレイ中の例えば偶数番目の受光素子の導
電性膜３９の第１の部分３９ａの長さｙA は奇数番目の
受光素子の同長さｙB より長くされている。
【０００８】次に、図６を用いて説明した装置での原稿
読み取り動作ついて説明する。原稿照明用の光源１３か
ら発せられた光により原稿１１が照明される。原稿１１
では原稿１１の濃度に応じた反射光が生じる。この反射
光は収束レンズアレイ１５により受光素子アレイ１７
（実際は複数の受光素子アレイ１７が並べられた受光素
子アレイ群）に集光される。ここで、受光素子アレイの
各受光素子はダイオードであるのでこれに逆バイアスを
与え、かつ、ｐｎ接合面に光を当てることにより、該受
光素子では光励起された電子移動が起こる。このため各
受光素子では光（原稿からの反射光）の強さに比例した
電流が流れる。この電流は制御回路ＩＣ２１により検知
される。ここで、光の強弱を読み取る方法として、光電
流を直接読み取る非蓄積方式とｐｎ接合の接合容量を利
用して出力を得る電荷蓄積方式とがある。そして、電荷
蓄積方式による場合、光強度は以下に図９及び図１０
（Ａ）及び（Ｂ）を参照して説明するように読み取られ
る。ここで 図９は受光素子アレイ１７と制御回路ＩＣ
２１等とで構成される部分の等価回路図、図１０は電荷
蓄積方式による光強度読み取りの説明の為のタイムチャ
ートである。
【０００９】この図９においてＣ1 〜Ｃn は受光素子ア
レイ中のｎ個の受光素子（ｐｎ接合ともいう。）３５1
〜３５n それぞれでの、ｐｎ接合部分の接合容量と、半
導体下地３１、絶縁膜３７及び導電性膜３９で構成され
るコンデンサにおける寄生容量とを合わせた容量成分で
あり、ＳＷ1 〜ＳＷn はｎ個のｐｎ接合に対応して制御
回路ＩＣ２１内に設けてあるスイッチ、ＲL は外付けの
負荷抵抗、Ｅは各ｐｎ接合に印加する逆バイアス電圧、
５１は出力用端子である。
【００１０】この図９の回路において、スイッチＳＷ1
を閉じると負荷抵抗Ｒには受光素子３５1 を流れる電流
ＩL と容量Ｃ1 に対する充電電流ＩC が流れるので出力
端子５１には（ＩL ＋ＩC ）×ＲL で表される電圧が出
力される。次に、スイッチＳＷ1 を開放しスイッチＳＷ
2 を閉じる。各受光素子３５1 〜３５n にそれぞれ対応
して設けられているスイッチＳＷ1 〜ＳＷn をＳＷ1 、
ＳＷ2 、・・・・、ＳＷn の順に開閉動作を繰り返して
行ない、そして、スイッチＳＷn の開閉動作が終了した
時点で１ラインの読み取り動作が修了する。前ラインの
読み取り動作においてスイッチＳＷ1 が閉じたときに、
容量Ｃ1 に蓄えられていた電荷は該スイッチＳＷ1 が開
放されている間にｐｎ接合３５1 を通して放電される。
ここで放電される電荷量はｐｎ接合３５1 に当たった光
の量にほぼ比例する。すなわち、スイッチＳＷ1 を閉じ
たときに負荷抵抗ＲL を流れる容量Ｃ1 への充電電流は
スイッチＳＷ1 が開放されてから次に閉じられるまでに
ｐｎ接合３５1 に当たった光の量にほぼ比例する。この
様子を図１０（Ａ）及び（Ｂ）のタイムチャートに示し
てある。
【００１１】上述の動作は、Ｒ−Ｃ回路に直流起電力を
加えた場合の該回路の応答現象で理論づけることが出来
る。すなわち、 Ｖ＝Ｅ・ｅｘｐ（−ｔ／Ｃn Ｒn ） ・・・（１） の式で表すことができる。ここで、Ｖはｐｎ接合３５n
の端子間電圧、Ｅは上記バイアス電圧、ｔはｐｎ接合３
５n への光照射時間、Ｃn はｐｎ接合（個別受光素子）
３５n での接合容量と、半導体下地３１、絶縁膜３７及
び導電性膜３９で構成されるコンデンサにおける寄生容
量とを合わせた容量、Ｒn はｐｎ接合３５n の電気抵抗
である。ただし、ｎ＝１〜ｎ、Ｒn ＝Ｅ／ＩL である。
ここで、ＩL は光電流ＩL でありＩL ＝ηＡＬで与えら
れるものである。ただし、ηはｐｎ接合３５n での構成
される受光素子の光感度、Ａはｐｎ接合３５n の面積、
Ｌはｐｎ接合に照射する光の強度である。
【００１２】
【発明が解決しようとする課題】しかしながら、図７及
び図８を用いて説明した従来の受光素子アレイでは、上
記（１）式中の各パラメータのうちの特に容量成分Ｃn
が各受光素子ごとで（特に奇数番目の受光素子と偶数番
目の受光素子とで）違った値となってしまう。その主な
理由は以下の（１）、（２）のようなことである。
【００１３】（１）各受光素子での半導体下地３１、絶
縁膜３７及び導電性膜３９で構成されるコンデンサにお
ける寄生容量は、導電性膜３９の面積に比例する。そし
てこの従来の受光素子アレイ１７では、各受光素子の導
電性膜３９の第２の部分３９ｂを千鳥配列にするため
に、受光素子アレイ中の奇数番目の受光素子の導電性膜
３９の第１の部分３９ａ及び偶数番目の受光素子の同部
分３９ａのそれぞれの長さｙA ，ｙB を違えてあるので
（図７参照）その分、受光素子アレイ中の奇数番目の受
光素子の導電性膜３９の面積と偶数番目の受光素子の導
電性膜３９の面積とが違ってくる。したがって、奇数番
目の受光素子及び偶数番目の受光素子それぞれの、半導
体下地３１、絶縁膜３７及び導電性膜３９で構成される
コンデンサにおける寄生容量は違ったものになるので、
奇数番目の各受光素子及び偶数番目の各受光素子での容
量成分Ｃn は違った値になる。
【００１４】（２）ｐｎ接合３５n は半導体下地３１に
Ｚｎを拡散させることにより得ているが、用いる半導体
基板の反りやｐ型層３３を得る際に使用される拡散マス
ク（図示せず）のマスクずれなどによりｐｎ接合部の面
積がドットごとで異なる場合がある。これは、受光素子
ごとのｐｎ接合容量に違いが生じることを意味するの
で、これによっても受光素子ごとのＣn が違ってくるの
である。
【００１５】受光素子アレイ中の各受光素子のＣn が違
っていると各受光素子に同じ強度の光を入射したとして
も各受光素子での端子電圧Ｖは異なるものとなる。これ
は同じ濃度の原稿を読み取る場合も濃度の異なる原稿と
して読み取られる危険性を含むことになるので改善が望
まれる。
【００１６】この出願はこのような点に鑑みなされたも
のであり、したがってこの出願の第一発明の目的は、受
光素子アレイ（発光素子アレイとして兼用されるものも
含む。以下の受光素子アレイにおいて同じ。）の各受光
素子の、同一強度の入力光に対する出力ばらつきを従来
より改善できる構造を提供することにある。また、この
出願の第二発明の目的は、受光素子アレイの各受光素子
の、同一強度の入力光に対する出力ばらつきを従来より
改善出来る受光素子アレイの製造方法を提供することに
ある。
【００１７】
【課題を解決するための手段】この第一発明の目的の達
成を図るためこの第一発明によれば、半導体下地にダイ
オードを多数個アレイ状に具え、前記半導体下地の、少
なくとも各ダイオードの周辺にあたる部分上に、絶縁膜
を具え、該絶縁膜の、前記各ダイオードの周辺にあたる
部分上それぞれに、対応するダイオード用の電極及びボ
ンディングパッドとされる導電性膜をそれぞれ具える受
光素子アレイにおいて、各ダイオード用の導電性膜それ
ぞれの面積を互いに等しくしてあることを特徴とする。
【００１８】ここで、各ダイオード用の導電性膜それぞ
れの面積を互いに等しくの等しくとは、単純に導電性膜
の平面積が等しい場合は勿論、各ダイオード用の導電性
膜それぞれの面積を、各ダイオードにおけるダイオード
部分及び導電性膜部分で生じる容量成分が各ダイオード
で等しくなるように、設定する場合、さらに、該受光素
子アレイが電荷蓄積方式で駆動されるものである場合
は、各ダイオードに所定光量の光をそれぞれ照射したと
き各ダイオードで生じる端子間電圧が等しくなるように
電気的に面積を等しくする場合も含む。単に導電性膜の
面積を等しくする場合でも該面積を全く考慮しない場合
に比べ数段の出力特性の均一化が期待出来、後の２例の
場合はさらに出力特性の均一化が期待出来るからであ
る。
【００１９】またこの第二発明の目的の達成を図るため
この第二発明によれば、半導体下地にダイオードを多数
個アレイ状に具え、前記半導体下地の、少なくとも各ダ
イオードの周辺にあたる部分上に、絶縁膜を具え、該絶
縁膜の、前記各ダイオードの周辺にあたる部分上それぞ
れに、対応するダイオード用の電極及びボンディングパ
ッドとされる導電性膜をそれぞれ具える受光素子アレイ
を製造するに当たり、各ダイオード用の導電性膜それぞ
れの面積を、各ダイオードにおけるダイオード部分及び
導電性膜部分で生じる容量成分が各ダイオードで等しく
なるように調整しながら、前記各導電性膜を形成する工
程を含むことを特徴とする。
【００２０】この第二発明の実施に当たり、前述の調整
は、各ダイオードに所定光量の光をそれぞれ照射して各
ダイオードで生じる光電流をそれぞれ測定する工程と、
各ダイオードごとの前記所定光量に対する光電流が等し
くなるように前記導電性膜をトリミングする工程とを含
む工程により行なうのが好適である。
【００２１】
【作用】この第一発明の構成によれば、受光素子アレイ
中の各受光素子ごとの導電性膜の面積を考慮しない場合
に比べ受光素子ごとの寄生容量は均一化される。このた
め、各受光素子ごとの上記（１）式中の容量成分Ｃn は
従来に比べ均一化される。
【００２２】また、第一発明の好適実施例によれば、導
電性膜での寄生容量以外のパラメータも考慮した状態で
導電性膜の面積が設定されるので各受光素子ごとの受光
特性の均一化がより図れる。
【００２３】また、第二発明の構成によれば、各受光素
子ごとの容量成分Ｃn が従来より均一化された受光素子
アレイの製造が容易になる。
【００２４】また、第二発明の好適実施例によれば、光
電流をモニターしての導電性膜のトリミングがなされ
る。これによれば、各受光素子の容量成分及び抵抗成分
のばらつきも加味したうえで、各受光素子の特性の均一
化が図れる。
【００２５】
【実施例】以下、図面を参照してこの発明の受光素子ア
レイ及びその製造方法の実施例についてそれぞれ説明す
る。なお、説明に用いる各図はこの発明を理解出来る程
度に各構成成分の寸法、形状及び配置関係を概略的に示
してあるにすぎない。また、各図において同様な構成成
分には同一の番号を付して示しその重複説明を省略す
る。また、各図において、図７または図８を用いて説明
した従来の構成成分と同様な構成成分については、同一
の番号を付してある。
【００２６】１．第一発明（構造発明）の説明 １−１．第一発明の第１実施例 図１は第一発明の第１実施例の受光素子アレイ５１の説
明に供する要部平面図である。
【００２７】この第１実施例の受光素子アレイ５１は、
半導体下地としての例えばｎ型ＧａＡｓ基板３１に多数
個（ｎ個）のダイオード３５1 〜３５n をアレイ状に具
え、さらに、ＧａＡｓ基板３１の少なくとも各ダイオー
ド３５1 〜３５n の周辺にあたる部分上に（この例では
ダイオード３５1 〜３５n が形成された以外の全域上
に）絶縁膜３７を具え、さらに該絶縁膜３７の、各ダイ
オード３５の周辺にあたる部分上それぞれに、対応する
ダイオード用の電極及びボンディングパッドとされる導
電性膜５３1 〜５３n であって互いの面積が等しくされ
た導電性膜５３1〜５３n を具えている。
【００２８】ここで、この第１実施例では、各導電性膜
５３1 〜５３n を以下に説明する構成とすることによ
り、各導電性膜５３1 〜５３n の面積を等しくしてい
る。すなわち、各導電性膜５３1 〜５３n のうちの、偶
数番目の導電性膜５３2 、５３4、・・・、５３n それ
ぞれは、ダイオードの一方の電極及び引き出し配線とさ
れる所定長さの第１の部分５３ａと、ボンデイングパッ
ドとされる第２の部分５３ｂとで構成してある。さら
に、各導電性膜５３1 〜５３n のうちの、奇数番目の導
電性膜５３1 、５３3 、・・・、５３n-1 それぞれは、
ダイオードの一方の電極及び引き出し配線とされる第１
の部分５３ｄであって偶数番目の導電性膜における第１
の部分５３ａと同じ幅を有するが長さは短くされた第１
の部分５３ｘと、偶数番目の導電性膜同様な第２の部分
５３ｂと、面積を調整するための第３の部分５３ｙとで
構成してある。ただし、面積を調整するための第３の部
分５３ｙは、奇数番目の導電性膜の第１の部分５３ｘの
長さが偶数番目の導電性膜の第１の部分５３ａの長さに
対し短いことに起因して奇数番目の導電性膜の面積が偶
数番目の導電性膜の面積より小さくなることを補うもの
であるので、偶数番目の導電性膜の第１の部分５３ａの
面積から奇数番目の導電性膜の第１の部分５３ｘの面積
を引くことで与えられる面積と同じ面積を有したものと
する。
【００２９】なお、奇数番目の導電性膜の第１の部分５
３ｘの長さと偶数番目の導電性膜の第１の部分５３ａの
長さとをどの程度違えるかは、各導電性膜５３1 〜５３
n の第２の部分５３ｂ（ボンデイングパッドとされる部
分５３ｂ）をどの程度ずらして千鳥配列させるかを考慮
して決める。
【００３０】また、この発明の受光素子アレイでの各導
電性膜５３1 〜５３n の構成材料は特に限定されない。
例えば、アルミニウムなどの従来から用いられている好
適な１種または複数の材料を用いることが出来る。ま
た、ダイオード３５1 〜３５nは、例えば従来同様、ｎ
型ＧａＡｓ基板３１にｐ型拡散層３３をアレイ状に多数
形成してｐｎ接合を構成させることで得られる（図８参
照）。もちろんｐｉｎ構造などとするなどの変更はでき
る。またダイオードの個数及び配列ピッチは設計に応じ
決定する。
【００３１】１−２．第一発明の第２、第３実施例 各導電性膜の面積を等しくするための構造は図１の例に
限られず任意好適な他の構造に出来る。他の構造例のい
くつかを以下に示す。
【００３２】先ず図２の例は、面積調整部分を特に設け
ない例である。すなわち、各導電性膜１５３1 〜１５３
n それぞれを、ダイオードの一方の電極及び引き出し配
線とされる第１の部分１５３ａとボンデイングパッドと
される第２の部分１５３ｂとで構成する。ただし、奇数
番目の導電性膜及び偶数番目の導電性膜それぞれの第１
の部分１５３ａ及び第２の部分１５３ｂそれぞれの長さ
及び幅を工夫することにより、各第２の部分を千鳥状に
配列することと、各導電性膜の面積を等しくすることを
確保している。
【００３３】また、図３の例は、ダイオードの配列ピッ
チＰA とボンディングパッドの配列ピッチＰB とがＰA
＞ＰB である場合の対応例である。導電性膜１５３1 〜
１５３n の各第１の部分１５３ａを屈曲させることによ
り、各ボンデイングパッド１５３ｂを指定領域に配置す
るが、この場合も、各導電性膜１５３1 〜１５３n の面
積が互いに等しくなるように、各導電性膜１５３1 〜１
５３n の第１の部分及び第２の部分の面積を工夫してあ
る。
【００３４】２．第二発明（製法）の説明 次に、第二発明の実施例について説明する。図４及び図
５はその説明に供する図である。ここで、図４は第二発
明の方法の実施に用いる光電流測定系の構成説明図、図
５は第二発明の方法で導電性膜を調整する手順の説明図
である。なお、図４の測定系において、７１は受光素子
アレイの個別のダイオード（個別の受光素子）を示し、
７３はバイアス用電源を示し、７５は個別のダイオード
で生じる光電流及び個別のダイオード（ボンデイングパ
ッド部分も含む）の容量成分を測定するの測定装置であ
る。
【００３５】先ず、図７及び図８を用いて説明した受光
素子アレイ、或は、図１などを用いて説明した第一発明
の受光素子アレイを製造する。このように製造された受
光素子アレイのうちの、図７及び図８を用いて説明した
受光素子アレイは、アレイ中の各ダイオードの少なくと
も偶数番目のものと奇数番目のものの導電性膜部分での
寄生容量は大きく異なる。また、第一発明のものにあっ
ても、ｐｎ接合容量のバラツキや工程バラツキに起因す
る容量バラツキは内在する場合がある。
【００３６】そこで、この第二発明では、製造した受光
素子アレイを図４に示した測定系にセットし個別の受光
素子にバイアス用電源７３によりバイアス電圧Ｅ例えば
５Ｖをかける。そして、この受光素子に一定照度の光を
照射しその時の光電流ＩL を測定装置７５により測定す
る。次に、上記測定で得られた各光電流ＩL を用いて各
受光素子ごとの電気抵抗Ｒn を、Ｒn ＝Ｅ／ＩL の式か
ら求める。この操作を受光素子アレイ中の全ての受光素
子に対し行なう。また、受光素子アレイ中の全ての受光
素子の容量成分Ｃn を測定装置７５により測定する。以
下の説明の都合上、上記測定において、たとえば、受光
素子アレイ中の第１の個別の受光素子での光電流は１０
０ｎＡであり、容量成分Ｃ1 は１０ｎＦであったとし、
第２の個別の受光素子の光電流は５０ｎＡであり、容量
成分Ｃ1 は１５ｎＦであったとする。すると、第１の個
別その受光素子の電気抵抗Ｒn は、５Ｖ／１００ｎＡ＝
５００ＭΩとなり、第２の個別の受光素子での光電流
は、５Ｖ／５０ｎ＝１００ＭΩとなる。次に、こうして
求めた各受光素子の電気抵抗Ｒn と該受光素子の上記の
ごとく求めてある容量成分Ｃn との積Ｃn Ｒn をそれぞ
れ求める。次に、各受光素子のＣn Ｒn 値の中から最少
値ＣＲmin を選ぶ。そして、受光素子アレイ中のＣＲ
min を示した受光素子以外の全ての受光素子の導電性膜
を、その受光素子でのトリミング後の容量成分ＣX がＣ
Ｒmin ／Ｒn で与えられる値となるまで、例えば炭酸ガ
スレーザで除去（トリミング）する。ここで、ＣＲmin
が１Ω・Ｆであると仮定し、また、上記第１の個別の受
光素子及び第２の個別受光素子各々がいずれもトリミン
グ対象であるとした場合の例によりこのトリミング操作
を説明する。先ず、第１の個別の受光素子ではＲn が５
００ＭΩであったので、トリミング後の容量成分が１Ω
・Ｆ／５００ＭΩ＝２ｎＦとなるように、また、第２の
個別受光素子ではＲn が１００ＭΩであったので、トリ
ミング後の容量成分ＣX が１Ω・Ｆ／１００ＭΩ＝１０
ｎＦとなるように、導電性膜をそれぞれトリミングす
る。このような手順でトリミング対象の各受光素子をト
リミングする。こうすると、各受光素子のＣn Ｒn 値は
いずれもＣＲmin になるので、この受光素子アレイの各
受光素子は同じ強度の入力光すなわち同じ濃度の原稿に
対し同じ出力値（光電流）を出力するようになる。図５
に、受光素子アレイ中の各受光素子に対しレーザトリミ
ングによる調整を実施した様子を示した。図４中６１が
導電性膜が除去された部分である。
【００３７】
【発明の効果】上述した説明からも明らかなように、こ
の出願の第一発明によれば、受光素子アレイ中の各受光
素子ごとの、電極及びボンディングパッドとされる導電
性膜の面積を考慮してあるので、該面積を考慮しない場
合に比べ、受光素子ごとの容量成分が均一化されている
受光素子アレイが得られる。このため、同じ濃度の原稿
に対する各受光素子の読み取り出力が従来より均一化さ
れた受光素子アレイが提供出来る。
【００３８】また、第二発明の構成によれば、各受光素
子ごとの容量成分Ｃn が従来より均一化された受光素子
アレイの製造が容易になる。
【図面の簡単な説明】
【図１】第一発明の第１実施例の受光素子アレイの要部
平面図である。
【図２】第一発明の第２実施例の受光素子アレイの要部
平面図である。
【図３】第一発明の第３実施例の受光素子アレイの要部
平面図である。
【図４】第二発明の実施例の説明図であり、実施に用い
た測定系の説明図である。
【図５】第二発明の実施例の説明図であり、導電性膜の
トリミングの様子を示した図である。
【図６】従来技術の説明図である。
【図７】従来技術の説明図であり、従来の受光素子アレ
イの要部平面図である。
【図８】従来技術の説明図であり、従来の受光素子アレ
イの要部断面図である。
【図９】従来技術の説明図である。
【図１０】（Ａ）及び（Ｂ）は、従来技術の説明図であ
る。
【符号の説明】
３１：半導体下地（例えばｎ型ＧａＡｓ基板） ３５、３５1 〜３５n ：ダイオード（個別の受光素子） ３７：絶縁膜 ５３1 〜５３n ：面積が等しい導電性膜 ５３ａ，５３ｘ：ダイオードの一方の電極及び引き出し
配線となる部分（第１の部分） ５３ｂ：ボンディングパッドとされる部分（第２の部
分） ５３ｙ：面積を調整するための部分（第３の部分） １５３1 〜１５３n ：面積が等しい導電性膜 １５３ａ：ダイオードの一方の電極及び引き出し配線と
なる部分（第１の部分） １５３ｂ：ボンディングパッドとされる部分（第２の部
分）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 Ｚ // Ｂ４１Ｊ 2/44 2/45 2/455 Ｂ４１Ｊ 3/21 Ｌ (72)発明者 古谷 博司 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 荻原 光彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 谷中 真澄 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 千葉 已生 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体下地にダイオードを多数個アレイ
    状に具え、前記半導体下地の、少なくとも各ダイオード
    の周辺にあたる部分上に、絶縁膜を具え、該絶縁膜の、
    前記各ダイオードの周辺にあたる部分上それぞれに、対
    応するダイオード用の電極及びボンディングパッドとさ
    れる導電性膜をそれぞれ具える受光素子アレイにおい
    て、 各ダイオード用の導電性膜それぞれの面積を互いに等し
    くしてあることを特徴とする受光素子アレイ。
  2. 【請求項２】 請求項１に記載の受光素子アレイにおい
    て、 該受光素子アレイが電荷蓄積方式により駆動されるもの
    の場合、 前記各ダイオード用の導電性膜それぞれの面積を、各ダ
    イオードに所定光量の光をそれぞれ照射したとき各ダイ
    オードで生じる端子間電圧が等しくなるように、設定し
    てあることを特徴とする受光素子アレイ。
  3. 【請求項３】 半導体下地にダイオードを多数個アレイ
    状に具え、前記半導体下地の、少なくとも各ダイオード
    の周辺にあたる部分上に、絶縁膜を具え、該絶縁膜の、
    前記各ダイオードの周辺にあたる部分上それぞれに、対
    応するダイオード用の電極及びボンディングパッドとさ
    れる導電性膜をそれぞれ具える受光素子アレイを製造す
    るに当たり、 各ダイオード用の導電性膜それぞれの面積を、各ダイオ
    ードにおけるダイオード部分及び導電性膜部分で生じる
    容量成分が各ダイオードで等しくなるように調整しなが
    ら、前記各導電性膜を形成する工程を含むことを特徴と
    する受光素子アレイの製造方法。
  4. 【請求項４】 請求項３に記載の受光素子アレイの製造
    方法において、 前記調整は、各ダイオードに所定光量の光をそれぞれ照
    射して各ダイオードで生じる光電流をそれぞれ測定する
    工程と、 各ダイオードごとの前記所定光量に対する光電流が等し
    くなるように前記導電性膜をトリミングする工程とを含
    む工程により行なうことを特徴とする受光素子アレイの
    製造方法。
JP25057193A 1993-04-28 1993-10-06 受光素子アレイ及びその製造方法 Withdrawn JPH07106536A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25057193A JPH07106536A (ja) 1993-10-06 1993-10-06 受光素子アレイ及びその製造方法
US08/654,756 US5600157A (en) 1993-04-28 1996-05-29 Light-emitting and light-sensing diode array device, and light-emitting and light-sensing diode with improved sensitivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25057193A JPH07106536A (ja) 1993-10-06 1993-10-06 受光素子アレイ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07106536A true JPH07106536A (ja) 1995-04-21

Family

ID=17209875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25057193A Withdrawn JPH07106536A (ja) 1993-04-28 1993-10-06 受光素子アレイ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07106536A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181976A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置および撮像装置
JP4812940B2 (ja) * 1998-10-30 2011-11-09 浜松ホトニクス株式会社 固体撮像装置アレイ
JP2017168531A (ja) * 2016-03-14 2017-09-21 株式会社リコー 固体撮像装置及び固体撮像装置の製造方法
WO2021187101A1 (ja) * 2020-03-19 2021-09-23 京セラ株式会社 発光素子アレイおよびこれを備える光プリントヘッドならびに画像形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812940B2 (ja) * 1998-10-30 2011-11-09 浜松ホトニクス株式会社 固体撮像装置アレイ
JP2009181976A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置および撮像装置
JP2017168531A (ja) * 2016-03-14 2017-09-21 株式会社リコー 固体撮像装置及び固体撮像装置の製造方法
WO2021187101A1 (ja) * 2020-03-19 2021-09-23 京セラ株式会社 発光素子アレイおよびこれを備える光プリントヘッドならびに画像形成装置

Similar Documents

Publication Publication Date Title
US4847496A (en) Nondestructive readout of a latent electrostatic image formed on an insulated material
JP4414646B2 (ja) 光検出装置
US4482804A (en) Photosensor array wherein each photosensor comprises a plurality of amorphous silicon p-i-n diodes
US4478504A (en) Electrostatic recording apparatus
IL122429A (en) Electromagnetic wave detector
JPS6156912B2 (ja)
IL122430A (en) Bispectral electromagnetic wave detector
US4714836A (en) Photosensitive pixel with exposed blocking element
US4724490A (en) Image input device
JPH07106536A (ja) 受光素子アレイ及びその製造方法
US4365274A (en) One-dimensional image sensor
US4541015A (en) Two-dimensional image readout device
US4567374A (en) Photoelectric converting device with a plurality of divided electrodes
US4247874A (en) Photoconductor device for imaging a linear object
JPS6154756A (ja) 密着型イメ−ジセンサ
US4833324A (en) Nondestructive readout of a latent electrostatic image formed on an insulating material
JP2004179368A (ja) 発光サイリスタおよび発光素子アレイチップ
US3903364A (en) High resolution line scanner
JPS61263156A (ja) イメ−ジセンサ
JP3168599B2 (ja) イメ−ジセンサ
JPS6217877B2 (ja)
JPS61242068A (ja) イメ−ジセンサ
JP3026395B2 (ja) 受光素子
JPH029499B2 (ja)
US5767559A (en) Thin film type photoelectric conversion device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001226