JPH07105017A - レジスタリネーミング装置 - Google Patents

Abstract

(57)【要約】 【目的】 アーキテクチャ的に同一のレジスタに実質的
に複数の値を持たせることにより、レジスタに割り当て
られる変数の数を増やし、プログラムの実行性能を向上
すること。 【構成】 同一のレジスタを複数通りにリネームするリ
ネーム手段２と複数通りのリネーム結果を複数のフィー
ルドに選択的に保持する保持手段３と保持手段３からそ
れぞれ出力される読み出しデータを選択出力するセレク
タ５と保持手段３のフィールドを選択するライトイネー
ブル信号ｆ−１、ｆ−２及びセレクタ５の複数の読み出
しデータの１つを選択するセレクト信号ｇを出力する制
御部４により構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機で使用するレジ
スタの番号を指定された番号と別の番号のレジスタを使
用して制御を行うという、いわゆるリネームするレジス
タリネーミング装置に関する。

【０００２】

【従来の技術】例えばプログラムをコンパイルすると
き、変数をメモリではなくレジスタ上に割り当てた方が
高速処理可能になるため、あるいはコンパイラによるコ
ードスケジューリングにともなって必要とするレジスタ
数が増加することになるが、これらを制御するために、
指定されたレジスタ番号と別のレジスタを使用して制御
を行う、リネーミングが行われている。

【０００３】従来、計算機のレジスタを、指定されたレ
ジスタ番号を別の１個の新たな番号にリネームして使用
することにより、空きのあるレジスタを有効に利用して
計算機の処理速度の向上を行っていた。

【０００４】従来例を図８により説明する。図８（ａ）
は従来のレジスタリネーミング装置の構成図である。図
８（ａ）において、２１はデコード回路、２２は番号割
り当て回路、２３はマッピングテーブル、ａは命令コー
ド、ｂは番号割り当て要求信号、ｃはデスティネーショ
ンレジスタ番号、ｄはソースレジスタ番号、ｅは書き込
みレジスタ番号、ｉはソースレジスタ参照用のレジスタ
番号を示す。

【０００５】デコード回路２１はあるレジスタをデステ
ィネーションとする命令を命令コードａにより受け取る
と、そのレジスタ番号をデスティネーションレジスタ番
号ｃとして出力すると共に、信号ｂをオンにして、番号
割り当て回路２２に対して命令コードａに対してリネー
ミングに用いる新規のレジスタ番号の割り当てを要求す
る。

【０００６】番号割り当て回路２２は信号ｂを受けてマ
ッピングテーブル２３に命令コードａに対して割り当て
た新規のレジスタ番号を出力する。マッピングテーブル
２３は各レジスタがどのようにリネームされているかを
表すテーブルであり、アーキテクチャで与えられたレジ
スタ数だけのエントリを有する。

【０００７】図８（ｂ）は上記従来のマッピングテーブ
ル２３の一例であり、命令コードにより指定された元の
レジスタ番号即ちソースレジスタ番号ｒ０、ｒ１・・・
に対して、番号割り当て回路２２によりそれぞれレジス
タ番号ｒ１８、ｒ１５・・・が割り当てられた、いわゆ
るリネーミング例を示す。

【０００８】マッピングテーブル２３への書き込み動作
は、デコード回路２１からのデスティネーションレジス
タ番号ｃでポイントされるエントリに番号割り当て回路
２２からの割り当てられた書き込みレジスタ番号ｅが書
き込まれる。例えば、図８（ｂ）のマッピングテーブル
２３においてデスティネーションレジスタ番号ｃがｒ１
であり、書き込みレジスタ番号ｅがｒ１５の場合に、元
のレジスタ番号ｒ１の右にリネームにより割り当てられ
たレジスタ番号ｒ１５が書き込まれた例を示している。

【０００９】マッピングテーブル２３からの読み出し
は、デコード回路２１からのソースレジスタ番号ｄでポ
イントされるマッピングテーブル２３の内容がソースレ
ジスタ参照用のレジスタ番号ｉとして出力される。

【００１０】例えば、図８（ｂ）のマッピングテーブル
２３においてソースレジスタ番号ｄがｒ１であればソー
スレジスタ参照用のレジスタ番号ｉはｒ１５が出力され
ることになる。これにより、レジスタｒ１５がレジスタ
ｒ１として使用されることになる。

【００１１】

【発明が解決しようとする課題】計算機のマシン命令で
使用できるレジスタ数は、採用するアーキテクチャによ
って決定され、一般的には１６個または３２個が使用さ
れていた。

【００１２】この数は、プログラムをコンパイルする時
に、変数をメモリでなくレジスタ上に割り当てた方が高
速な処理が可能になることや、コンパイラによるコード
スケジューリング技術の進歩に伴って、使用するレジス
タの数は増加する傾向にあること等で、必ずしも十分で
あるとは言えない。

【００１３】しかしながら、アーキテクチャの変更は困
難なので与えられたレジスタ数内でレジスタが不足する
場合は、メモリ等にレジスタの内容を一時避難させる必
要があり、そのために計算機のデータ処理速度がおそく
なることが生ずる。

【００１４】なお、コードスケジューリングとは、例え
ばプログラム言語の命令順序が１、２、３があったとき
電算機の実行時間短縮ができしかも命令順序が入れ替え
可能な場合、コンパイルでこの命令順序を１、３、２に
入れ替えて使用することである。

【００１５】従って、本発明の目的は、このような課題
を解決したレジスタリネーミング装置を提供することで
ある。

【００１６】

【課題を解決するための手段】前記目的を達成するため
本発明はある番号のレジスタを別の番号のレジスタにリ
ネームするのに、本発明は１個に限定せず２個以上にリ
ネームをできるようにすることで、アーキテクチャ的に
同一のレジスタに実質的に複数の値を持たせることを可
能として、レジスタに割り当てられる変数を増やし、プ
ログラムの実行性能を向上させた。

【００１７】図１は本発明の原理説明図である。図１に
おいて、１はデコード回路、２は番号割り当て回路、３
はマッピングテーブル、４は制御部、５はセレクタ、３
−１、３−２はマッピングテーブル３のフィールド、ａ
は命令コード、ｂは番号割り当て要求信号、ｃはマッピ
ングテーブル３にリネーミング用の書き込みを行うとき
の元のレジスタ番号を示すデスティネーションレジスタ
番号、ｄはマッピングテーブル３を読み出すときに、マ
ッピングテーブル３からリネーミングされた元のレジス
タ番号を示すソースレジスタ番号、ｅ−１はフィールド
３−１、３−２への書き込み番号データ、ｆ−１、ｆ−
２はライトイネーブル信号、ｇはセレクト信号、ｈ−
１、ｈ−２はフィールド３−１、３−２からの読み出し
データ、ｉはソースレジスタ参照用のレジスタ番号であ
る。

【００１８】デコード回路１はあるレジスタをデスティ
ネーションとする命令を命令コードａから受け取ると、
そのデスティネーションレジスタ番号ｃを出力すると共
に、番号割り当て要求信号ｂをオンにして、番号割り当
て回路２に対してリネーミングに用いる新規のレジスタ
を示すレジスタ番号を要求する。

【００１９】番号割り当て回路２は、前記リネーミング
用のレジスタ番号を示す書き込み番号データｅ−１を出
力する。マッピングテーブル３は各レジスタがどのよう
にリネームされるかを表すテーブルで、アーキテクチャ
で与えられたレジスタ数だけのエントリを有する。

【００２０】制御部４はデスティネーションレジスタ番
号ｃとソースレジスタ番号ｄの値に基づいてライトイネ
ーブル信号ｆ−１又はｆ−２及びセレクト信号ｇの値の
決定を行う。

【００２１】セレクタ５はセレクト信号ｇによりフィー
ルド３−１及び３−２から出力された読み出しデータｈ
−１及びｈ−２のどちらかを選択してソースレジスタ参
照用のレジスタ番号ｉを出力するものである。

【００２２】

【作用】今、命令１として（ｒ１←ｒ２＋ｒ３）が入力
され、続いて命令２として（ｒ１←ｒ４−ｒ５）が入力
される場合について説明する。

【００２３】初めに命令１が入力されたとき、デコード
回路１はデスティネーションレジスタ番号ｒ１に対する
リネーミングのため、番号割り当て回路２に対し番号割
り当て要求を行う信号ｂをオンにし、また、マッピング
テーブル３にデスティネーションレジスタ番号ｒ１を出
力する。

【００２４】これにより、番号割り当て回路２は空きレ
ジスタ例えばｒ１１を書き込み番号データｅ−１として
出力し、制御部４はライトイネーブル信号ｆ−１を出力
する。これにより、マッピングテーブル３のｒ１のエン
トリのフィールド３−１にｒ１１が記入される。

【００２５】次に、命令２が入力されたとき、デコード
回路１はデスティネーションレジスタ番号ｒ１に対する
リネーミングのため、前記と同様に番号割り当て回路２
に対して番号割り当て要求信号ｂをオンにし、また、マ
ッピングテーブル３にデスティネーションレジスタ番号
ｒ１を出力する。

【００２６】これにより、今度は番号割り当て回路２は
空きレジスタ番号例えばｒ１２を出力し、制御部４はラ
イトイネーブル信号ｆ−２を出力するので、マッピング
テーブル３のｒ１のエントリのフィールド３−２には、
ｒ１２が記入される。

【００２７】このようにして、ある番号のレジスタをリ
ネームする場合、レジスタ番号割り当て回路２の書き込
み番号データｅ−１の出力を、デスティネーションレジ
スタ番号ｃでポイントされたマッピングテーブル３のフ
ィールド３−１及び３−２のどちらかにライトイネーブ
ル信号ｆ−１又はｆ−２の一方のみをオンとして書き込
まれる。これにより同一レジスタをフィールド３−１及
び３−２に割り当てることにより２通りにリネームして
保持することができる。

【００２８】また、レジスタを参照する場合は、ソース
レジスタ番号ｄの値でポイントされるマッピングテーブ
ル３のフィールド３−１及び３−２の内容が読み出しデ
ータｈ−１及びｈ−２として現れ、セレクタ５により読
み出しデータｈ−１及びｈ−２のどららかが選択されて
ソースレジスタ参照用のレジスタ番号ｉが出力される。

【００２９】このように、レジスタに割り当てられる変
数が増え、これによりコンパイラのコードスケジューリ
ング能力が向上することで、プログラムの実行性能が向
上することになる。

【００３０】

【実施例】以下本発明の実施例を図２〜図７に基づき説
明する。図２は本発明の第１実施例構成図、図３は本発
明の第１実施例におけるテーブル例、図４は本発明に使
用可能なプログラム例、図５は本発明の第２実施例構成
図、図６は本発明の第３実施例構成図、図７は本発明の
第４実施例構成図をそれぞれ示す。

【００３１】図２において、１はデコード回路、２は番
号割り当て回路、３はマッピングテーブル、４は制御
部、５はセレクタ、７はレジスタ番号ｒ０〜ｒｍの各レ
ジスタをもつレジスタ群、３−１、３−２はマッピング
テーブル３のフィールド、４−１はロジック部、４−２
は管理テーブル、ａは命令コード、ｂは番号割り当て要
求信号、ｃはデスティネーションレジスタ番号、ｄはソ
ースレジスタ番号、ｅ−１はフィールド３−１、３−２
への書き込み番号データ、ｆ−１、ｆ−２はライトイネ
ーブル信号、ｇはセレクト信号、ｈ−１、ｈ−２はフィ
ールド３−１、３−２からの読み出しデータ、ｉはソー
スレジスタ参照用のレジスタ番号である。なお、図１と
同じものは同じ符号で示す。

【００３２】デコード回路１はレジスタをデスティネー
ションとする命令を命令コードａから受け取ると、その
デスティネーションレジスタ番号ｃを出力すると共に、
番号割り当て要求信号ｂをオンにして、番号割り当て回
路２に対してリネーミングに用いる新規のレジスタ番号
を要求する。

【００３３】番号割り当て回路２はマッピングテーブル
３のフィールド３−１または３−２への書き込み番号デ
ータｅ−１を出力する。マッピングテーブル３は各レジ
スタがどのようにリネームされるかを表すテーブルで、
アーキテクチャで与えられたレジスタ数だけのエントリ
を有するものであり、例えば図３（ａ）に示すように構
成されている。その内容については後述詳記する。

【００３４】制御部４は、番号割り当て回路２から出力
された書き込み番号データｅ−１をマッピングテーブル
３の２つのフィールドの一方に選択的に記入したり、セ
レクタ５から読み出しデータｈ−１又はｈ−２のいずれ
か一方を選択的に出力するものである。

【００３５】この制御部４にはロジック部４−１と管理
テーブル４−２が設けられている。ロジック部４−１は
管理テーブル４−２の内容とデスティネーションレジス
タ番号ｃとソースレジスタ番号ｄの値に基づいてライト
イネーブル信号ｆ−１又はｆ−２及びセレクト信号ｇの
値の決定と、管理テーブル４−２の更新を行うものであ
る。管理テーブル４−２は、図３（ｂ）に示す如くレジ
スタ数だけのエントリを持ちリネーム個数と参照状況を
表すフィールドから構成される。その内容については後
述詳記する。

【００３６】セレクタ５は、前記セレクト信号ｇによ
り、マッピングテーブル３のフィールド３−１及び３−
２からの読み出しデータｈ−１及びｈ−２のどららかを
選択してソースレジスタ参照用のレジスタ番号ｉを出力
するものである。

【００３７】図３（ａ）はマッピングテーブル３の一例
を示しており、元のレジスタ番号ｒ０に対応するエント
リであるフィールド３−１（図３（ａ）ではＡで示す）
にはリネームにより割り当てられたレジスタ番号ｒ１６
が保持され、フィールド３−２（図３（ａ）ではＢで示
す）にはレジスタ番号ｒ１０が保持されている。また、
元のレジスタ番号ｒ１に対応するエントリにはフィール
ド３−１にはレジスタ番号ｒ１５がフィールド３−２に
はレジスタ番号ｒ１９がそれぞれ保持されている。

【００３８】図３（ｂ）は管理テーブル４−２の一例を
示しており、後述するロジックにより制御されるもので
あり、最初に命令コードにもとづきリネームされた場合
はリネーム個数１と、そのリネームにより割り当てられ
たレジスタ番号の記入されたフィールドが記入される。
また元のレジスタ番号が連続して命令コードにより指定
されたときリネーム個数は２となる。

【００３９】例えば、元のレジスタ番号ｒ０が連続して
命令コードにより指定されたとき、初めの命令コードの
レジスタ番号ｒ０に対してレジスタｒ１６がリネームに
より割り当てられ、これがマッピングテーブル３のフィ
ールドＡに記入されたとき、管理テーブル４−２ではリ
ネーム個数は１、参照状況はＡとなる。

【００４０】続く命令コードについて、レジスタ番号ｒ
０に対して今度はレジスタｒ１０がリネームにより割り
当てられたとき、今度はこれがマッピングテーブル３の
フィールドＢに記入される。これに応じて管理テーブル
４−２のリネーム個数は２となるが、参照状況は、初め
の命令コードによりリネームされたレジスタｒ１６の位
置を示すＡのままとなっている。

【００４１】その後、他の命令により元のレジスタ番号
ｒ０が参照されたとき、初めの命令コードによりリネー
ムされたレジスタｒ１６が前記参照状況Ａにもとづき読
み出され、また参照状況ＡはＢに変更される。そして更
に別の命令により元のレジスタ番号ｒ０が参照されたと
き、今度は参照状況Ｂによりレジスタｒ１０が読み出さ
れることになる。

【００４２】以下図２、図３に示すレジスタリネーミン
グ装置の動作を図４に示すプログラム例で説明する。こ
の場合、制御部４のロジック部４−１のロジック例とし
て「同一番号レジスタへの書き込みが連続した場合にそ
れらを別々にリネームし、以後の参照はリネームされた
順番に従うものとする。また、連続しない書き込みが現
れた時点で、そのレジスタの複数リネーム状態は解除さ
れる。」が設定されているものとする。

【００４３】まず、命令１はレジスタ番号ｒ１への書き
込み命令である。デコード回路１がレジスタ番号ｒ１を
デスティネーションとするこの命令を受けとると、デス
ティネーションレジスタ番号ｃで図３（ａ）のマッピン
グテーブル３の元のレジスタ番号ｒ１のエントリがポイ
ントされる。これにより番号割り当て回路２からの書き
込み番号データｅ−１と制御部４からのライトイネーブ
ル信号ｆ−１がオンとなることで、元のレジスタ番号ｒ
１のエントリであるフィールド３−１にリネームにより
割り当てられたレジスタ番号ｒ１５が書き込まれる。

【００４４】命令２は、命令１と同じレジスタｒ１への
書き込み命令である。命令１と命令２は同一レジスタへ
の書き込みが連続しているので、命令１と同様にデステ
ィネーションレジスタ番号ｃでマッピングテーブル３の
元のレジスタ番号ｒ１のエントリがポイントされるが、
この場合、番号割り当て回路２からの書き込み番号デー
タｅ−１とロジック部４−１の判断で制御部４からのラ
イトイネーブル信号ｆ−２がオンとなるので、図３
（ａ）のように元のレジスタ番号ｒ１のエントリである
フィールド３−２にリネームにより割り当てられたレジ
スタ番号ｒ１９が書き込まれる。これにより元のレジス
タ番号ｒ１はｒ１５とｒ１９とに区別され別々にリネー
ムされることになる。

【００４５】命令３はレジスタ番号ｒ１が参照されてい
る。この場合はレジスタ番号ｒ１は初めての参照である
ため、図３（ｂ）の管理テーブル４−２の元のレジスタ
番号ｒ１のエントリである参照状況はＡとなる。このた
め、デコード回路１がレジスタ番号ｒ２をデスティネー
ションとする命令を受けると、これを解読して、レジス
タ番号ｒ１が参照されていることを認識する。これによ
りマッピングテーブル３に対してソースレジスタ番号ｄ
からの出力で元のレジスタ番号ｒ１をポイントして、フ
ィールド３−１とフィールド３−２の内容である読み出
しデータｈ−１、ｈ−２（図３（ａ）ではｒ１５、ｒ１
９）を出力させる。制御部４は管理テーブル４−２を参
照し、参照状況Ａによりフィールド３−１を選択すべき
ことを判別する。そしてこのフィールド３−１を選択す
るセレクト信号ｇを出力する。

【００４６】これによりセレクタ５は読み出しデータｈ
−１であるレジスタ番号ｒ１５を選択して、ソースレジ
スタ参照用のレジスタ番号ｉとしてｒ１５を出力する。
これにより命令３では命令１のレジスタ番号ｒ１に書き
込んだ内容が参照されることになる。

【００４７】命令４は、レジスタ番号ｒ１が再び参照さ
れている。この場合レジスタ番号ｒ１は２回目の参照で
あるためロジック部４−１により図３（ｂ）の管理テー
ブル４−２の元のレジスタ番号ｒ１のエントリである参
照状況は図３（ｂ）の状態のＡからＢとなっている。こ
のため、デコード回路１が命令４によりレジスタ番号ｒ
１の参照命令を受けると、マッピングテーブル３に対し
てソースレジスタ番号ｄからの出力で元のレジスタ番号
ｒ１をポイントして、命令３と同様にフィールド３−１
とフィールド３−２の内容である読み出しデータｈ−
１、ｈ−２（図３（ａ）のｒ１５、ｒ１９）を出力させ
る。今度は制御部４は、管理テーブル４−２の参照状況
Ｂにより前記ｈ−２側を選択すべきことを判別し、フィ
ールド３−２を選択するセレクト信号ｇを出力する。こ
れによりセレクタ５は読み出しデータｈ−２であるレジ
スタ番号ｒ１５を選択して、ソースレジスタ参照用のレ
ジスタ番号ｉとしてｒ１９を出力する。すなわち命令４
では命令２のレジスタ番号ｒ１に書き込んだ内容が参照
されることになる。

【００４８】命令５は、新たにレジスタ番号ｒ１へ書き
込みが行われるが、これは単独なので、レジスタ番号ｒ
１は単独にリネームされた状態になる。命令６と命令７
においてレジスタ番号ｒ１が参照されているが、どちら
も命令５でレジスタ番号ｒ１へ書き込んだ内容が参照さ
れることになる。

【００４９】なお、上記ロジックは一例に過ぎず、例え
ば演算式ｒ１＋ｒ５の場合ｒ１が左にあるか右にあるか
のオペランドの位置により参照を分ける等、実際に動作
させるプログラムに適したロジックを用いてシステムを
構築することができる。

【００５０】本発明の第２実施例を図５により説明す
る。図５は、複数リネームをする場合と従来のように常
に一通りしかリネームしない場合を選択制御可能に構成
したものである。

【００５１】ロジック部４−１の複数リネームを禁止す
るフラグを設け、このフラグにイニシャライズ時の設定
もしくはソフトウェア制御によってデータを書き込むこ
とにより、セレクト信号ｇを固定し、ソースレジスタ参
照用のレジスタ番号ｉには常に読み出しデータｈ−１と
ｈ−２の一方のみが出力する。また前記フラグにデータ
を書き込まない時は、前記のように複数リネームができ
ることになる。これによって、複数通りにレジスタリネ
ーミングするモードとそうでない常に一通りにしかレジ
スタリネーミングが行われないモードを使い分けること
ができる。

【００５２】このようなことを可能にするため、図５に
示す如く、制御部４にモード選択部４−３とフラグ４−
４を設ける。フラグ４−４にデータを書き込むときモー
ド選択部４−３は、ロジック部４−１を従来通りのロジ
ックモードに制御してセレクト信号ｇを固定させる。ま
たフラグ４−４にデータを記入しないときモード選択部
４−３はロジック部４−１を、本発明の第１実施例と同
様に動作するように制御する。これにより必要のない場
合は同一レジスタを複数通りにリネームする複雑な処理
を避けることができる。

【００５３】本発明の第３実施例を図６にもとづき説明
する。図６は同一番号のレジスタを複数通りにリネーム
する手段を特定の番号のレジスタ群のみに適用した場合
を示す。図６において、図１、図２、図５と同じものは
同じ符号で示してある。また、６はセレクタ、３３は常
に１通りにしかレジスタリネーミングを行わないレジス
タ群のマッピングテーブル、ｅは書き込み番号データ、
ｊはマッピングテーブル３３の読み出しデータ、ｋはマ
ッピングテーブル３の読み出しデータｈ−１およびｈ−
２をセレクタ５で選択したデータ、ｍはセレクト信号で
ある。

【００５４】マッピングテーブル３は同一レジスタに対
して２通りのリネームが可能なように２個のフィールド
３−１と３−２が設けられている。マッピングテーブル
３３は同一レジスタに対し常に１通りにしかリネームし
ないもので、図６の従来例と同じ動作をするものであ
る。

【００５５】図６のレジスタリネーミング装置の動作を
説明する。例えば、マシン命令で使用できるレジスタ数
が１６個（ｒ０〜ｒ１５）の場合で、そのうちマッピン
グテーブル３には例えばレジスタｒ０〜ｒ７をマッピン
グテーブル３３にはレジスタｒ８〜ｒ１５がそれぞれ割
り当てられているものとする。また、リネームして使用
する実際のレジスタ群７のレジスタ数は３２個（ｒ０〜
ｒ３１）あるものとする。

【００５６】この場合、まず、デコード回路１がレジス
タｒ０〜ｒ７のレジスタをデスティネーションとする命
令を命令コードａから受けると、そのレジスタ番号をデ
スティネーションレジスタ番号ｃに出力すると共に、番
号割り当て回路２に番号割り当て要求信号ｂを出力す
る。番号割り当て回路２は新規のレジスタ番号を書き込
み番号データｅ−１、ｅ−１として出力する。

【００５７】この書き込み番号データｅ−１、ｅ−１は
デスティネーションレジスタ番号ｃでポイントされるフ
ィールド３−１又は３−２のエントリに書き込まれる。
このフィールド３−１と３−２のどちらに書き込むかは
制御部４からのライトイネーブル信号ｆ−１とｆ−２の
いずれか一方のみがオンとなることで決まる。

【００５８】このときマッピングテーブル３３にも前記
デスティネーション番号ｃおよび書き込み番号データｅ
−１が印加される。しかし、マッピングテーブル３３の
デコーダがこのデスティネーション番号ｃを解読した結
果、前記デスティネーション番号ｃで指示された元のレ
ジスタ番号は自マッピングテーブル３３のエントリ外の
ものと判断し書き込み番号データｅ−１を記入すること
はない。

【００５９】また、デコード回路１がレジスタｒ８〜ｒ
１５のレジスタをデスティネーションとする命令を命令
コードａから受けると、従来例と同様に、そのレジスタ
番号をデスティネーションレジスタ番号ｃに出力すると
共に、番号割り当て回路２に番号割り当て要求信号ｂを
出力する。番号割り当て回路２は新規のレジスタ番号を
書き込み番号データｅとして出力する。

【００６０】この書き込み番号データｅはデスティネー
ションレジスタｃでポイントされるマッピングテーブル
３３のエントリに書き込まれる。このときマッピングテ
ーブル３にも前記デスティネーション番号ｃおよび書き
込み番号データｅが印加される。しかし、マッピングテ
ーブル３のデコーダがこのデスティネーション番号ｃを
解読した結果、前記デスティネーション番号ｃで指示さ
れた元のレジスタ番号は自マッピングテーブル３３のエ
ントリ外のものと判断し書き込み番号データｅを記入す
ることはない。

【００６１】一方、デコード回路１が命令コードａから
レジスタ番号ｒ０〜ｒ７内のいずれかを参照する命令を
受けると、このレジスタ番号がソースレジスタ番号ｄか
ら出力される。このソースレジスタ番号ｄでポイントさ
れるマッピングテーブル３のフィールド３−１と３−２
から読み出しデータｈ−１とｈ−２が出力される。これ
らの読み出しデータｈ−１とｈ−２を制御部４からのセ
レクト信号ｇとセレクト信号ｍでセレクタ５とセレクタ
６により選択し、レジスタ番号ｉとして出力される。こ
のレジスタ番号ｉにより指示されるレジスタ番号ｒ０〜
ｒ３１の一つがレジスタ群７のレジスタ参照に用いられ
る。

【００６２】また、デコード回路１が命令コードａから
レジスタ番号ｒ８〜ｒ１５内のいずれかを参照する命令
を受けると、このレジスタ番号がソースレジスタ番号ｄ
でポイントされるマッピングテーブル３３から読み出し
データｊとして出力され、制御部４からのセレクト信号
ｍでセレクタ６で選択され、レジスタ番号ｉとして出力
される。このレジスタ番号ｉにより指示されるレジスタ
番号ｒ０〜ｒ３１の一つがレジスタ群７のレジスタ参照
に用いられる。

【００６３】本発明の第４実施例を図７により説明す
る。図７は第１実施例の制御部４に複数のロジック部を
設けておき、これらのロジック部をソフトウェア制御に
よって、選択制御可能に構成したものである。

【００６４】図７において、異なるロジックが記入され
たロジック部４−１Ａとロジック部４−１Ｂと、これら
のロジック部４−１Ａと４−１Ｂを選択するロジック選
択部４−５と、ロジック選択部の選択指示を行うフラグ
４−６とが制御部４に設けられている。

【００６５】この制御部４のフラグ４−６にソフトウェ
ア制御によりフラグ設定を行うと、このフラグ設定の内
容に応じてロジック選択部４−５がロジック部４−１Ａ
と４−１Ｂのいずれかを選択することになる。

【００６６】これにより、この選択されたロジックの内
容にもとづき、第１実施例と同様のレジスタリネーミン
グ動作を行うことができる。また、図７のロジック部は
２個の場合であるが３個以上とすることもできる。

【００６７】なお、前記実施例ではソースレジスタ番号
ｄが１個の場合を示しているがソースレジスタ番号を２
個設け、それに対応した回路にすることも容易にでき
る。また、マッピングテーブル３のフィールドは２個に
限らず３個以上とすることができる。

【００６８】さらに、マシン命令で使用できるレジスタ
数より多いレジスタを設けることにより、次々と新しい
レジスタをリネームして使用することができる。

【００６９】

【発明の効果】本発明は、アーキテクチャ的に同一のレ
ジスタに実質的に複数の値を持たせることにより、レジ
スタに割り当てられる変数が増え、またコンパイラのコ
ードスケジューリング能力が向上するので、プログラム
の実行性能を向上することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１実施例構成図である。

【図３】本発明の第１実施例におけるテーブル例であ
る。

【図４】本発明に使用可能なプログラム例である。

【図５】本発明の第２実施例構成図である。

【図６】本発明の第３実施例構成図である。

【図７】本発明の第４実施例構成図である。

【図８】従来例の説明図である。

【符号の説明】

１ デコード回路 ２ 番号割り当て回路 ３ マッピングテーブル ４ 制御部 ５ セレクタ ３−１、３−２ フィールド ａ 命令コード ｂ 番号割り当て要求信号 ｃ デスティネーションレジスタ番号 ｄ ソースレジスタ番号 ｅ−１ 書き込み番号データ ｆ−１、ｆ−２ ライトイネーブル信号 ｇ セレクト信号 ｈ−１、ｈ−２ 読み出しデータ ｉ レジスタ番号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 同一のレジスタを複数通りにリネームす
   るリネーム手段（２）と、 複数のフィールドを有し前記複数通りのリネーム結果を
   これらのフィールドに選択的に保持する保持手段（３）
   と、 前記保持手段（３）の複数のフィールドからそれぞれ出
   力される読み出しデータを選択出力するセレクタ（５）
   と、 前記保持手段（３）のフィールドの１つを選択するライ
   トイネーブル信号（ｆ）と、前記セレクタ（５）の複数
   の読み出しデータの１つを選択するセレクト信号（ｇ）
   を出力する制御部（４）を具備することを特徴とするレ
   ジスタリネーミング装置。
2. 【請求項２】 特定の番号のレジスタ群を１通りのみに
   リネームするリネーム結果を保持する第１の保持手段
   （３３）と、 その他の番号のレジスタ群を複数通りにリネームしたリ
   ネーム結果を保持する第２の保持手段を設けたことを特
   徴とする請求項１記載のレジスタリネーミング装置。
3. 【請求項３】 １つのレジスタ番号に対し複数のリネー
   ミングを可能にする第１のロジックと、１つのレジスタ
   番号に対し１つのリネーミングを可能にする第２のロジ
   ックを有するロジック部と、 これらのロジックのいずれかを選択するモード選択部
   と、 これらのロジックの１つの選択指示を行う制御部を具備
   することを特徴とする請求項１記載のレジスタリネーミ
   ング装置。
4. 【請求項４】 異なるロジックが設けられた複数のロジ
   ック部と、 これらのロジック部のいずれかを選択するロジック選択
   部と、 これらのロジック部の選択指示を行う制御部を具備する
   ことを特徴とする請求項１記載のレジスタリネーミング
   装置。