JPH0710039B2 - 電磁シールドパッケージ - Google Patents
電磁シールドパッケージInfo
- Publication number
- JPH0710039B2 JPH0710039B2 JP62254964A JP25496487A JPH0710039B2 JP H0710039 B2 JPH0710039 B2 JP H0710039B2 JP 62254964 A JP62254964 A JP 62254964A JP 25496487 A JP25496487 A JP 25496487A JP H0710039 B2 JPH0710039 B2 JP H0710039B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- electromagnetic shield
- cap
- alumina
- oxide superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電子部品を搭載するセラミックパッケージに関
する。より詳細には、酸化物超電導体を電磁シールドに
用い、シールド効果が高いセラミックパッケージに関す
る。
する。より詳細には、酸化物超電導体を電磁シールドに
用い、シールド効果が高いセラミックパッケージに関す
る。
従来の技術 セラミックパッケージに搭載されたICをプリント基板に
実装し機器に組み込む場合、IC外部からの電磁波による
誤動作を防ぐため、また、ICから発せられる電磁波を漏
洩させないためにその基板自体を金属ケースの中に収め
てシールドするということが行われている。しかしこの
方法によると、実装密度が低くなり、機器の重量が増え
る。また基板どうしの接続が難しいという問題があっ
た。
実装し機器に組み込む場合、IC外部からの電磁波による
誤動作を防ぐため、また、ICから発せられる電磁波を漏
洩させないためにその基板自体を金属ケースの中に収め
てシールドするということが行われている。しかしこの
方法によると、実装密度が低くなり、機器の重量が増え
る。また基板どうしの接続が難しいという問題があっ
た。
そのためセラミックパッケージのセラミック部分にメタ
ライズを施し、パッケージをシールドするという方法が
とられているが、この方法ではメタライズの厚みを20μ
ｍ程度にしかできないために低周波の電磁波をシールド
できなかった。
ライズを施し、パッケージをシールドするという方法が
とられているが、この方法ではメタライズの厚みを20μ
ｍ程度にしかできないために低周波の電磁波をシールド
できなかった。
概略するならば、電磁波は理想導体内部には入り込まな
いが有限な電気電導しか持たない金属内には、電磁波が
入り込む。入り込む深さは導体の導電率、比透磁率及び
周波数に反比例する。従って、低周波までシールドしよ
うとすれば、導電率及び比透磁率の大きな物質でシール
ドする必要がある。しかし、最も導電率の高いCuを用い
ても60Hzでは8.5mmまで30％の電磁界が侵入する。
いが有限な電気電導しか持たない金属内には、電磁波が
入り込む。入り込む深さは導体の導電率、比透磁率及び
周波数に反比例する。従って、低周波までシールドしよ
うとすれば、導電率及び比透磁率の大きな物質でシール
ドする必要がある。しかし、最も導電率の高いCuを用い
ても60Hzでは8.5mmまで30％の電磁界が侵入する。
よって、完全なシールドのためには1cm近くの厚さのCu
のメタライズをパッケージ全面に行わなければならず、
実際にはこれは不可能である。
のメタライズをパッケージ全面に行わなければならず、
実際にはこれは不可能である。
発明が解決しようとする問題点 以上述べたように従来のセラミックパッケージでは、特
に低周波の電磁波を完全にシールドすることができなか
った。低周波の電波は電磁誘導に注意すれば、さほど問
題ではないが、磁界はしばしばICの誤作動の原因とな
り、モーター、電磁石等磁界発生源となるものが多い機
器では問題である。
に低周波の電磁波を完全にシールドすることができなか
った。低周波の電波は電磁誘導に注意すれば、さほど問
題ではないが、磁界はしばしばICの誤作動の原因とな
り、モーター、電磁石等磁界発生源となるものが多い機
器では問題である。
また、実装密度を高めると他のICが発する電磁波によ
り、ICが誤作動を起こすことがあり、機器の小型に際し
て大きな問題となっていた。
り、ICが誤作動を起こすことがあり、機器の小型に際し
て大きな問題となっていた。
そこで、本発明の目的は上記の問題を解決し、電磁波の
シールドが完全な電子部品用セラミックパッケージを提
供することにある。
シールドが完全な電子部品用セラミックパッケージを提
供することにある。
問題点を解決するための手段 本発明に従うと、電子部品を搭載するセラミクス基板
と、このセラミクス基板上に形成された前記電子部品と
外部との電気的接続のための配線パターンと、前記基板
に取り付けられた前記電子部品および配線パターンの保
護のためのセラミクスのキャップとを備える電子部品用
セラミクスパッケージにおいて、前記セラミクス基板お
よびキャップの外部表面に実質的にパッケージ全体を被
覆する酸化物超電導体層を有し、該酸化物超電導体層が
電磁シールドとなっていることを特徴とする電磁シール
ドパッケージが提供される。本発明の電磁シールドパッ
ケージに用いる酸化物超電導体としては、Ba、Ｙおよび
Cuを含むものが好ましい。
と、このセラミクス基板上に形成された前記電子部品と
外部との電気的接続のための配線パターンと、前記基板
に取り付けられた前記電子部品および配線パターンの保
護のためのセラミクスのキャップとを備える電子部品用
セラミクスパッケージにおいて、前記セラミクス基板お
よびキャップの外部表面に実質的にパッケージ全体を被
覆する酸化物超電導体層を有し、該酸化物超電導体層が
電磁シールドとなっていることを特徴とする電磁シール
ドパッケージが提供される。本発明の電磁シールドパッ
ケージに用いる酸化物超電導体としては、Ba、Ｙおよび
Cuを含むものが好ましい。
上記酸化物超電導体は複合酸化物超電導体であることが
好ましい。この複合酸化物超電導体としては公知の任意
の材料を用いることができる。特に、下記一般式： （α1-xβｘ）γyOz （但し、αは周期律表IIa族に含まれる元素であり、β
は周期律表IIIa族に含まれる元素であり、γは周期率表
Ib、IIb、IIIb、IVaおよびVIII族から選択される少なく
とも一つの元素であり、ｘ、ｙ、ｚはそれぞれ0.1≦ｘ
≦09、0.4≦ｙ≦3.0、１≦ｚ≦５を満たす数である） で示される複合酸化物が好ましい。これらの複合酸化物
はペロプスカイト型または擬似ペロブスカイト型酸化物
を主体としたものと考えられる。
好ましい。この複合酸化物超電導体としては公知の任意
の材料を用いることができる。特に、下記一般式： （α1-xβｘ）γyOz （但し、αは周期律表IIa族に含まれる元素であり、β
は周期律表IIIa族に含まれる元素であり、γは周期率表
Ib、IIb、IIIb、IVaおよびVIII族から選択される少なく
とも一つの元素であり、ｘ、ｙ、ｚはそれぞれ0.1≦ｘ
≦09、0.4≦ｙ≦3.0、１≦ｚ≦５を満たす数である） で示される複合酸化物が好ましい。これらの複合酸化物
はペロプスカイト型または擬似ペロブスカイト型酸化物
を主体としたものと考えられる。
上記周期率表IIa族元素αとしては、Ba、Sr、Ca、Mg、B
e等が好ましく、例えば、Ba、Srを挙げることができ、
この元素αの10〜80％をMg、Ca、Srからの選択された１
種または２種の元素で置換することもできる。また上記
周期率表IIIa族元素βはとしては、Ｙ、La、Sc、Ce、G
d、Ho、Er、Tm、Yb、Lu等が好ましく、例えばＹ、Laと
することができ、この元素βのうち、10〜80％をScまた
はLa以外のランタノイド元素から選択された１種または
２種の元素で置換することもできる。前記元素γは一般
にCuであるが、その一部を周期律表Ib、IIb、IIIb、IVa
およびVIII族から選択される他の元素、例えば、Ti、Ｖ
等で置換することもできる。
e等が好ましく、例えば、Ba、Srを挙げることができ、
この元素αの10〜80％をMg、Ca、Srからの選択された１
種または２種の元素で置換することもできる。また上記
周期率表IIIa族元素βはとしては、Ｙ、La、Sc、Ce、G
d、Ho、Er、Tm、Yb、Lu等が好ましく、例えばＹ、Laと
することができ、この元素βのうち、10〜80％をScまた
はLa以外のランタノイド元素から選択された１種または
２種の元素で置換することもできる。前記元素γは一般
にCuであるが、その一部を周期律表Ib、IIb、IIIb、IVa
およびVIII族から選択される他の元素、例えば、Ti、Ｖ
等で置換することもできる。
上記の電磁シールドパッケージは、パッケージをアルミ
ナで形成する場合、アルミナ基板上に金属ペーストで印
刷法により配線パターンを形成し、焼成した後、該基板
の外部露出面を印刷法、物理蒸着法または反応蒸着法の
いずれかの方法で形成した酸化物超電導体層で被覆し、
同様にしてアルミナキャップの外面に酸化物超電導体層
で被覆し、アルミナ基板とアルミナキャップとを低融点
ガラスにより接合封止することにより製造することがで
きる。または、酸化物超電導体被覆のアルミナ基板は、
アルミナグリーンシート上に金属ペーストで印刷法によ
り配線パターンを形成し、該グリーンシートの外部露出
面を印刷法で形成した酸化物超電導体ペーストの層で覆
い、同時に焼成することにより製造することもできる。
ナで形成する場合、アルミナ基板上に金属ペーストで印
刷法により配線パターンを形成し、焼成した後、該基板
の外部露出面を印刷法、物理蒸着法または反応蒸着法の
いずれかの方法で形成した酸化物超電導体層で被覆し、
同様にしてアルミナキャップの外面に酸化物超電導体層
で被覆し、アルミナ基板とアルミナキャップとを低融点
ガラスにより接合封止することにより製造することがで
きる。または、酸化物超電導体被覆のアルミナ基板は、
アルミナグリーンシート上に金属ペーストで印刷法によ
り配線パターンを形成し、該グリーンシートの外部露出
面を印刷法で形成した酸化物超電導体ペーストの層で覆
い、同時に焼成することにより製造することもできる。
作用 本発明の電磁シールドパッケージは、セラミックパッケ
ージの外面に超電導体層を有するため、マイスナー効果
により電磁波を有効に遮断する。従って、従来行ってい
たようにICを実装した基板を金属ケースに納める必要が
なく、機器の小型化、計量化にたいへん有効である。超
電導体の磁束の侵入深さは10-9〜10-8mであり、超電導
体の薄膜をパッケージ外面に形成することにより、直流
から高周波まであらゆる電磁波に対する完全なシールド
が可能となる。
ージの外面に超電導体層を有するため、マイスナー効果
により電磁波を有効に遮断する。従って、従来行ってい
たようにICを実装した基板を金属ケースに納める必要が
なく、機器の小型化、計量化にたいへん有効である。超
電導体の磁束の侵入深さは10-9〜10-8mであり、超電導
体の薄膜をパッケージ外面に形成することにより、直流
から高周波まであらゆる電磁波に対する完全なシールド
が可能となる。
本発明の電磁シールドパッケージに用いる超電導体とし
ては、Ba、Ｙ及びCuを含む複合酸化物超電導体が好まし
く、結晶構造がペロブスカイト型、オルソロンビック型
であることが好ましい。
ては、Ba、Ｙ及びCuを含む複合酸化物超電導体が好まし
く、結晶構造がペロブスカイト型、オルソロンビック型
であることが好ましい。
従って、パッケージの基板及びキャップは、そのような
結晶構造の酸化物超電導体層を形成し易いアルミナ単結
晶すなわちサファイアや、チタン酸ストロンチウム、酸
化マグネシウムなどがが好ましい。
結晶構造の酸化物超電導体層を形成し易いアルミナ単結
晶すなわちサファイアや、チタン酸ストロンチウム、酸
化マグネシウムなどがが好ましい。
また、上記した２種類の電磁シールドパッケージの製造
方法は、セラミックパッケージのアルミナ基板上に形成
される配線パターンの材質等により選択される。もちろ
ん同時焼成を行う後者の製造方法の方が工程が少なく有
利であるが、配線パターンを形成する材料によってはそ
れが不可能である。すなわち、上記の酸化物超電導体
は、蒸着法、印刷法等で形成した後、超電導特性を向上
させるため酸化含有雰囲気で熱処理を行う必要がある。
しかも、熱処理等の温度、雰囲気の条件範囲はたいへん
狭いため、配線パターンの材質によっては同時焼成が不
可能になってしまう。
方法は、セラミックパッケージのアルミナ基板上に形成
される配線パターンの材質等により選択される。もちろ
ん同時焼成を行う後者の製造方法の方が工程が少なく有
利であるが、配線パターンを形成する材料によってはそ
れが不可能である。すなわち、上記の酸化物超電導体
は、蒸着法、印刷法等で形成した後、超電導特性を向上
させるため酸化含有雰囲気で熱処理を行う必要がある。
しかも、熱処理等の温度、雰囲気の条件範囲はたいへん
狭いため、配線パターンの材質によっては同時焼成が不
可能になってしまう。
そのような場合には、アルミナ基板上に予め配線パター
ンを形成、焼成した後、基板の外部露出面に各種蒸着
法、印刷法等で超電導体層を形成し、熱処理することが
好ましい。
ンを形成、焼成した後、基板の外部露出面に各種蒸着
法、印刷法等で超電導体層を形成し、熱処理することが
好ましい。
実施例 以下に実施例により本発明をさらに詳細に説明するが、
以下は本発明の１実施例に過ぎず、本発明を何等制限す
るものではない。
以下は本発明の１実施例に過ぎず、本発明を何等制限す
るものではない。
実施例１ 本発明の効果を確認するために第１図に示すようなセラ
ミックパッケージを試作した。アルミナ基板１にＷペー
ストにより配線パターン２を印刷して焼成、さらにアル
ミナ基板外部露出面にYBa2Cu3O7をターゲットとしたス
パッタリング法により厚さ15μｍの超電導体層３を形成
し、大気中で750℃15時間の熱処理を行った。
ミックパッケージを試作した。アルミナ基板１にＷペー
ストにより配線パターン２を印刷して焼成、さらにアル
ミナ基板外部露出面にYBa2Cu3O7をターゲットとしたス
パッタリング法により厚さ15μｍの超電導体層３を形成
し、大気中で750℃15時間の熱処理を行った。
スパッタリングは、マグネトロンスパッタリング法と
し、まず、チャンパ内を真空に排気した後、5.0×10-2T
orrのArガスと1.0×10-2TorrのO2ガスを導入した。基板
温度を600℃にし、マグネトロン電極には、3W/cm2の高
周波電力をかけた。酸化物超電導薄膜原料ターゲットと
して、Y2O3、BaCO3をＹ、Baのモル比1:2で混合し、CuO
をＹ、Ba、Cuのモル比が1:2:3となる量よりも10重量％
過剰に混合し、950℃焼結して得た。YBa2Cu3O7焼結体ブ
ロックを用いた。
し、まず、チャンパ内を真空に排気した後、5.0×10-2T
orrのArガスと1.0×10-2TorrのO2ガスを導入した。基板
温度を600℃にし、マグネトロン電極には、3W/cm2の高
周波電力をかけた。酸化物超電導薄膜原料ターゲットと
して、Y2O3、BaCO3をＹ、Baのモル比1:2で混合し、CuO
をＹ、Ba、Cuのモル比が1:2:3となる量よりも10重量％
過剰に混合し、950℃焼結して得た。YBa2Cu3O7焼結体ブ
ロックを用いた。
成膜後、大気雰囲気下で基板温度を750℃に保ち15時間
保持した後、７度／分で冷却した。
保持した後、７度／分で冷却した。
その後リードフレーム５をAgロウ付した。またアルミナ
キャップ４の外部露出面にも同様に超電導体層３を形成
した。
キャップ４の外部露出面にも同様に超電導体層３を形成
した。
次にアルミナ基板１に、10個のANDゲートを組み込んだI
C6を搭載し、Au線７によりワイヤボンディングを行っ
た。さらにアルミナキャップ４の下面に低融点ガラスペ
ーストを印刷、焼成し、アルミナ基板１と封着した。
C6を搭載し、Au線７によりワイヤボンディングを行っ
た。さらにアルミナキャップ４の下面に低融点ガラスペ
ーストを印刷、焼成し、アルミナ基板１と封着した。
比較のため、アルミナ基板及びアルミナキャップ外部露
出面の超電導体層を厚さ20μｍのCuに代えたセラミック
パッケージと、何もしないセラミックパッケージを作製
した 上記の３種類のパッケージを液体窒素で77Kに冷却し、1
00Heの磁界をかけてICが誤動作しないかどうか調べたと
ころ、本発明のパッケージ以外のパッケージに搭載され
たICは全ゲート誤動作した。
出面の超電導体層を厚さ20μｍのCuに代えたセラミック
パッケージと、何もしないセラミックパッケージを作製
した 上記の３種類のパッケージを液体窒素で77Kに冷却し、1
00Heの磁界をかけてICが誤動作しないかどうか調べたと
ころ、本発明のパッケージ以外のパッケージに搭載され
たICは全ゲート誤動作した。
実施例２ アルミナグリーンシート上にAuペーストで印刷法により
配線パターンを形成した。このグリーンシートの外部露
出面にBa、ＹおよびCuの複合酸化物超電導体ペーストで
やはり印刷法により超電導体層を形成し、大気中で同時
焼成を行った。
配線パターンを形成した。このグリーンシートの外部露
出面にBa、ＹおよびCuの複合酸化物超電導体ペーストで
やはり印刷法により超電導体層を形成し、大気中で同時
焼成を行った。
上記の基板に実施例１と同様なICを組み込み、上記の基
板と同様な方法で作製したアルミナキャップを低融点ガ
ラスを用いて封着した。
板と同様な方法で作製したアルミナキャップを低融点ガ
ラスを用いて封着した。
比較のため超電導体層を形成しないこと以外は全く同様
に作製したセラミックパッケージと本発明の電磁シール
ドパッケージを実施例１と同様な方法で試験したとこ
ろ、超電導体層を持たないセラミックパッケージのICは
誤動作した。
に作製したセラミックパッケージと本発明の電磁シール
ドパッケージを実施例１と同様な方法で試験したとこ
ろ、超電導体層を持たないセラミックパッケージのICは
誤動作した。
以上により、本発明の電磁シールドパッケージが、電磁
波を有効に遮断し、ICの誤動作を防ぐのに有効であるこ
とが確認された。
波を有効に遮断し、ICの誤動作を防ぐのに有効であるこ
とが確認された。
発明の効果 以上説明したように本発明の、電磁シールドパッケージ
は、あわゆる電磁波を有効に遮断し、ICの誤動作を防
ぐ。これは、本発明に独特な超電導体層を有するセラミ
ックパッケージにより実現したものである。また、本発
明に従うと上記の電磁シールドパッケージの製造方法も
提供される。
は、あわゆる電磁波を有効に遮断し、ICの誤動作を防
ぐ。これは、本発明に独特な超電導体層を有するセラミ
ックパッケージにより実現したものである。また、本発
明に従うと上記の電磁シールドパッケージの製造方法も
提供される。
本発明により超電導技術のエレクトロニクスの分野への
応用はさらに促進される。
応用はさらに促進される。
第１図（ａ）は、本発明の電磁シールドパッケージの１
例の断面図であり、 第１図（ｂ）は、本発明の電磁シールドパッケージのキ
ャップを装着する前の平面図である。 〔主な参照番号〕 １……アルミナ基板、 ２……メタライズ配線パターン、 ３……超電導体層、 ４……アルミナキャップ、 ５……リードフレーム、 ６……IC、 ７……Au線
例の断面図であり、 第１図（ｂ）は、本発明の電磁シールドパッケージのキ
ャップを装着する前の平面図である。 〔主な参照番号〕 １……アルミナ基板、 ２……メタライズ配線パターン、 ３……超電導体層、 ４……アルミナキャップ、 ５……リードフレーム、 ６……IC、 ７……Au線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上代 哲司 兵庫県伊丹市昆陽北１丁目１番１号 住友 電気工業株式会社伊丹製作所内 (56)参考文献 特開 昭63−318800（ＪＰ，Ａ)
Claims (3)
- 【請求項１】電子部品を搭載するセラミクス基板と、こ
のセラミクス基板上に形成された前記電子部品と外部と
の電気的接続のための配線パターンと、前記基板に取り
付けられた前記電子部品および配線パターンの保護ため
のセラミクスのキャップとを備える電子部品用セラミク
スパッケージにおいて、前記セラミクス基板およびキャ
ップの外部表面に実質的にパッケージ全体を被覆する酸
化物超電導体層を有し、該酸化物超電導体層が電磁シー
ルドとなっていることを特徴とする電磁シールドパッケ
ージ。 - 【請求項２】上記酸化物超電導体が、Ba、ＹおよびCuを
含む複合酸化物であることを特徴とする特許請求の範囲
第１項に記載の電磁シールドパッケージ。 - 【請求項３】上記セラミクス基板およびキャップが、ア
ルミナ、チタン酸ストロンチウムまたは酸化マグネシウ
ムのいずれかで構成されていることを特徴とする特許請
求の範囲第１項または第２項に記載の電磁シールドパッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254964A JPH0710039B2 (ja) | 1987-10-09 | 1987-10-09 | 電磁シールドパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254964A JPH0710039B2 (ja) | 1987-10-09 | 1987-10-09 | 電磁シールドパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0196997A JPH0196997A (ja) | 1989-04-14 |
| JPH0710039B2 true JPH0710039B2 (ja) | 1995-02-01 |
Family
ID=17272314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254964A Expired - Lifetime JPH0710039B2 (ja) | 1987-10-09 | 1987-10-09 | 電磁シールドパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710039B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7051381B2 (ja) * | 2017-11-16 | 2022-04-11 | 日本特殊陶業株式会社 | スパークプラグ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318800A (ja) * | 1987-06-23 | 1988-12-27 | Asahi Chem Ind Co Ltd | 磁場シ−ルド材料 |
-
1987
- 1987-10-09 JP JP62254964A patent/JPH0710039B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0196997A (ja) | 1989-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567460B2 (ja) | 超伝導薄膜とその作製方法 | |
| US6324413B1 (en) | Superconductor Josephson junction | |
| CA2149929A1 (en) | Devices Using Metallized Magnetic Substrates | |
| EP0393932B1 (en) | Superconducting structure for magnetic shielding | |
| JPH0710039B2 (ja) | 電磁シールドパッケージ | |
| JPH0272695A (ja) | 混成集積回路 | |
| JP2502098B2 (ja) | 超電導電磁シ−ルド体 | |
| JPH09260543A (ja) | 窒化アルミニウム配線基板およびその製造方法 | |
| EP0290271A2 (en) | Superconducting circuit board and process of manufacturing it | |
| JP3550270B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JPS63233071A (ja) | 超電導セラミツクスの作製方法 | |
| JP2003204163A (ja) | 多層配線基板 | |
| JP2870993B2 (ja) | 超伝導配線の製造方法 | |
| JPH0251806A (ja) | 超電導セラミックス積層体およびその製造法 | |
| Onyshkevych | Low expansion porcelain-coated copper-clad invar substrates | |
| JPH01302752A (ja) | 集積回路パッケージ | |
| JPH05129152A (ja) | 積層磁器コンデンサ及びその製造方法 | |
| DE69027401T2 (de) | Supraleitende keramische Struktur | |
| JPH0744323B2 (ja) | 超電導セラミツク基板 | |
| JP3198139B2 (ja) | ＡｌＮメタライズ基板 | |
| JPH01122196A (ja) | 回路基板 | |
| JPH01160081A (ja) | 配線基板の製造方法 | |
| JPH06191974A (ja) | 酸化物超電導製品およびその製造方法 | |
| JPH0240992A (ja) | 超伝導体配線の構造 | |
| JP2692131B2 (ja) | 超伝導セラミック線路 |