JPH06995A - 発光素子プリントヘッド駆動回路 - Google Patents
発光素子プリントヘッド駆動回路Info
- Publication number
- JPH06995A JPH06995A JP16306492A JP16306492A JPH06995A JP H06995 A JPH06995 A JP H06995A JP 16306492 A JP16306492 A JP 16306492A JP 16306492 A JP16306492 A JP 16306492A JP H06995 A JPH06995 A JP H06995A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- driver
- led
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 従来の２値化用ドライバＩＣを用いて簡単な
回路構成で、階調印刷を行わせる。 【構成】 Ｐ／Ｓ変換器１００は、パラレルに入力され
るｎビットの階調印刷データＤＡ１〜ＤＡ４をクロッ信
号ＣＫに基づきシリアルデータに変換し、ドライバＩＣ
２０−１内のシフトレジスタ２１へ供給する。カウンタ
回路１０１は、１ライン分のＣＫをカウントし、該１ラ
イン毎にカウンタ出力を発生する。このカウンタ出力
は、Ｆ／Ｆ回路１０２に保持され、セレクタ回路１０３
へ与えられる。セレクタ回路１０３は、Ｆ／Ｆ回路出力
に基づき、ｎ個の異なるレベルの基準電圧Ｖref １〜Ｖ
ref ４の中から１つを選択してドライバ回路２３へ与え
る。これにより、２値化用ドライバＩＣ２０−１を用い
てＬＥＤアレイ３１−１内の各ＬＥＤ３２を多値の発光
出力で発光させることができ、階調印刷が可能となる。
回路構成で、階調印刷を行わせる。 【構成】 Ｐ／Ｓ変換器１００は、パラレルに入力され
るｎビットの階調印刷データＤＡ１〜ＤＡ４をクロッ信
号ＣＫに基づきシリアルデータに変換し、ドライバＩＣ
２０−１内のシフトレジスタ２１へ供給する。カウンタ
回路１０１は、１ライン分のＣＫをカウントし、該１ラ
イン毎にカウンタ出力を発生する。このカウンタ出力
は、Ｆ／Ｆ回路１０２に保持され、セレクタ回路１０３
へ与えられる。セレクタ回路１０３は、Ｆ／Ｆ回路出力
に基づき、ｎ個の異なるレベルの基準電圧Ｖref １〜Ｖ
ref ４の中から１つを選択してドライバ回路２３へ与え
る。これにより、２値化用ドライバＩＣ２０−１を用い
てＬＥＤアレイ３１−１内の各ＬＥＤ３２を多値の発光
出力で発光させることができ、階調印刷が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、発光ダイオード（以
下、ＬＥＤという）等の発光素子を用いたプリントヘッ
ドを階調駆動するための発光素子プリントヘッド駆動回
路に関するものである。
下、ＬＥＤという）等の発光素子を用いたプリントヘッ
ドを階調駆動するための発光素子プリントヘッド駆動回
路に関するものである。
【０００２】
【従来の技術】従来、レーザープリンタ、ＬＥＤプリン
タ、液晶（以下、ＬＣＤという）プリンタ等といった電
子写真式プリンタの開発実用化が進められている（例え
ば、特開昭６０−１４０２９７号公報、特開昭６３−３
１９１６７号公報）。中でも、発光素子プリンタは、プ
リンタヘッドの構成が発光素子（例えば、ＬＥＤ）を多
数直線状に配列したＬＥＤアレイのチップと、集束性ロ
ッドレンズアレイだけという小型で簡単な構成となって
おり、しかも、光学系の位置合せが簡単であるという点
で注目されている。
タ、液晶（以下、ＬＣＤという）プリンタ等といった電
子写真式プリンタの開発実用化が進められている（例え
ば、特開昭６０−１４０２９７号公報、特開昭６３−３
１９１６７号公報）。中でも、発光素子プリンタは、プ
リンタヘッドの構成が発光素子（例えば、ＬＥＤ）を多
数直線状に配列したＬＥＤアレイのチップと、集束性ロ
ッドレンズアレイだけという小型で簡単な構成となって
おり、しかも、光学系の位置合せが簡単であるという点
で注目されている。
【０００３】図２は、前記特開昭６３−３１９１６７号
公報に記載された従来のＬＥＤプリンタの概略の構成図
である。このＬＥＤプリンタでは、印刷データ（例え
ば、画素毎のビデオ画信号）ＤＡが時間順次に駆動回路
１０に供給すると、該駆動回路１０でシリアル／パラレ
ル変換（以下、Ｓ／Ｐ変換という）されてＬＥＤアレイ
光源部３０へ送られる。ＬＥＤアレイ光源部３０は、複
数のＬＥＤにより構成された複数のＬＥＤアレイが直線
上に配列された構造であり、各ＬＥＤが印刷データＤＡ
に応じて駆動回路１０の出力によって点滅動作を行う。
ＬＥＤアレイ光源部３０内の発光したＬＥＤの光は、収
束性ロッドレンズアレイ４０を経て記録媒体、例えば図
２の矢印方向に回転しかつ帯電器４２で帯電された感光
ドラム４１の表面に照射され、静電濳像が形成される。
感光ドラム４１上に形成された静電濳像は、該感光ドラ
ム４１の回転により現像器４３へ送られ、静電濳像部に
トナーが付着し現像され、転写器４４によって用紙４５
へ転写され、印刷が行われる。
公報に記載された従来のＬＥＤプリンタの概略の構成図
である。このＬＥＤプリンタでは、印刷データ（例え
ば、画素毎のビデオ画信号）ＤＡが時間順次に駆動回路
１０に供給すると、該駆動回路１０でシリアル／パラレ
ル変換（以下、Ｓ／Ｐ変換という）されてＬＥＤアレイ
光源部３０へ送られる。ＬＥＤアレイ光源部３０は、複
数のＬＥＤにより構成された複数のＬＥＤアレイが直線
上に配列された構造であり、各ＬＥＤが印刷データＤＡ
に応じて駆動回路１０の出力によって点滅動作を行う。
ＬＥＤアレイ光源部３０内の発光したＬＥＤの光は、収
束性ロッドレンズアレイ４０を経て記録媒体、例えば図
２の矢印方向に回転しかつ帯電器４２で帯電された感光
ドラム４１の表面に照射され、静電濳像が形成される。
感光ドラム４１上に形成された静電濳像は、該感光ドラ
ム４１の回転により現像器４３へ送られ、静電濳像部に
トナーが付着し現像され、転写器４４によって用紙４５
へ転写され、印刷が行われる。
【０００４】図３は、図２中のＬＥＤアレイ光源部３０
の構成図である。ＬＥＤアレイ光源部３０は、ＬＥＤア
レイ３１が複数個、直線状に配列されて構成されてい
る。各ＬＥＤアレイ３１は、６４〜１２８個程度モノリ
シックに集積されたＬＥＤ３２を有し、それらの各ＬＥ
Ｄ３２には給電用の電極３３がそれぞれ取付けられ、駆
動回路１０の出力端子にワイヤボンド等で接続されてい
る。図４は、図２中の駆動回路１０及びＬＥＤアレイ光
源部３０の構成例を示すブロック図である。駆動回路１
０は、画素の印刷データＤＡを入力する入力端子１１、
クロック信号ＣＫを入力するクロック端子１２、ストロ
ーブ信号ＳＢを入力するストローブ端子１３、電源電圧
ＶＤＤを入力する電源端子１４、及び基準電圧Ｖref を
入力する基準電圧端子１５を有し、それらが集積回路
（以下、ＩＣという）からなるｎ個のドライバＩＣ２０
−１〜２０−ｎに接続されている。各ドライバＩＣ２０
−１〜２０−ｎは、クロック信号ＣＫに基づきシリアル
な印刷データＤＡをパラレルな画素データに変換するＳ
／Ｐ変換用のシフトレジスタ２１と、ＬＥＤ３２の発光
時間を制御するストローブ信号ＳＢ及び前記画素データ
をラッチして所定のタイミングで出力するラッチ回路２
２と、該ラッチ回路２２の出力側に接続されたドライバ
回路２３とで、それぞれ構成されている。各ドライバ回
路２３は、電源電圧ＶＤＤの印加によって動作し、基準
電圧Ｖref とラッチ回路２２の出力とに基づき生成され
た制御信号を電流増幅して出力電流をＬＥＤアレイ３１
−１〜３１−ｎへそれぞれ供給する回路である。これら
のＬＥＤアレイ３１−１〜３１−ｎにより、図２のＬＥ
Ｄアレイ光源部３０が構成されている。
の構成図である。ＬＥＤアレイ光源部３０は、ＬＥＤア
レイ３１が複数個、直線状に配列されて構成されてい
る。各ＬＥＤアレイ３１は、６４〜１２８個程度モノリ
シックに集積されたＬＥＤ３２を有し、それらの各ＬＥ
Ｄ３２には給電用の電極３３がそれぞれ取付けられ、駆
動回路１０の出力端子にワイヤボンド等で接続されてい
る。図４は、図２中の駆動回路１０及びＬＥＤアレイ光
源部３０の構成例を示すブロック図である。駆動回路１
０は、画素の印刷データＤＡを入力する入力端子１１、
クロック信号ＣＫを入力するクロック端子１２、ストロ
ーブ信号ＳＢを入力するストローブ端子１３、電源電圧
ＶＤＤを入力する電源端子１４、及び基準電圧Ｖref を
入力する基準電圧端子１５を有し、それらが集積回路
（以下、ＩＣという）からなるｎ個のドライバＩＣ２０
−１〜２０−ｎに接続されている。各ドライバＩＣ２０
−１〜２０−ｎは、クロック信号ＣＫに基づきシリアル
な印刷データＤＡをパラレルな画素データに変換するＳ
／Ｐ変換用のシフトレジスタ２１と、ＬＥＤ３２の発光
時間を制御するストローブ信号ＳＢ及び前記画素データ
をラッチして所定のタイミングで出力するラッチ回路２
２と、該ラッチ回路２２の出力側に接続されたドライバ
回路２３とで、それぞれ構成されている。各ドライバ回
路２３は、電源電圧ＶＤＤの印加によって動作し、基準
電圧Ｖref とラッチ回路２２の出力とに基づき生成され
た制御信号を電流増幅して出力電流をＬＥＤアレイ３１
−１〜３１−ｎへそれぞれ供給する回路である。これら
のＬＥＤアレイ３１−１〜３１−ｎにより、図２のＬＥ
Ｄアレイ光源部３０が構成されている。
【０００５】図５は、図４中の各ドライバ回路２３の概
略の回路図である。ドライバ回路２３は、各ＬＥＤアレ
イ３１−１〜３１−ｎ内の複数のＬＥＤ３２に対応する
数の電流増幅用トランジスタ２３ａを有し、それらの各
トランジスタ２３ａのコレクタが電源端子１４に接続さ
れ、ベースが制御信号Ｓ２２入力用の制御端子１６に接
続され、さらにエミッタが電極３３を介してＬＥＤ３２
に接続されている。図４のラッチ回路２２の出力とスト
ローブ信号ＳＢとの例えば論理積をとることによって生
成された制御信号Ｓ２２が制御端子１６に入力される
と、該制御信号Ｓ２２の電圧がトランジスタ２３ａで電
流増幅され、電源端子１４から一定の電流Ｉ（例えば、
６mA）が電極３３を介してＬＥＤ３２へ供給され、該Ｌ
ＥＤ３２が発光する。
略の回路図である。ドライバ回路２３は、各ＬＥＤアレ
イ３１−１〜３１−ｎ内の複数のＬＥＤ３２に対応する
数の電流増幅用トランジスタ２３ａを有し、それらの各
トランジスタ２３ａのコレクタが電源端子１４に接続さ
れ、ベースが制御信号Ｓ２２入力用の制御端子１６に接
続され、さらにエミッタが電極３３を介してＬＥＤ３２
に接続されている。図４のラッチ回路２２の出力とスト
ローブ信号ＳＢとの例えば論理積をとることによって生
成された制御信号Ｓ２２が制御端子１６に入力される
と、該制御信号Ｓ２２の電圧がトランジスタ２３ａで電
流増幅され、電源端子１４から一定の電流Ｉ（例えば、
６mA）が電極３３を介してＬＥＤ３２へ供給され、該Ｌ
ＥＤ３２が発光する。
【０００６】次に、図４及び図５を参照しつつ、ＬＥＤ
３２の発光動作を説明する。図４において、印刷データ
ＤＡが入力端子１１に供給されると、該印刷データＤＡ
がクロック信号ＣＫに同期して各ドライバＩＣ２０−１
〜２０−ｎ内のシフトレジスタ２１へ順次取り込まれ、
ＬＥＤアレイ３１−１〜３１−ｎ内の各ＬＥＤ３２に対
応した画素データとして格納される。各シフトレジスタ
２１に格納された画素データは、ＬＥＤ３２の発光時間
を制御するストローブ信号ＳＢと共に、各ラッチ回路２
２にラッチされ、その各ラッチ回路２２から、ＬＥＤ３
２の発光あるいは消光状態として一定の時間だけ各ドラ
イバ回路２３へ出力される。
３２の発光動作を説明する。図４において、印刷データ
ＤＡが入力端子１１に供給されると、該印刷データＤＡ
がクロック信号ＣＫに同期して各ドライバＩＣ２０−１
〜２０−ｎ内のシフトレジスタ２１へ順次取り込まれ、
ＬＥＤアレイ３１−１〜３１−ｎ内の各ＬＥＤ３２に対
応した画素データとして格納される。各シフトレジスタ
２１に格納された画素データは、ＬＥＤ３２の発光時間
を制御するストローブ信号ＳＢと共に、各ラッチ回路２
２にラッチされ、その各ラッチ回路２２から、ＬＥＤ３
２の発光あるいは消光状態として一定の時間だけ各ドラ
イバ回路２３へ出力される。
【０００７】各ドライバ回路２３では、図５に示すよう
に、ストローブ信号ＳＢ及びラッチ回路２２の出力の論
理積より生成された制御信号Ｓ２２が、各トランジスタ
２３ａのベースへ供給されるので、該制御信号Ｓ２２が
該トランジスタ２３ａで電流増幅され、一定の電流Ｉが
ＬＥＤ３２へ供給され、該ＬＥＤ３２が発光する。図４
に示す駆動回路１０は、２値化印刷を行うための回路で
ある。ところが、写真データやグラフイックデータ等と
いったイメージ画像やカラー化に対応した階調印刷を行
う場合、前記の２値化印刷方法に代えて、ＬＥＤアレイ
光源部３０に階調機能を持たせることが望まれている。
その方法として、ビデオ画信号からなる印刷データＤＡ
の他に、階調を有する画素信号を加えて階調性を持たせ
る印刷方法が提案されている。この階調方式には、ディ
ザ方法や面積階調方法があるが、ＬＥＤ３２を用いて印
刷を行った場合、ディザ方法では１画素当たりの解像度
が低下し、面積階調方法ではＬＥＤアレイ３１−１〜３
１−ｎの高密度化が必要であるため、技術的観点から実
用化が難しい。
に、ストローブ信号ＳＢ及びラッチ回路２２の出力の論
理積より生成された制御信号Ｓ２２が、各トランジスタ
２３ａのベースへ供給されるので、該制御信号Ｓ２２が
該トランジスタ２３ａで電流増幅され、一定の電流Ｉが
ＬＥＤ３２へ供給され、該ＬＥＤ３２が発光する。図４
に示す駆動回路１０は、２値化印刷を行うための回路で
ある。ところが、写真データやグラフイックデータ等と
いったイメージ画像やカラー化に対応した階調印刷を行
う場合、前記の２値化印刷方法に代えて、ＬＥＤアレイ
光源部３０に階調機能を持たせることが望まれている。
その方法として、ビデオ画信号からなる印刷データＤＡ
の他に、階調を有する画素信号を加えて階調性を持たせ
る印刷方法が提案されている。この階調方式には、ディ
ザ方法や面積階調方法があるが、ＬＥＤ３２を用いて印
刷を行った場合、ディザ方法では１画素当たりの解像度
が低下し、面積階調方法ではＬＥＤアレイ３１−１〜３
１−ｎの高密度化が必要であるため、技術的観点から実
用化が難しい。
【０００８】そこで、これらの問題を解決するため、前
記文献（特開昭６３−３１９１６７号公報）の技術で
は、図４に示す駆動回路１０を、次のように構成してい
る。即ち、原稿等の被写体から読み取った各画素毎の濃
度値を複数ビット表示の濃度値に変換し、各画素の濃度
値を一斉または所定の画素数ずつ対応する大きさの電流
値にそれぞれ変換し、各画素に対応するＬＥＤをそれぞ
れの電流値に対応する発光パワーで駆動させるようにし
ている。これにより、階調印刷に優れた駆動回路を提供
できる。
記文献（特開昭６３−３１９１６７号公報）の技術で
は、図４に示す駆動回路１０を、次のように構成してい
る。即ち、原稿等の被写体から読み取った各画素毎の濃
度値を複数ビット表示の濃度値に変換し、各画素の濃度
値を一斉または所定の画素数ずつ対応する大きさの電流
値にそれぞれ変換し、各画素に対応するＬＥＤをそれぞ
れの電流値に対応する発光パワーで駆動させるようにし
ている。これにより、階調印刷に優れた駆動回路を提供
できる。
【０００９】
【発明が解決しようとする課題】しかしながら、前記文
献（特開昭６３−３１９１６７号公報）の駆動回路で
は、回路構成が複雑になるという問題があり、従来の図
４に示すような比較的簡単な回路構成の２値化用ドライ
バＩＣ２０−１〜２０−ｎを用いて階調印刷を行うこと
が、回路構成の簡単化及び低コスト化の点から望まれて
おり、それを解決することが困難であった。
献（特開昭６３−３１９１６７号公報）の駆動回路で
は、回路構成が複雑になるという問題があり、従来の図
４に示すような比較的簡単な回路構成の２値化用ドライ
バＩＣ２０−１〜２０−ｎを用いて階調印刷を行うこと
が、回路構成の簡単化及び低コスト化の点から望まれて
おり、それを解決することが困難であった。
【００１０】本発明は、前記従来技術が持っていた課題
として、従来の比較的簡単な回路構成の２値化用ドライ
バＩＣを用いて階調印刷を行うことが困難な点について
解決した発光素子プリントヘッド駆動回路を提供するも
のである。
として、従来の比較的簡単な回路構成の２値化用ドライ
バＩＣを用いて階調印刷を行うことが困難な点について
解決した発光素子プリントヘッド駆動回路を提供するも
のである。
【００１１】
【課題を解決するための手段】本発明は、前記課題を解
決するために、入力端子から入力されるシリアルな印刷
データを、クロック信号に基づきパラレルな画素データ
に変換するＳ／Ｐ変換用のシフトレジスタと、発光素子
の発光時間を制御するストローブ信号及び前記画素デー
タをラッチして所定のタイミングで出力するラッチ回路
と、電源電圧の印加によって動作し、基準電圧端子に入
力される基準電圧と前記ラッチ回路の出力とに基づき生
成された制御信号を電流増幅して出力電流を発光素子ア
レイに供給するドライバ回路とを、備えた発光素子プリ
ントヘッド駆動回路において、次のような手段を設けて
いる。即ち、本発明では、パラレルに入力されるｎビッ
トの階調印刷データを前記クロック信号に基づきシリア
ルデータに変換して前記入力端子へ供給するパラレル／
シリアル変換器（以下、Ｐ／Ｓ変換器という）と、１ラ
イン分の前記クロック信号をカウントして該１ライン毎
にカウンタ出力を発生するカウンタ回路と、前記カウン
タ出力を保持するフリップフロップ回路（以下、Ｆ／Ｆ
回路という）と、前記Ｆ／Ｆ回路の出力に基づき、ｎ個
の異なるレベルの基準電圧の中から１つを選択して前記
基準電圧端子へ供給するセレクタ回路とを、設けてい
る。
決するために、入力端子から入力されるシリアルな印刷
データを、クロック信号に基づきパラレルな画素データ
に変換するＳ／Ｐ変換用のシフトレジスタと、発光素子
の発光時間を制御するストローブ信号及び前記画素デー
タをラッチして所定のタイミングで出力するラッチ回路
と、電源電圧の印加によって動作し、基準電圧端子に入
力される基準電圧と前記ラッチ回路の出力とに基づき生
成された制御信号を電流増幅して出力電流を発光素子ア
レイに供給するドライバ回路とを、備えた発光素子プリ
ントヘッド駆動回路において、次のような手段を設けて
いる。即ち、本発明では、パラレルに入力されるｎビッ
トの階調印刷データを前記クロック信号に基づきシリア
ルデータに変換して前記入力端子へ供給するパラレル／
シリアル変換器（以下、Ｐ／Ｓ変換器という）と、１ラ
イン分の前記クロック信号をカウントして該１ライン毎
にカウンタ出力を発生するカウンタ回路と、前記カウン
タ出力を保持するフリップフロップ回路（以下、Ｆ／Ｆ
回路という）と、前記Ｆ／Ｆ回路の出力に基づき、ｎ個
の異なるレベルの基準電圧の中から１つを選択して前記
基準電圧端子へ供給するセレクタ回路とを、設けてい
る。
【００１２】
【作用】本発明よれば、以上のように発光素子プリント
ヘッド駆動回路を構成したので、ｎビットの階調印刷デ
ータがパラレルにＰ／Ｓ変換器に入力されると、該Ｐ／
Ｓ変換器でシリアルデータに変換され、クロック信号に
同期してシフトレジスタに順次入力される。カウンタ回
路では、１ライン分のクロック信号をカウントし、該１
ライン毎にカウント結果をＦ／Ｆ回路へ送る。Ｆ／Ｆ回
路では、カンタ回路出力を保持し、それをセレクタ回路
へ与える。セレクタ回路は、ｎ個の基準電圧の中からＦ
／Ｆ回路出力により１つを選択する。即ち、このセレク
タ回路は、ｎ個の基準電圧を階調印刷データに応じて選
択し、それをドライバ回路へ与える。
ヘッド駆動回路を構成したので、ｎビットの階調印刷デ
ータがパラレルにＰ／Ｓ変換器に入力されると、該Ｐ／
Ｓ変換器でシリアルデータに変換され、クロック信号に
同期してシフトレジスタに順次入力される。カウンタ回
路では、１ライン分のクロック信号をカウントし、該１
ライン毎にカウント結果をＦ／Ｆ回路へ送る。Ｆ／Ｆ回
路では、カンタ回路出力を保持し、それをセレクタ回路
へ与える。セレクタ回路は、ｎ個の基準電圧の中からＦ
／Ｆ回路出力により１つを選択する。即ち、このセレク
タ回路は、ｎ個の基準電圧を階調印刷データに応じて選
択し、それをドライバ回路へ与える。
【００１３】シフトレジスタでは、Ｐ／Ｓ変換器からの
シリアルデータをクロック信号に基づきパラレルな画素
データに変換する。この画素データとストローブ信号は
ラッチ回路にラッチされ、所定のタイミングでドライバ
回路へ送られる。ドライバ回路は、電源電圧の印加によ
り動作し、セレクタ回路から与えられる基準電圧とラッ
チ回路出力とに基づき生成された制御信号を電流増幅
し、出力電流を発光素子アレイへ供給して該発光素子を
発光させる。これにより、階調印刷が行える。従って、
前記課題を解決できるのである。
シリアルデータをクロック信号に基づきパラレルな画素
データに変換する。この画素データとストローブ信号は
ラッチ回路にラッチされ、所定のタイミングでドライバ
回路へ送られる。ドライバ回路は、電源電圧の印加によ
り動作し、セレクタ回路から与えられる基準電圧とラッ
チ回路出力とに基づき生成された制御信号を電流増幅
し、出力電流を発光素子アレイへ供給して該発光素子を
発光させる。これにより、階調印刷が行える。従って、
前記課題を解決できるのである。
【００１４】
【実施例】図１は、本発明の実施例を示すＬＥＤプリン
トヘッド駆動回路の概略の構成ブロック図であり、従来
の図２〜図４中の要素と共通の要素には共通の符号が付
されている。このＬＥＤプレントヘッド駆動回路は、従
来の図２の駆動回路１０に設けられるもので、従来の図
４と同一の複数個のドライバＩＣ２０−１，…を備え、
さらにその入力側に、Ｐ／Ｓ変換器１００、カウンタ回
路１０１，Ｆ／Ｆ回路１０２及びセレクタ回路１０３が
付加されている。Ｐ／Ｓ変換器１００は、例えば階調再
現を０〜１５までの１６階調としたときに、４ビットの
階調印刷データＤＡ１〜ＤＡ４を入力し、クロック端子
１２から入力されるクロック信号ＣＫに同期して該階調
データＤＡ１〜ＤＡ４をシリアル信号に変換してドライ
バＩＣ２０−１，…の入力端子１１へ供給する回路であ
る。ここで、４ビットの階調印刷データＤＡ１〜ＤＡ４
は、それぞれに重みの意味を持った信号である。例え
ば、ＤＡ１は４ビットの階調データの最下位ビット即ち
１を意味し、ＤＡ２は４ビットの階調データの最下位ビ
ットの次のビット即ち２を意味し、ＤＡ３は４ビットの
階調データの最上位ビットの次のビット即ち４を意味
し、ＤＡ４は４ビットの階調データの最上位ビット即ち
８を意味する。
トヘッド駆動回路の概略の構成ブロック図であり、従来
の図２〜図４中の要素と共通の要素には共通の符号が付
されている。このＬＥＤプレントヘッド駆動回路は、従
来の図２の駆動回路１０に設けられるもので、従来の図
４と同一の複数個のドライバＩＣ２０−１，…を備え、
さらにその入力側に、Ｐ／Ｓ変換器１００、カウンタ回
路１０１，Ｆ／Ｆ回路１０２及びセレクタ回路１０３が
付加されている。Ｐ／Ｓ変換器１００は、例えば階調再
現を０〜１５までの１６階調としたときに、４ビットの
階調印刷データＤＡ１〜ＤＡ４を入力し、クロック端子
１２から入力されるクロック信号ＣＫに同期して該階調
データＤＡ１〜ＤＡ４をシリアル信号に変換してドライ
バＩＣ２０−１，…の入力端子１１へ供給する回路であ
る。ここで、４ビットの階調印刷データＤＡ１〜ＤＡ４
は、それぞれに重みの意味を持った信号である。例え
ば、ＤＡ１は４ビットの階調データの最下位ビット即ち
１を意味し、ＤＡ２は４ビットの階調データの最下位ビ
ットの次のビット即ち２を意味し、ＤＡ３は４ビットの
階調データの最上位ビットの次のビット即ち４を意味
し、ＤＡ４は４ビットの階調データの最上位ビット即ち
８を意味する。
【００１５】カウンタ回路１０１は、クロック端子１２
から入力されるクロック信号ＣＫの１ライン分をカウン
トして該１ライン毎にカウンタ出力を発生する回路であ
り、その出力側にＦ／Ｆ回路１０２が接続されている。
Ｆ／Ｆ回路１０２は、カウンタ出力を保持し、その出力
Ｓ１０２ａ〜Ｓ１０２ｄをセレクタ回路１０３へ与える
回路である。セレクタ回路１０３は、Ｆ／Ｆ回路１０２
の出力Ｓ１０２ａ〜Ｓ１０２ｄに基づき、４つの異なる
レベルの基準電圧Ｖref １〜Ｖref ４の中から１つを選
択してドライバＩＣ２０−１，…の基準電圧端子１５へ
供給す回路である。４つの基準電圧Ｖref １〜Ｖref ４
は、各ドライバＩＣ２０−１，…内のドライバ回路２３
の出力電流の比を例えば１：２：４：８にするようにそ
れぞれ電圧が異なる。例えば、基準電圧Ｖref １は０．
６ｖで、そのときの出力電流ｉ１が０．４mA、Ｖref ２
は０．８ｖで、そのときの出力電流ｉ２が０．８mA、Ｖ
ref ３は１．２ｖで、そのときの出力電流ｉ３が３．２
mAである。
から入力されるクロック信号ＣＫの１ライン分をカウン
トして該１ライン毎にカウンタ出力を発生する回路であ
り、その出力側にＦ／Ｆ回路１０２が接続されている。
Ｆ／Ｆ回路１０２は、カウンタ出力を保持し、その出力
Ｓ１０２ａ〜Ｓ１０２ｄをセレクタ回路１０３へ与える
回路である。セレクタ回路１０３は、Ｆ／Ｆ回路１０２
の出力Ｓ１０２ａ〜Ｓ１０２ｄに基づき、４つの異なる
レベルの基準電圧Ｖref １〜Ｖref ４の中から１つを選
択してドライバＩＣ２０−１，…の基準電圧端子１５へ
供給す回路である。４つの基準電圧Ｖref １〜Ｖref ４
は、各ドライバＩＣ２０−１，…内のドライバ回路２３
の出力電流の比を例えば１：２：４：８にするようにそ
れぞれ電圧が異なる。例えば、基準電圧Ｖref １は０．
６ｖで、そのときの出力電流ｉ１が０．４mA、Ｖref ２
は０．８ｖで、そのときの出力電流ｉ２が０．８mA、Ｖ
ref ３は１．２ｖで、そのときの出力電流ｉ３が３．２
mAである。
【００１６】図６は、図１の駆動回路の動作を示すタイ
ミングチャートであり、この図を参照しつつ、ＬＥＤの
発光動作を説明する。図１において、４ビットの階調印
刷データＤＡ１〜ＤＡ４が供給されると、それがクロッ
ク信号ＣＫに同期してＰ／Ｓ変換器１００に入力され、
図６に示すように階調印刷データＤＡ１、ＤＡ２、ＤＡ
３、ＤＡ４の順にシリアルデータに変換され、先ず、そ
の階調印刷データＤＡ１が１ライン分、クロック信号Ｃ
Ｋに同期してドライバＩＣ２０−１内のシフトレジスタ
２１に入力される。シフトレジスタ２１に入力された画
素データは、ＬＥＤ３２の発光時間を制御するストロー
ブ信号ＳＢと共に、ラッチ回路２２へ入力され、これに
より、ＬＥＤ３２の発光あるいは消光状態として一定の
時間だけドライバ回路２３へ出力される。このとき、カ
ウンタ回路１０１では、入力されるクロック信号ＣＫの
数をカウントし、１ライン分の入力クロック信号ＣＫの
数をカウントすると、図６に示すような出力をＦ／Ｆ回
路１０２へ与える。Ｆ／Ｆ回路１０２では、４つの基準
電圧Ｖref １〜Ｖref ４に対応する該Ｆ／Ｆ回路出力Ｓ
１０２ａ〜Ｓ１０２ｄが図６に示すように順次オンし、
それがセレクタ回路１０３へ与えられる。セレクタ回路
１０３では、Ｆ／Ｆ回路出力Ｓ１０２ａ〜Ｓ１０２ｄが
オンしている基準電圧Ｖref １〜Ｖref ４が出力され、
ドライバＩＣ２０−１の基準電圧端子１５へ送られ、該
ドライバＩＣ２０−１，…内のドライバ回路２３へ入力
される。
ミングチャートであり、この図を参照しつつ、ＬＥＤの
発光動作を説明する。図１において、４ビットの階調印
刷データＤＡ１〜ＤＡ４が供給されると、それがクロッ
ク信号ＣＫに同期してＰ／Ｓ変換器１００に入力され、
図６に示すように階調印刷データＤＡ１、ＤＡ２、ＤＡ
３、ＤＡ４の順にシリアルデータに変換され、先ず、そ
の階調印刷データＤＡ１が１ライン分、クロック信号Ｃ
Ｋに同期してドライバＩＣ２０−１内のシフトレジスタ
２１に入力される。シフトレジスタ２１に入力された画
素データは、ＬＥＤ３２の発光時間を制御するストロー
ブ信号ＳＢと共に、ラッチ回路２２へ入力され、これに
より、ＬＥＤ３２の発光あるいは消光状態として一定の
時間だけドライバ回路２３へ出力される。このとき、カ
ウンタ回路１０１では、入力されるクロック信号ＣＫの
数をカウントし、１ライン分の入力クロック信号ＣＫの
数をカウントすると、図６に示すような出力をＦ／Ｆ回
路１０２へ与える。Ｆ／Ｆ回路１０２では、４つの基準
電圧Ｖref １〜Ｖref ４に対応する該Ｆ／Ｆ回路出力Ｓ
１０２ａ〜Ｓ１０２ｄが図６に示すように順次オンし、
それがセレクタ回路１０３へ与えられる。セレクタ回路
１０３では、Ｆ／Ｆ回路出力Ｓ１０２ａ〜Ｓ１０２ｄが
オンしている基準電圧Ｖref １〜Ｖref ４が出力され、
ドライバＩＣ２０−１の基準電圧端子１５へ送られ、該
ドライバＩＣ２０−１，…内のドライバ回路２３へ入力
される。
【００１７】ドライバＩＣ２０−１，…内では、シフト
レジスタ２１に階調印刷データＤＡ１が格納されたと
き、ドライバ回路２３に基準電圧Ｖref １が供給される
ので、それが図５のトランジスタ２３ａによって電流増
幅されて一定の出力電流ｉ１が出力される。この出力電
流ｉ１は、ＬＥＤアレイ３１−１，…内の電極３３を介
してＬＥＤ３２へ供給され、該ＬＥＤ３２が発光する。
同様に、シフトレジスタ２１に階調印刷データＤＡ２が
格納されたとき、ドライバ回路２３には基準電圧Ｖref
２が供給され、一定の出力電流ｉ２が出力され、シフト
レジスタ２１に階調印刷データＤＡ３が格納されたと
き、ドライバ回路２３には基準電圧Ｖref ３が供給さ
れ、一定の出力電流ｉ３が出力され、さらにシフトレジ
スタ２１に階調印刷データＤＡ４が格納されたとき、ド
ライバ回路２３には基準電圧Ｖref ４が供給され、一定
の出力電流ｉ４が出力される。一般的に、ＬＥＤ３２
は、該ＬＥＤ３２に供給する電流に比例して発光出力が
増加する特性を持っている。従って、ＬＥＤアレイ３１
−１，…内の各ＬＥＤ３２は、階調印刷データＤＡ１〜
ＤＡ４に応じて、それぞれ重みを持った出力電流ｉ１〜
ｉ４により順次発光し、図２の収束性ロッドレンズアレ
イ４０を介して感光ドラム４１を１６階調の階調印刷デ
ータで露光することになる。
レジスタ２１に階調印刷データＤＡ１が格納されたと
き、ドライバ回路２３に基準電圧Ｖref １が供給される
ので、それが図５のトランジスタ２３ａによって電流増
幅されて一定の出力電流ｉ１が出力される。この出力電
流ｉ１は、ＬＥＤアレイ３１−１，…内の電極３３を介
してＬＥＤ３２へ供給され、該ＬＥＤ３２が発光する。
同様に、シフトレジスタ２１に階調印刷データＤＡ２が
格納されたとき、ドライバ回路２３には基準電圧Ｖref
２が供給され、一定の出力電流ｉ２が出力され、シフト
レジスタ２１に階調印刷データＤＡ３が格納されたと
き、ドライバ回路２３には基準電圧Ｖref ３が供給さ
れ、一定の出力電流ｉ３が出力され、さらにシフトレジ
スタ２１に階調印刷データＤＡ４が格納されたとき、ド
ライバ回路２３には基準電圧Ｖref ４が供給され、一定
の出力電流ｉ４が出力される。一般的に、ＬＥＤ３２
は、該ＬＥＤ３２に供給する電流に比例して発光出力が
増加する特性を持っている。従って、ＬＥＤアレイ３１
−１，…内の各ＬＥＤ３２は、階調印刷データＤＡ１〜
ＤＡ４に応じて、それぞれ重みを持った出力電流ｉ１〜
ｉ４により順次発光し、図２の収束性ロッドレンズアレ
イ４０を介して感光ドラム４１を１６階調の階調印刷デ
ータで露光することになる。
【００１８】以上のように、本実施例では、４ビットの
階調印刷データＤＡ１〜ＤＡ４をＰ／Ｓ変換器１００で
シリアルデータに変換し、そのデータを入力端子１１を
介してドライバＩＣ２０−１，…内のシフトレジスタ２
１へ供給すると共に、セレクタ回路１０３で選択された
基準電圧Ｖref １〜Ｖref ４の１つを基準電圧端子１５
を介してドライバ回路２３へ供給するようにしている。
そのため、従来の２値化用のドライバＩＣ２０−１，…
を用いてＬＥＤアレイ３１−１，…内の各ドットのＬＥ
Ｄ３２を多値の発光出力で発光させることができ、解像
度の低下を起こすことなく、またＬＥＤアレイ３１−
１，…の高密度化を行わなくとも、階調再現が得られ
る。さらに、従来のドライバＩＣ２０−１，…にＰ／Ｓ
変換器１００、カウンタ回路１０１、Ｆ／Ｆ回路１０２
及びセレクタ回路１０３という簡単な回路を追加するの
みで、階調印刷が可能となり、ＬＥＤプリントヘッド駆
動回路の回路構成の簡単化と低コスト化が可能となる。
階調印刷データＤＡ１〜ＤＡ４をＰ／Ｓ変換器１００で
シリアルデータに変換し、そのデータを入力端子１１を
介してドライバＩＣ２０−１，…内のシフトレジスタ２
１へ供給すると共に、セレクタ回路１０３で選択された
基準電圧Ｖref １〜Ｖref ４の１つを基準電圧端子１５
を介してドライバ回路２３へ供給するようにしている。
そのため、従来の２値化用のドライバＩＣ２０−１，…
を用いてＬＥＤアレイ３１−１，…内の各ドットのＬＥ
Ｄ３２を多値の発光出力で発光させることができ、解像
度の低下を起こすことなく、またＬＥＤアレイ３１−
１，…の高密度化を行わなくとも、階調再現が得られ
る。さらに、従来のドライバＩＣ２０−１，…にＰ／Ｓ
変換器１００、カウンタ回路１０１、Ｆ／Ｆ回路１０２
及びセレクタ回路１０３という簡単な回路を追加するの
みで、階調印刷が可能となり、ＬＥＤプリントヘッド駆
動回路の回路構成の簡単化と低コスト化が可能となる。
【００１９】なお、本発明は上記実施例に限定されず、
例えば、４ビットの階調印刷データＤＡ１〜ＤＡ４及び
基準電圧Ｖref １〜Ｖref ４を他のビット数にしたり、
ドライバＩＣ２０−１，…内に他の回路を付加したり、
あるいは本発明をＬＥＤ以外の発光素子のプリントヘッ
ド駆動回路に適用する等、種々の変形が可能である。
例えば、４ビットの階調印刷データＤＡ１〜ＤＡ４及び
基準電圧Ｖref １〜Ｖref ４を他のビット数にしたり、
ドライバＩＣ２０−１，…内に他の回路を付加したり、
あるいは本発明をＬＥＤ以外の発光素子のプリントヘッ
ド駆動回路に適用する等、種々の変形が可能である。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、Ｐ／Ｓ変換器により、ｎビットの階調印刷データ
をシリアルデータに変換して従来のシフトレジスタへ供
給すると共に、ｎ個の異なるレベルを持つ基準電圧の中
から、Ｆ／Ｆ回路の出力によってセレクタ回路で１つを
選択し、従来のドライバ回路へ供給するようにしてい
る。そのため、解像度の低下を起こすことなく、またＬ
ＥＤアレイの高密度化を行わなくとも、従来の２値化用
のシフトレジスタ、ラッチ回路、及びドライバ回路を用
いて発光素子の各ドットを多値の発光出力で発光させる
ことができる。しかも、従来のシフトレジスタ、ラッチ
回路及びドライバ回路に、Ｐ／Ｓ変換器、カウンタ回
路、Ｆ／Ｆ回路、及びセレクタ回路を追加するのみで階
調印刷が行えるので、駆動回路全体の回路構成が簡単に
なり、低コスト化も期待できる。
れば、Ｐ／Ｓ変換器により、ｎビットの階調印刷データ
をシリアルデータに変換して従来のシフトレジスタへ供
給すると共に、ｎ個の異なるレベルを持つ基準電圧の中
から、Ｆ／Ｆ回路の出力によってセレクタ回路で１つを
選択し、従来のドライバ回路へ供給するようにしてい
る。そのため、解像度の低下を起こすことなく、またＬ
ＥＤアレイの高密度化を行わなくとも、従来の２値化用
のシフトレジスタ、ラッチ回路、及びドライバ回路を用
いて発光素子の各ドットを多値の発光出力で発光させる
ことができる。しかも、従来のシフトレジスタ、ラッチ
回路及びドライバ回路に、Ｐ／Ｓ変換器、カウンタ回
路、Ｆ／Ｆ回路、及びセレクタ回路を追加するのみで階
調印刷が行えるので、駆動回路全体の回路構成が簡単に
なり、低コスト化も期待できる。
【図１】本発明の実施例を示すＬＥＤプリントヘッド駆
動回路の概略の構成ブロック図である。
動回路の概略の構成ブロック図である。
【図２】従来のＬＥＤプリンタの概略の構成図である。
【図３】図２中のＬＥＤアレイ光源部の構成図である。
【図４】図２中の駆動回路及びＬＥＤアレイ光源部の構
成ブロック図である。
成ブロック図である。
【図５】図４中のドライバ回路の概略の回路図である。
【図６】図１の動作を示すタイミングチャートである。
１０ 駆動回路 １１ 入力端子 １２ クロック端子 １３ ストローブ端子 １４ 電源端子 １５ 基準電圧端子 ２０−１〜２０−ｎ ドライバＩＣ ２１ シフトレジスタ ２２ ラッチ回路 ２３ ドライバ回路 ３０ ＬＥＤアレイ光源部 ３１，３１−１〜３１−ｎ ＬＥＤアレイ ３２ ＬＥＤ ４０ 収束性ロッドレンズアレ
イ ４１ 感光ドラム ４２ 帯電器 ４３ 現像器 ４４ 転写器 ４５ 用紙 １００ Ｐ／Ｓ変換器 １０１ カウンタ回路 １０２ Ｆ／Ｆ回路 １０３ セレクタ回路
イ ４１ 感光ドラム ４２ 帯電器 ４３ 現像器 ４４ 転写器 ４５ 用紙 １００ Ｐ／Ｓ変換器 １０１ カウンタ回路 １０２ Ｆ／Ｆ回路 １０３ セレクタ回路
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０９Ｇ 3/14 Ｚ 9378−5Ｇ
Claims (1)
- 【請求項１】 入力端子から入力されるシリアルな印刷
データを、クロック信号に基づきパラレルな画素データ
に変換するシリアル／パラレル変換用のシフトレジスタ
と、 発光素子の発光時間を制御するストローブ信号及び前記
画素データをラッチして所定のタイミングで出力するラ
ッチ回路と、 電源電圧の印加によって動作し、基準電圧端子に入力さ
れる基準電圧と前記ラッチ回路の出力とに基づき生成さ
れた制御信号を電流増幅して出力電流を発光素子アレイ
に供給するドライバ回路とを、 備えた発光素子プリントヘッド駆動回路において、 パラレルに入力されるｎビットの階調印刷データを前記
クロック信号に基づきシリアルデータに変換して前記入
力端子へ供給するパラレル／シリアル変換器と、 １ライン分の前記クロック信号をカウントして該１ライ
ン毎にカウンタ出力を発生するカウンタ回路と、 前記カウンタ出力を保持するフリップフロップ回路と、 前記フリップフロップ回路の出力に基づき、ｎ個の異な
るレベルの基準電圧の中から１つを選択して前記基準電
圧端子へ供給するセレクタ回路とを、 設けたことを特徴とする発光素子プリントヘッド駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306492A JP3300033B2 (ja) | 1992-06-22 | 1992-06-22 | 発光素子プリントヘッド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306492A JP3300033B2 (ja) | 1992-06-22 | 1992-06-22 | 発光素子プリントヘッド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06995A true JPH06995A (ja) | 1994-01-11 |
| JP3300033B2 JP3300033B2 (ja) | 2002-07-08 |
Family
ID=15766499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16306492A Expired - Fee Related JP3300033B2 (ja) | 1992-06-22 | 1992-06-22 | 発光素子プリントヘッド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3300033B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108976A (en) * | 1997-04-02 | 2000-08-29 | Amso., Co, Ltd. | Feeder arrangement of sliding door |
| US6340199B1 (en) | 1998-12-16 | 2002-01-22 | Aisin Seiki Kabushiki Kaisha | Electricity feeding device for vehicular slide doors |
| US6386620B1 (en) | 1998-12-16 | 2002-05-14 | Aisin Seiki Kabushiki Kaisha | Electricity feeding device for vehicular slide doors |
| JP2005258427A (ja) * | 2004-02-12 | 2005-09-22 | Canon Inc | 駆動回路及びそれを用いた画像形成装置 |
| JP2008077110A (ja) * | 2004-02-12 | 2008-04-03 | Canon Inc | 駆動回路及びそれを用いた画像形成装置 |
| US7502000B2 (en) | 2004-02-12 | 2009-03-10 | Canon Kabushiki Kaisha | Drive circuit and image forming apparatus using the same |
-
1992
- 1992-06-22 JP JP16306492A patent/JP3300033B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108976A (en) * | 1997-04-02 | 2000-08-29 | Amso., Co, Ltd. | Feeder arrangement of sliding door |
| US6340199B1 (en) | 1998-12-16 | 2002-01-22 | Aisin Seiki Kabushiki Kaisha | Electricity feeding device for vehicular slide doors |
| US6386620B1 (en) | 1998-12-16 | 2002-05-14 | Aisin Seiki Kabushiki Kaisha | Electricity feeding device for vehicular slide doors |
| JP2005258427A (ja) * | 2004-02-12 | 2005-09-22 | Canon Inc | 駆動回路及びそれを用いた画像形成装置 |
| JP2008077110A (ja) * | 2004-02-12 | 2008-04-03 | Canon Inc | 駆動回路及びそれを用いた画像形成装置 |
| US7502000B2 (en) | 2004-02-12 | 2009-03-10 | Canon Kabushiki Kaisha | Drive circuit and image forming apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3300033B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| JPH0664229A (ja) | 光プリンタヘッド | |
| JPH0785937B2 (ja) | ドライバｉｃ及び記録ヘッド | |
| JP3300033B2 (ja) | 発光素子プリントヘッド駆動回路 | |
| EP0663760A1 (en) | Digital LED printer with improved data flow and control | |
| JPH0911527A (ja) | 記録装置 | |
| JPH0839862A (ja) | 発光素子アレイ駆動回路 | |
| US5124726A (en) | Non-impact printer apparatus for grey level printing | |
| US5034757A (en) | LED printing array current control | |
| JP2001301227A (ja) | 光プリンタヘッド及びそれに用いる駆動方法 | |
| JPH0712710B2 (ja) | 発光素子アレイの駆動方法及び装置 | |
| JP3180972B2 (ja) | Ｌｅｄ駆動用ｉｃ | |
| JPS61234163A (ja) | Ｌｅｄプリンタの印字制御方式 | |
| JP3522289B2 (ja) | 階調制御回路及びプリンタ | |
| JP2920914B2 (ja) | 固体走査型素子の駆動回路 | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JP2003127462A (ja) | 光書込みヘッドの光量補正方法 | |
| JPH07156444A (ja) | 発光素子アレイの光量補正型駆動回路 | |
| JPS6349463A (ja) | 階調記録装置 | |
| JPH078215Y2 (ja) | 発光ダイオード・プリント・ヘッドの駆動回路 | |
| JPH0687229A (ja) | 階調制御回路及びこれを用いたサーマルヘッド | |
| JP3117771B2 (ja) | カラー画像形成方法 | |
| JPH04130853U (ja) | 発光素子アレイの駆動回路 | |
| JPH05147261A (ja) | 光印字装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |