JP2001301227A

JP2001301227A - 光プリンタヘッド及びそれに用いる駆動方法

Info

Publication number: JP2001301227A
Application number: JP2000117368A
Authority: JP
Inventors: Tomohiko Otose; 智彦音瀬; Hideki Asada; 秀樹浅田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-04-19
Filing date: 2000-04-19
Publication date: 2001-10-30
Anticipated expiration: 2020-04-19
Also published as: US20010033323A1; US6642950B2; JP3587125B2

Abstract

(57)【要約】【課題】駆動周波数の小さいドライバＩＣを用いても
駆動可能とし、高密度化・小型化・高速印字を容易に実
現可能な光プリンタヘッドを提供する。【解決手段】スポット６９は最初、Ａの位置にあった
とすると、この状態ではスポット６９がいずれの発光素
子１１₁ ，１１₂ の下にもなく、各発光素子１１₁ ，１
１₂ は消光している。スポット６９が発光素子１１₁ の
下のＢの位置まで移動すると、発光素子１１₁ が発光す
るように制御されるので、スポット６９は発光素子１１
₁ によって照射される。スポット６９がＣの位置まで移
動すると、発光素子１１₁ は消光している。スポット６
９が発光素子１１₂ の下のＤの位置まで移動すると、発
光素子１１₂ が発光するように制御されるので、スポッ
ト６９は発光素子１１₂ によって照射される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光プリンタヘッド及
びそれに用いる駆動方法に関し、特に電子写真方式プリ
ンタにおいて感光体への露光のために使用される光プリ
ンタヘッドに関する。

【０００２】

【従来の技術】従来、電子写真方式のプリンタとして
は、レーザプリンタやライン光源方式の光プリンタが知
られている。レーザプリンタは出力データに応じてレー
ザ光を変調して生成した変調レーザ光を、複数のレンズ
系とポリゴンミラーとを用いて、感光ドラム上を走査さ
せることによって像を露光し、これを現像することによ
って印刷出力するものである。

【０００３】このレーザプリンタはドットインパクト方
式のプリンタやインクジェット方式のプリンタと比べて
高速・高画質・低騒音であり、普通紙印刷が可能なプリ
ンタとしてビジネス用に広く用いられているだけでな
く、近年において、家庭用としても普及しつつある。

【０００４】また、ライン光源方式の光プリンタは発光
素子をライン状に配列したライン光源を用いたものであ
り、配列された発光素子が感光体上の対応するスポット
をそれぞれ照射するため、走査光学系を必要としない利
点があり、そのため、プリンタ装置の高信頼化と小型化
とを実現することができる。

【０００５】ライン光源を用いた光プリンタの全体構成
を図２８に示す。図２８において、ライン光源を用いた
従来の光プリンタはデータ入力手段５１と、光プリンタ
ヘッド２１と、収束性ロッドレンズアレイ２４と、感光
ドラム２７と、帯電器４２と、現像器４３と、転写器４
４と、除電器４５と、クリーニング手段２５とから概略
構成されている。

【０００６】以下、図２８を参照して、ライン光源を用
いた従来の光プリンタの動作について説明する。データ
入力手段５１から出力された印字データは光プリンタヘ
ッド２１の駆動回路（図示せず）に入力され、駆動回路
の出力によって光プリンタヘッド２１が作動してライン
光源（図示せず）が発光する。

【０００７】光プリンタヘッド２１の作動によって発光
された光は収束性ロッドレンズアレイ２４によって収束
され、感光ドラム２７に照射される。感光ドラム２７の
表面は帯電器２１によって予め一様に帯電されており、
光プリンタヘッド２１によって光が照射された部分が除
電されることで、感光ドラム２７上に静電潜像が書込ま
れる。

【０００８】静電潜像が書込まれた感光ドラム２７の表
面に、現像器４３によって電荷を帯びた微粒子（トナ
ー）を散布することで、静電潜像が現像されてトナー画
像が形成される。感光ドラム２７が回転することで、印
刷対象２６に到達したトナー画像は転写器４４から印加
される電界によって印刷対象２６上に転写され、転写さ
れたトナー画像は定着器（図示せず）によって印刷対象
２６上に定着される。

【０００９】転写器４４を通過した後の感光ドラム２７
の表面の残留電荷は除電器４５によって消去され、最後
に、クリーニング手段２５によって転写後に感光ドラム
２７の表面に残ったトナーが除去される。

【００１０】このような光プリンタの光源としては、例
えば、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏ
ｄｅ）をライン状に配設した光源を用いたものが特開昭
５８−６５６８２号公報に開示されている。

【００１１】このＬＥＤを用いたプリンタヘッドは、主
として、アルミナのセラミック基板が用いられ、そのセ
ラミック基板上にＬＥＤチップをライン状に並べるとと
もに、その両側に駆動回路となるＩＣ（Ｉｎｔｅｇｒａ
ｔｅｄＣｉｒｃｕｉｔ）チップを導電性ペーストを用
いてダイボンドした後、ワイヤボンディングによって電
気的接続を行って形成されたものであり、プリンタ本体
からＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｉｎｇＣ
ａｂｌｅ）を介してセラミック基板に、電気信号と電源
とが供給されるようになっている。

【００１２】この場合のＬＥＤチップとしては、現状に
おいて、ｎ型ＧａＡｓＰ基板の大きさの制限や製造プロ
セスの歩留まり等の関係から、約６０ミクロンピッチで
６４ドットあるいは１２８ドットのものが用いられてい
る。したがって、プリンタヘッドのライン光源を形成す
るためには、このようなＬＥＤチップを複数個配列する
必要があるが、その際、配列精度を上げるためにはミク
ロンオーダの高精度な切断技術や実装技術が必要とな
る。

【００１３】さらに、使用するｎ型ＧａＡｓＰ基板は小
さくて高価な上に欠陥も多く、モノシリック型で発光ド
ット数を増やそうとすると、歩留まりが悪化し、製造コ
ストが著しく上昇する。これを回避するために、ドット
数の少ないＬＥＤチップを量産し、印刷対象に対応する
印刷幅を満たす長さだけ並べるという手段がとられてい
るが、この方法では高密度化を目的とする場合に、チッ
プの配列や電気的接続上から実装限界が生じるようにな
る。そのため、ＬＥＤ方式の光プリンタでは低コスト化
や高密度化に限界がある。

【００１４】そこで、ＬＥＤ以外の発光素子を使用する
ことが検討されており、例えば、有機エレクトロルミネ
センス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：Ｅ
Ｌ）薄膜発光素子を用いた光プリンタヘッドが特開平８
−１０８５６８号公報に開示されている。

【００１５】この方式の光プリンタヘッドは比較的安価
で、大面積の基板に多数の発光素子を一括して作成する
ことができるとともに、大量に生産することが可能なた
め、低コスト化を期待することができる上、さらに作成
プロセスにおいても電極部の微細加工によって高密度化
も可能となる。

【００１６】また、光プリンタヘッドにおいて、発光素
子を二次元に配列することによって、発光輝度の小さい
発光素子でも短時間に感光を行えるようにすることが可
能であり、例えば発光素子を二次元に配列するととも
に、その前面パネルに光ファイバ集合体を用いた画素ア
レイを印字ヘッドに使用することが特開平９−２５４４
３７号公報に記載されている。

【００１７】

【発明が解決しようとする課題】しかしながら、有機Ｅ
Ｌ素子等のような薄膜発光素子を用いた光プリンタヘッ
ドの場合、現状での有機ＥＬ素子の性能では、数万時間
の耐用時間の場合、発光輝度が数百ｃｄ／ｍ² が限度で
あって、プリンタヘッドとして用いた場合に露光に必要
な光量と実用的な寿命（プリンタとして使用した場合に
必要な印刷枚数）との両方の要求を満たすことは難しい
という問題がある。

【００１８】この場合、耐用年数を犠牲にして、交換型
の光プリンタヘッドとすることによって、高輝度の発光
を可能にすることが考えられるが、光プリンタヘッドの
交換時に、ユーザが光プリンタヘッドと、感光ドラムや
光学系との位置合わせをミクロンオーダで行うことは困
難である。

【００１９】また、電子写真方式のプリンタにおける共
通の課題として、感光体の感度特性に対する補正が必要
である点、印刷対象物の位置ずれに対する補正が必要で
ある点、多階調の印刷を行う場合に露光量が小さい領域
での現像不足に対する補正が必要である点等の問題があ
るが、露光量に対する感光体の表面電位の特性は必ずし
も線形的とは言えないので、プリンタの動作を感光体の
特性に応じて行うことが要求される。

【００２０】また、印刷対象物の位置ずれは印刷品質の
劣化の原因になるので、この補正は必ず行わなければな
らない。さらに、露光量が小さい領域での現像が行われ
にくいという問題は概ね従来の感光体であれば、一般的
に起こり得る問題であって、他の二つの問題と同様に、
何らかの対処が必要となる。

【００２１】さらにまた、発光素子を二次元に配列する
場合、発光素子数の増加に伴って、光プリンタヘッドの
外部に設けられる駆動回路や配線等も増加し、高密度化
及び小型化が困難になるという問題がある。この場合、
二次元に配列された発光素子（以下、画素アレイとす
る）を用いたプリンタの駆動方法として、主走査期間中
に画素アレイの全画素を書換える必要がある。

【００２２】これは上記期間中に全画素列のシリアルの
印字データ入力を余儀なくされる。高速印刷が可能なプ
リンタを実現するには、当然ながら、駆動回路に要求さ
れる駆動周波数も多大なものとなる。

【００２３】そこで、本発明の目的は上記の問題点を解
消し、駆動周波数の小さいドライバＩＣを用いても駆動
することができ、高密度化・小型化・高速印字を容易に
実現することができる光プリンタヘッド及びそれに用い
る駆動方法を提供することにある。

【００２４】

【課題を解決するための手段】本発明による光プリンタ
ヘッドは、発光素子を含む画素を行方向と列方向とに二
次元に配列した画素アレイと、外部から入力された印字
データを保持するメモリセルを行方向と列方向とに二次
元に配列したメモリアレイと、前記メモリアレイにおけ
る各メモリセル列にデータ信号を供給する水平走査回路
と、前記メモリアレイにおける各メモリセルに２値デー
タを書込むためにメモリセル行を順次選択する第１の垂
直走査回路と、前記メモリアレイにおける各メモリセル
から２値データを読出すために前記メモリセル行を任意
に選択する回路と、前記画素アレイにおける各画素行を
順次選択する第２の垂直走査回路と、前記メモリアレイ
と前記画素アレイとの転送経路中に位置するバッファと
を備えている。

【００２５】本発明による他の光プリンタヘッドは、発
光素子を含む画素を行方向と列方向とに二次元に配列し
た画素アレイと、外部から入力された印字データを保持
するメモリセルを行方向と列方向に二次元に配列したメ
モリアレイと、前記メモリアレイにおける各メモリセル
列にデータ信号を供給する水平走査回路と、前記メモリ
アレイにおける各メモリセルに２値データを書込むため
にメモリセル行を順次選択する第１の垂直走査回路と、
前記メモリアレイにおける各メモリセルから２値データ
を読出すために前記メモリセル行を任意に選択する回路
と、前記画素アレイにおける各画素行を順次選択する第
２の垂直走査回路と、前記水平走査回路と前記メモリア
レイとの間の転送経路中に位置するスイッチアレイと、
前記メモリアレイと前記画素アレイとの転送経路中に位
置するバッファとを備えている。

【００２６】本発明による別の光プリンタヘッドは、発
光素子を含む画素を行方向と列方向とに二次元に配列し
た画素アレイと、外部から入力された印字データを保持
するメモリセルを行方向と列方向とに二次元に配列した
メモリアレイと、前記メモリアレイにおける各メモリセ
ル列にデータ信号を供給する水平走査回路と、前記メモ
リアレイにおける各メモリセルに２値データを書込むた
めにメモリセル行を順次選択する第１の垂直走査回路
と、前記メモリアレイにおける各メモリセルから２値デ
ータを読出すために前記メモリセル行を任意に選択する
回路と、前記画素アレイにおける各画素行を順次選択す
る第２の垂直走査回路と、前記水平走査回路と前記メモ
リアレイとの間の転送経路中に位置する第１のスイッチ
アレイと、前記メモリアレイと前記画素アレイとの転送
経路中に位置する第２のスイッチアレイ及びバッファと
を備えている。

【００２７】本発明による光プリンタヘッドの駆動方法
は、発光素子を含む画素を行方向と列方向とに二次元に
配列した画素アレイと、外部から入力された印字データ
を保持するメモリセルを行方向と列方向とに二次元に配
列したメモリアレイと、前記メモリアレイにおける各メ
モリセル列にデータ信号を供給する水平走査回路と、前
記メモリアレイにおける各メモリセルに２値データを書
込むためにメモリセル行を順次選択する第１の垂直走査
回路と、前記メモリアレイにおける各メモリセルから２
値データを読出すために前記メモリセル行を任意に選択
する回路と、前記画素アレイにおける各画素行を順次選
択する第２の垂直走査回路と、前記メモリアレイと前記
画素アレイとの転送経路中に位置するバッファとを光プ
リンタヘッドに具備し、前記画素アレイにおける画素行
と前記発光素子によって感光される感光体の回転軸とが
平行でありかつ前記発光素子の発光方向と前記感光体の
表面とが対向した状態において、前記画素アレイの第ｎ
番目（ｎは１以上の整数）の素子の発光及び消光のうち
の一方で前記感光体表面上のスポットが照射される状態
と照射されない状態とのうちのいずれかの状態とし、前
記スポットが第（ｎ＋１）番目の素子を通過している期
間に前記画素アレイの第（ｎ＋１）番目の素子の発光及
び消光のうちの一方で前記感光体表面上のスポットが照
射される状態と照射されない状態とのうちのいずれかの
状態とするようにしている。

【００２８】本発明による他の光プリンタヘッドの駆動
方法は、発光素子を含む画素を行方向と列方向とに二次
元に配列した画素アレイと、外部から入力された印字デ
ータを保持するメモリセルを行方向と列方向に二次元に
配列したメモリアレイと、前記メモリアレイにおける各
メモリセル列にデータ信号を供給する水平走査回路と、
前記メモリアレイにおける各メモリセルに２値データを
書込むためにメモリセル行を順次選択する第１の垂直走
査回路と、前記メモリアレイにおける各メモリセルから
２値データを読出すために前記メモリセル行を任意に選
択する回路と、前記画素アレイにおける各画素行を順次
選択する第２の垂直走査回路と、前記水平走査回路と前
記メモリアレイとの間の転送経路中に位置するスイッチ
アレイと、前記メモリアレイと前記画素アレイとの転送
経路中に位置するバッファとを光プリンタヘッドに具備
し、前記画素アレイにおける画素行と前記発光素子によ
って感光される感光体の回転軸とが平行でありかつ前記
発光素子の発光方向と前記感光体の表面とが対向した状
態において、前記画素アレイの第ｎ番目（ｎは１以上の
整数）の素子の発光及び消光のうちの一方で前記感光体
表面上のスポットが照射される状態と照射されない状態
とのうちのいずれかの状態とし、前記スポットが第（ｎ
＋１）番目の素子を通過している期間に前記画素アレイ
の第（ｎ＋１）番目の素子の発光及び消光のうちの一方
で前記感光体表面上のスポットが照射される状態と照射
されない状態とのうちのいずれかの状態とするようにし
ている。

【００２９】本発明による別の光プリンタヘッドの駆動
方法は、発光素子を含む画素を行方向と列方向とに二次
元に配列した画素アレイと、外部から入力された印字デ
ータを保持するメモリセルを行方向と列方向とに二次元
に配列したメモリアレイと、前記メモリアレイにおける
各メモリセル列にデータ信号を供給する水平走査回路
と、前記メモリアレイにおける各メモリセルに２値デー
タを書込むためにメモリセル行を順次選択する第１の垂
直走査回路と、前記メモリアレイにおける各メモリセル
から２値データを読出すために前記メモリセル行を任意
に選択する回路と、前記画素アレイにおける各画素行を
順次選択する第２の垂直走査回路と、前記水平走査回路
と前記メモリアレイとの間の転送経路中に位置する第１
のスイッチアレイと、前記メモリアレイと前記画素アレ
イとの転送経路中に位置する第２のスイッチアレイ及び
バッファとを光プリンタヘッドに具備し、前記画素アレ
イにおける画素行と前記発光素子によって感光される感
光体の回転軸とが平行でありかつ前記発光素子の発光方
向と前記感光体の表面とが対向した状態において、前記
画素アレイの第ｎ番目（ｎは１以上の整数）の素子の発
光及び消光のうちの一方で前記感光体表面上のスポット
が照射される状態と照射されない状態とのうちのいずれ
かの状態とし、前記スポットが第（ｎ＋１）番目の素子
を通過している期間に前記画素アレイの第（ｎ＋１）番
目の素子の発光及び消光のうちの一方で前記感光体表面
上のスポットが照射される状態と照射されない状態との
うちのいずれかの状態とするようにしている。

【００３０】すなわち、本発明の第１の光プリンタヘッ
ドは、上記の課題を解決するため、発光素子を含む画素
を行方向と列方向とに二次元に配列した画素アレイと、
外部から入力された印字データを保持するメモリセルと
を行方向と列方向とに二次元に配列したメモリアレイ
と、メモリアレイにおける各メモリセル列にデータ信号
を供給する水平走査回路と、メモリアレイにおける各メ
モリセルに２値データを書込むためにメモリセル行を順
次選択する第１の垂直走査回路と、メモリアレイにおけ
る各メモリセルから２値データを読出すためにメモリセ
ル行を任意に選択する回路と、画素アレイにおける各画
素行を順次選択する第２の垂直走査回路と、メモリアレ
イと画素アレイとの転送経路中に位置するバッファとか
ら構成されている。

【００３１】本発明の第２の光プリンタヘッドは、上記
の光プリンタヘッドにおいて、水平走査回路と、第１の
垂直走査回路と、メモリセル行を選択する回路と、第２
の垂直走査回路と、バッファと、メモリセルを構成する
回路と、画素を構成する回路とが同一の絶縁基板上に形
成してなっている。

【００３２】本発明の第３の光プリンタヘッドは、発光
素子を含む画素を行方向と列方向とに二次元に配列した
画素アレイと、外部から入力された印字データを保持す
るメモリセルを行方向と列方向とに二次元に配列したメ
モリアレイと、メモリアレイにおける各メモリセル列に
データ信号を供給する水平走査回路と、メモリアレイに
おける各メモリセルに２値データを書込むためにメモリ
セル行を順次選択する第１の垂直走査回路と、メモリア
レイにおける各メモリセルから２値データを読出すため
にメモリセル行を任意に選択する回路と、画素アレイに
おける各画素行を順次選択する第２の垂直走査回路と、
水平走査回路とメモリアレイとの間の転送経路中に位置
するスイッチアレイと、メモリアレイと画素アレイとの
転送経路中に位置するバッファとから構成されている。

【００３３】本発明の第４の光プリンタヘッドは、発光
素子を含む画素を行方向と列方向とに二次元に配列した
画素アレイと、外部から入力された印字データを保持す
るメモリセルを行方向と列方向とに二次元に配列したメ
モリアレイと、メモリアレイにおける各メモリセル列に
データ信号を供給する水平走査回路と、メモリアレイに
おける各メモリセルに２値データを書込むためにメモリ
セル行を順次選択する第１の垂直走査回路と、メモリア
レイにおける各メモリセルから２値データを読出すため
にメモリセル行を任意に選択する回路と、画素アレイに
おける各画素行を順次選択する第２の垂直走査回路と、
水平走査回路とメモリアレイとの間の転送経路中に位置
するスイッチアレイと、メモリアレイと画素アレイとの
転送経路中に位置するスイッチアレイ及びバッファとか
ら構成されている。

【００３４】本発明の第５の光プリンタヘッドは、上記
の光プリンタヘッドにおいて、水平走査回路と、第１の
垂直走査回路と、メモリセル行を選択する回路と、第２
の垂直走査回路と、バッファと、スイッチアレイと、メ
モリセルを構成する回路と、画素を構成する回路とが同
一の絶縁基板上に形成してなっている。

【００３５】本発明の第６の光プリンタヘッドは、上記
の光プリンタヘッドにおいて、発光素子が有機エレクト
ロルミネセンス素子からなっている。

【００３６】本発明の第７の光プリンタヘッドは、上記
の光プリンタヘッドにおいて、水平走査回路と、第１の
垂直走査回路と、メモリセル行を選択する回路と、第２
の垂直走査回路と、バッファと、スイッチアレイと、メ
モリセルを構成する回路と、画素を構成する回路とが多
結晶シリコン薄膜トランジスタから構成されている。

【００３７】本発明の第１の光プリンタヘッドの駆動方
法は、上記の光プリンタヘッドにおいて、画素アレイに
おける画素行と感光体の回転軸とが平行でかつ発光素子
の発光方向と感光体の表面とが対向した状態において、
回転している感光体表面上のスポットが画素アレイの第
ｎ番目（ｎは１以上の整数）の素子を発光させることに
よって照射される状態、あるいは消光させることによっ
て照射されない状態にし、続いてスポットが第（ｎ＋
１）番目の素子を通過している期間に、画素アレイの第
（ｎ＋１）番目の素子を発光させることによって照射さ
れる状態、あるいは消光させることによって照射されな
い状態にするようにしている。

【００３８】本発明の第２の光プリンタヘッドの駆動方
法は、上記の駆動方法において、感光ドラムが画素アレ
イの１画素行分を移動する期間を主走査期間とし、主走
査期間中に外部から入力される印字データを水平走査回
路へ入力する動作と、外部から入力される印字データを
水平走査回路内のラッチ回路に保持する動作とを行い、
外部から入力される印字データを水平走査回路へ入力す
る動作中にメモリアレイからの印字データの読出しと画
素アレイへの書込みとを行うようにすることで、順次、
画素アレイ内の発光素子の発光あるいは消光が行われる
動作と、水平走査回路内に保持されている１行分の印字
データをメモリセルへ書込む動作とを行うようにしてい
る。

【００３９】また、本発明の第２の光プリンタヘッドの
駆動方法は、上記の駆動方法において、画素アレイが同
一行方向と同一列方向とに複数の画素からなる複数の画
素群に分割されているとともに、画素群において発光さ
せる画素数を変化させることで、階調を出すようにして
いる。

【００４０】本発明の構成では、発光素子を含む画素を
行方向と列方向とに二次元に配列した画素アレイと、印
字データを保持するメモリセルを行方向と列方向とに二
次元に配列したメモリアレイと、メモリアレイにおける
各メモリセル列にデータ信号を供給する水平走査回路
と、メモリアレイにおける各メモリセル行を順次選択す
る第１の垂直走査回路と、メモリアレイにおける各メモ
リセルから２値データを読出すためにメモリセルを含む
メモリセル行を選択する回路と、画素アレイにおける各
画素行を順次選択する第２垂直走査回路と、メモリアレ
イと画素アレイとの転送経路中に位置するバッファとを
同一の絶縁基板上に形成して光プリンタヘッドを構成し
ているので、高密度化、小型化、高速印刷が可能になる
とともに、垂直走査方向の複数の発光素子によって感光
体上の同一スポットに対して複数回の露光を重畳して行
うので、発光光量の小さい発光素子を用いても所要の露
光量による露光が可能となり、メモリアレイの読出しに
よって駆動周波数の小さいドライバＩＣを用いても駆動
することが可能となる。

【００４１】本発明の他の構成では、シフトレジスタと
データレジスタとラッチとバッファとから水平走査回路
を構成しているので、シフトレジスタ内を転送するのが
単一パルスであるスタート信号のみとなり、転送の障害
となる抵抗負荷や容量負荷の影響が小さくなるため、よ
り高速な印字データの入力、転送が可能な光プリンタヘ
ッドが提供可能となる。

【００４２】本発明の別の構成では、光プリンタヘッド
の画素アレイが、同一行方向と同一列方向とに複数の画
素からなる複数の画素群に分割されているとともに、画
素アレイの垂直走査回路が該画素群において発光させる
画素数を変化させるように構成されているので、２値デ
ータを入力として多階調の印字を行うことが可能な光プ
リンタヘッドが提供可能となる。

【００４３】本発明のさらに別の構成では、メモリアレ
イの入力部と出力部とにそれぞれ第１のスイッチアレイ
と第２のスイッチアレイとを備えているので、メモリセ
ルにおいて書込み用のデータ線と読込み用のデータ線と
が共通である構成をとっていても、上記の構成と同様の
動作が可能となる。

【００４４】本発明のさらにまた別の構成では、水平走
査回路とメモリアレイとの転送経路中にデータ入力バッ
ファと第１スイッチアレイとを、メモリアレイと画素ア
レイとの転送経路中にセンスアンプと第２スイッチアレ
イとを備えているので、メモリセルにスタティックＲＡ
Ｍ（ランダムアクセスメモリ）を用いても、上記の構成
と同様の動作が可能となる。

【００４５】本発明の駆動方法では、水平走査回路から
メモリアレイのデータ書込みと、続いてメモリアレイか
ら画素アレイへの書込みとを同一の水平走査期間内に行
うため、ある水平走査期間で入力された画素アレイ１行
分のデータを次の水平走査期間において画素アレイに書
込むことが可能となる。

【００４６】上記のように、複数の発光素子を二次元に
配列した光プリンタヘッドにおいて、発光輝度の小さい
発光素子を用いて所望の露光量を満たすことができると
ともに、感光体の感度特性や、印刷対象物の位置ずれに
対する補正を容易に行うことができかつ２値データを用
いて多階調の印刷を行うことが可能であるとともに、デ
ータの書込み・保持・読出しが行えるメモリセルを多数
配設したメモリアレイを同一基板上に混載し、これに全
画素分の印字データを保持し、読出すことによって、仮
に駆動周波数の小さいドライバＩＣを用いても駆動する
ことが可能となり、高密度化・小型化・高速印字が容易
な光プリンタヘッドが提供可能となる。

【００４７】

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の第１の実施例に
よる光プリンタヘッドの構成を示すブロック図である。
図１において、本発明の第１の実施例による光プリンタ
ヘッドは絶縁基板１と、メモリ読出し用垂直走査回路２
と、メモリアレイ１０と、画素アレイ４と、画素アレイ
用垂直走査回路１５と、メモリ書込み用垂直走査回路１
７と、水平走査回路３と、バッファ１６とから概略構成
されている。

【００４８】メモリ読出し用垂直走査回路２はメモリア
レイ１０を垂直方向に走査する。水平走査回路３は入力
データに応じてメモリアレイ１０及び画素アレイ４を水
平方向に走査する。

【００４９】メモリアレイ１０及び画素アレイ４は複数
の画素を垂直方向に任意のｍ行（ｍは２以上の整数）、
水平方向に任意のｎ（ｎは２以上の整数）列、二次元に
配列して形成されている。尚、以下の説明ではメモリア
レイ１０の垂直方向のメモリセル列を垂直メモリセル列
と呼び、水平方向の画素列（Ｄ１，Ｄ２，…，Ｄｍ−
１，Ｄｍ）を水平メモリ列と呼ぶ。また、画素アレイ４
の垂直方向の画素列（ＰＧ１，ＰＧ２，…，ＰＧｎ−
１，ＰＧｎ）を画素アレイ４の垂直画素列と呼び、水平
方向の画素列（ＰＤ１，ＰＤ２，…，ＰＤｍ−１，ＰＤ
ｍ）を画素アレイ４の水平画素列と呼ぶ。

【００５０】図２は図１のメモリ読出し用垂直走査回路
２の構成を示すブロック図である。図２において、メモ
リ読出し用垂直走査回路２はアドレスデコーダ１８と、
バッファ１９とから構成されている。

【００５１】アドレスデコーダ１８はメモリアレイ１０
の垂直画素列数に応じて順次垂直方向に配列してなり、
アドレスデータＡＤＲのパルスによって動作する。バッ
ファ１９は複数の増幅素子をメモリアレイ１０の垂直画
素列に対応して、アドレスデコーダ１８と同様に、順次
垂直方向に配列してなり、アドレスデコーダ１８の各２
値素子の出力状態を増幅して垂直メモリセル列ＭＧ１，
ＭＧ２，…，ＭＧｎ−１，ＭＧｎに対応する出力を発生
する。

【００５２】図３は図１の画素アレイ用垂直走査回路１
５の構成を示すブロック図である。図３において、画素
アレイ用垂直走査回路１５はシフトレジスタ５と、バッ
ファ６とから構成されている。

【００５３】シフトレジスタ５は複数の２値素子を画素
アレイ４の垂直画素列に対応して順次、垂直方向に配列
してなり、垂直クロックＰＧＣＬＫのパルスを順次、垂
直方向に伝達する。

【００５４】バッファ６は複数の増幅素子を画素アレイ
４の垂直画素列に対応して順次、垂直方向に配列してな
り、シフトレジスタ５の各２値素子の出力状態を増幅し
て画素アレイ４の垂直画素列ＰＧ１，ＰＧ２，…，ＰＧ
ｎ−１，ＰＧｎに対応する出力を発生する。

【００５５】図４は図１のメモリ書込み用垂直走査回路
１７の構成を示すブロック図である。図４において、メ
モリ書込み用垂直走査回路１７はシフトレジスタ２８
と、スイッチ２９と、バッファ３０とから構成されてい
る。

【００５６】シフトレジスタ２８は複数の２値素子を垂
直メモリセル列に対応して順次、垂直方向に配列してな
り、垂直クロックＭＧＣＬＫのパルスを順次、垂直方向
に伝達する。

【００５７】スイッチ２９は任意のタイミングでハイレ
ベルか、あるいはローレベルかの選択を行うものであ
り、複数の２値素子を垂直メモリセル列に対応して順
次、垂直方向に配列してなり、イネーブルパルスＥＮに
よって制御される。一般に、スイッチ２９はナンド（Ｎ
ＡＮＤ）ゲートやノア（ＮＯＲ）ゲートが用いられる
が、パルス制御によるスイッチであればどのような構成
でも差し支えない。

【００５８】バッファ３０は複数の増幅素子を垂直メモ
リセル列に対応して順次、垂直方向に配列してなり、ス
イッチ２９の各２値素子の出力状態を増幅して垂直メモ
リセル列ＭＧ１’，ＭＧ２’，…，ＭＧｎ−１’，ＭＧ
ｎ’に対応する出力を発生する。

【００５９】図５は図１の水平走査回路３の構成を示す
ブロック図である。図５において、水平走査回路３はシ
フトレジスタ７と、ラッチ８と、バッファ９とから構成
されている。

【００６０】シフトレジスタ７は複数の２値素子を水平
画素列に対応して順次、水平方向に配列してなり、図示
せぬデータ入力手段から入力されたｍビットのシリアル
信号からなる印字データＤＳを水平クロックＤＣＬＫに
応じて順次、水平方向にシフトする。

【００６１】ラッチ８は複数の保持素子を水平画素列に
対応して順次、水平方向に配列してなり、シフトレジス
タ７のそれぞれの２値素子の出力データをラッチして、
ラッチ信号ＬＡＴに応じて出力する。

【００６２】バッファ９は複数の増幅素子を水平画素列
に対応して順次、水平方向に配列してなり、ラッチ８の
各保持素子に保持されたデータを増幅して水平画素列Ｄ
１，Ｄ２，…，Ｄｍ−１，Ｄｍに対応する出力を発生す
る。

【００６３】図６は本発明の第１の実施例によるメモリ
セルの一構成例を示す図である。図６において、各メモ
リセルは書込み用トランジスタ３１と、読出し用トラン
ジスタ３２と、インバータ３３と、コンデンサ３４と、
書込み用走査線３５と、読出し用走査線３６と、書込み
用データ線３７と、読出し用データ線３８と、容量線３
９とから構成されている。

【００６４】各垂直メモリセル列に対応する書込み用デ
ータ線３７及び読出し用データ線３８はそれぞれＭＧ
１，ＭＧ２，…，ＭＧｎ―１，ＭＧｎ及びＭＧ１’，Ｍ
Ｇ２’，…，ＭＧｎ―１’，ＭＧｎ’で示している。

【００６５】図７は本発明の第１の実施例による画素の
構成を示す回路図である。図７において、各画素は発光
素子１１と、発光素子１１を駆動するスイッチングトラ
ンジスタ（駆動トランジスタ）１２と、発光素子１１を
選択するスイッチングトランジスタ（選択トランジス
タ）１３と、コンデンサ１４と、電源線５０とから構成
されている。図７においては、選択トランジスタ１３が
Ｎチャネル、駆動トランジスタ１２がＰチャネルのトラ
ンジスタを用いた構成を示している。

【００６６】発光素子１１は駆動トランジスタ１２を介
して電源線５０に接続された時に発光する。駆動トラン
ジスタ１２はドレインＤが発光素子１１の電極部分に接
続され、ソースＳが電源線５０に接続され、ゲートＧが
選択トランジスタ１３のソースＳに接続されている。

【００６７】選択トランジスタ１３はゲートＧが画素用
走査線４０に接続され、ドレインＤが画素用データ線４
１に接続され、ソースＳがコンデンサ１４を経由して電
源線５０に接続されている。画素用走査線４０には当該
画素に対応するメモリ読出し用垂直走査回路２の出力が
接続されている。画素用データ線４１には当該画素に対
応する水平走査回路３の出力が接続されている。

【００６８】それぞれの画素の領域内において、上述の
ような接続がなされていれば、発光素子１１と駆動トラ
ンジスタ１２と選択トランジスタ１３とにおける絶縁基
板１上の配置はどのように行われていてもよい。発光素
子１１の光の取り出し方向については絶縁基板１の面に
対して垂直または垂直に近い角度を持った方向であれ
ば、絶縁基板１を透過する方向であってもよく、あるい
は透過しない方向であっても差し支えない。

【００６９】図８は本発明の第１の実施例による光プリ
ンタヘッドを用いた光プリンタの発光面の構成を示す模
式図である。図８において、光プリンタヘッド２１の発
光面は集光光学系２２の一方の端面に接しており、集光
光学系２２の他方の端面はある距離をおいて感光体２３
と対面するように配置されている。

【００７０】光プリンタヘッド２１及び集光光学系２２
は感光体２３に対して、例えば図示の移動方向に一定速
度で平行に移動する。集光光学系２２は光プリンタヘッ
ド２１の発光素子から出力された光が効率よく感光体２
３へ照射されることを可能にするものであれば、どのよ
うなものでもよい。このような光学系としては、例えば
光ファイバアレイやセルフォックレンズアレイ、及びマ
イクロレンズアレイ等がある。

【００７１】画素アレイ用垂直走査回路１５と水平走査
回路３とメモリ読出し用垂直走査回路２とメモリ書込み
用垂直走査回路１７とはそれぞれ単結晶シリコンを用い
て作成してもよく、多結晶シリコンを用いて作成しても
よい。多結晶シリコンを用いた場合には、例えばガラス
基板からなる絶縁基板上に画素アレイ４と同時に形成す
ることができるという利点がある。

【００７２】画素アレイ４の画素の駆動トランジスタ１
２及び選択トランジスタ１３と、メモリアレイ１０のメ
モリセルの書込み用トランジスタ３１と読込み用トラン
ジスタ３２とインバータ３３とはそれぞれ基本的に、単
結晶シリコン、アモルファスシリコン、多結晶シリコン
（ポリシリコン）のうちのどれで形成されていてもよ
い。それぞれのトランジスタの種類としてはｐチャネル
型トランジスタとｎチャネル型トランジスタとが考えら
れるが、そのどちらであってもよい。

【００７３】また、発光素子１１は自発光素子であれ
ば、どのようなものでもよいが、特に好ましい素子は有
機ＥＬ素子を用いたものである。有機ＥＬ素子の構造に
関しては画素電極と対向電極との間に発光層を挟んだ電
極／発光層／対向電極の構造を持つものが基本である
が、必ずしもこれに限らず、画素電極／発光層／電子注
入層／対向電極からなる構造でもよく、あるいは画素電
極／正孔注入層／発光層／対向電極からなる構造、画素
電極／正孔注入層／発光層／対向電極からなる構造、画
素電極／正孔注入層／発光層／電子注入層／対向電極か
らなる構造でもよい。いずれの場合も、発光層は少なく
とも１種類以上の有機発光材料によって形成される。

【００７４】図９は本発明の第１の実施例における水平
走査回路３の駆動方法を説明するためのタイミングチャ
ートであり、図１０〜図１３は本発明の第１の実施例に
おける光プリンタヘッドの駆動方法を説明するためのタ
イミングチャートであり、図１４（ａ）〜（ｄ）は本発
明の第１の実施例における露光動作を説明するための図
であり、図１５は本発明の第１の実施例の感光体表面上
におけるスポット部分の電位の変化を示す図である。

【００７５】これら図１〜図１５を参照して本発明の第
１の実施例による光プリンタヘッドの動作について説明
する。尚、以下の説明においては、感光体２３が画素ア
レイ４の１画素分移動するのに必要な時間を１フレーム
期間、画素アレイ４及びメモリアレイ１０の垂直画素列
と垂直メモリセル列とを走査するのに必要な時間を垂直
走査期間、水平走査回路３が全水平画素を走査するのに
必要な時間を水平走査期間、画素アレイ４の全画素にデ
ータを書込む時間をデータ書込み期間とする。

【００７６】本発明の第１の実施例による光プリンタヘ
ッドの動作は１フレーム期間内に、データ入力、メ
モリセルへの書込み、メモリセルから画素への書込
み、発光及び消光を行う。以下、それぞれの動作につ
いて詳細に説明する。

【００７７】まず、データ入力について図５及び図９
を用いて説明する。データ入力手段から出力されたシリ
アル信号からなる印字データＤＳは水平走査回路３の駆
動用クロック信号である水平クロックＤＣＬＫに同期し
て水平走査回路３のシフトレジスタ７に入力され、これ
によって、水平画素数分のシリアルデータがパラレルデ
ータに変換されてラッチ８に保持される。

【００７８】ラッチ８に保持されたパラレルデータはラ
ッチ信号ＬＡＴが印加されることによって、バッファ９
を介して水平画素列ＰＤ１，ＰＤ２，…，ＰＤｍ−１，
ＰＤｍに対応するデータ線に出力される。

【００７９】次に、メモリセルへの書込みについて図
４と図６と図１０とを用いて説明する。メモリ書込み用
垂直走査回路１７は垂直クロックＭＧＣＬＫに同期して
ＭＧ１’からＭＧｎ’まで順次走査する。

【００８０】図１０に示すように、１フレーム中にメモ
リアレイの任意の行を選択する。１フレーム中にはメモ
リセルからの読出し期間があるが、その期間中に書込み
用トランジスタ３１をオンにすると不具合が生じるた
め、その期間中はメモリ書込み用垂直走査回路１７の出
力をオフにする必要がある。

【００８１】そこで、スイッチ２９を用いてスイッチ信
号ＥＮが入力されている間のみ出力する。これによっ
て、メモリアレイ１０の任意の行の書込みトランジスタ
３１のゲートＧがオンとなり、コンデンサ３４に２値デ
ータが蓄積される。

【００８２】次に、メモリセルから画素への書込みに
ついて図２と図３と図６と図１１と図１２とを用いて説
明する。メモリ読出し用垂直走査回路２は、図１１に示
すように、データ書込み期間中にアドレスデータＡＤＲ
の入力に応じてメモリアレイ１０の任意の行から順次、
垂直方向に走査する。

【００８３】メモリ読出し用垂直走査回路２の出力によ
って各メモリセル内の読出しトランジスタ３２がオンに
なることで、１個のＣＭＯＳインバータで保持されてい
た２値データが読出し用トランジスタ３２及び読出し用
データ線３８を通過して出力される。

【００８４】一方、画素アレイ用垂直走査回路１５は、
図１２に示すように、データ書込み期間中に垂直クロッ
クＰＧＣＬＫに同期して垂直画素列をＰＧ１からＰＧｎ
まで順次走査し、画素アレイ４の各画素における選択ト
ランジスタ１３のゲートに駆動パルスを印加することに
よって、各画素が活性化される。ここで、活性化とは選
択トランジスタ１３がオンになることによって、各画素
の発光素子が駆動トランジスタ１２を介して与えられる
印字データに応じて発光し、または消光し得る状態にな
ることをいう。このデータ書込み期間は画素間のクロス
トークを考慮すると、短いことが好ましい。

【００８５】これまでは、本発明の第１の実施例による
光プリンタヘッドの駆動について１水平走査期間につい
て説明したが、全体の流れについて図１３を用いて説明
する。図１３は水平走査回路３と、メモリ書込み用垂直
走査回路１７と、メモリ読出し用垂直走査回路２と、画
素アレイ用垂直走査回路１５とについて、３つの連続す
る水平走査期間についての駆動を示すタイミングチャー
トである。

【００８６】水平走査回路３及び画素アレイ用垂直走査
回路１５の駆動については、水平走査期間毎に変わりは
ない。一方、メモリ書込み用垂直走査回路１７は水平走
査期間毎に任意のメモリセル行を選択する。また、メモ
リ読出し用垂直走査回路２はデータ書込み期間中に、画
素アレイ用垂直走査回路１５と同期して、順次メモリセ
ル行を選択する。ここで、メモリ読出し用垂直走査回路
２は次の水平走査期間で、読出しを開始する行が１行分
シフトする。図１３では最初の水平走査期間でＭＧ１を
最初に選択していたのに対し、次の水平走査期間でＭＧ
２を最初に選択し、ＭＧ３，ＭＧ４，…，ＭＧｎと順次
選択し、最後にＭＧ１を選択しており、さらに次の水平
走査期間ではＭＧ３を最初に選択し、最後にＭＧ２を選
択している。

【００８７】図１６（ａ），（ｂ）及び図１７（ａ），
（ｂ）は本発明の第１の実施例による光プリンタヘッド
での印字データの推移を説明するための模式図である。
図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）におい
ては水平走査期間を４つの期間に分けて図示したもので
あり、それぞれ水平走査回路３とメモリアレイ１０とバ
ッファ１６と画素アレイ４とのみを示している。これら
図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）を参照
して本発明の第１の実施例による光プリンタヘッドにお
ける印字データの推移について説明する。

【００８８】本発明の第１の実施例では１フレーム内で
画素アレイ４の全画素のデータを書換える必要がある
が、対面する感光体２３の移動に合わせて印字データが
図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）におけ
る矢印の方向へシフトしていく。

【００８９】図１６（ａ）は図１３におけるの領域で
あり、水平走査期間の開始時からデータ書込み期間終了
時までの状態を示している。水平走査期間では図示せぬ
印字データ入力手段から印字データが入力されている。
また、前水平走査期間中にラッチされた印字データＡが
保持されている。

【００９０】メモリアレイ１０におけるメモリセル行の
データのやりとりを説明するために、ＭＧｘ−１，ＭＧ
ｘ，ＭＧｘ＋１，ＭＧｙに保持されている印字データを
それぞれ、Ｂ，Ｃ，Ｄ，Ｅとする。これらの印字データ
はそれぞれ、画素アレイ４のＰＧｘ−１，ＰＧｘ，ＰＧ
ｘ＋１，ＰＧｎに書込まれる。ここで、ＰＧｎは画素ア
レイ４の最終行であるから、ここに書込まれる印字デー
タＥはこの水平走査期間をもって不要となる。

【００９１】次に、図１６（ｂ）は図１３におけるの
領域であり、データ書込み終了時の状態を示している。
印字データＥを更新するため、水平走査回路３にラッチ
されていた印字データＡがＭＧｙに書込まれる。この
間、画素アレイ４の各画素は印字データに応じて活性化
される。

【００９２】次に、図１７（ａ）は図１３におけるの
領域である。ここにおいて、水平走査回路３へ入力され
ていた印字データの入力が完了する。また、この期間に
おいて、メモリアレイ１０及び画素アレイ４でのデータ
のやりとりは無く、画素アレイ４では図１３における
の領域から引き続き、活性化されている。

【００９３】最後に、図１７（ｂ）は図１３における
の領域であり、水平走査期間の残りの期間を示す。ここ
で、ラッチ信号ＬＡＴが水平走査回路３に印加され、す
でに入力された印字データＡ’が水平走査回路３のラッ
チに保持される。また、この期間において、メモリアレ
イ１０及び画素アレイ４でのデータのやりとりは無く、
画素アレイ４では図１３におけるの領域から引き続
き、活性化されている。

【００９４】上記のような駆動方法をとることによっ
て、水平走査期間に、画素用走査線４０を介して垂直走
査回路２からの駆動パルス（画素アレイ４用の走査信
号）が入力されている状態で、画素用データ線４１を介
してメモリアレイ１０からの印字データ信号が画素部分
の選択トランジスタ１３のドレインに印加されると、印
字データ信号は選択トランジスタ１３を通過してコンデ
ンサ１４に充電される。

【００９５】垂直走査回路２からの駆動パルスが未入力
になると、選択トランジスタ１３はオフになる。駆動ト
ランジスタ１２はコンデンサ１４の電位が高い時にオン
になり、これによって、電源線５０から発光素子１１の
電極部分に通電して、発光素子１１が発光状態となる。
また、コンデンサ１４の電位が低い時にオフとなり、こ
の場合では発光素子１１の電極部分に通電せず、発光素
子１１は消光状態となる。発光あるいは消光状態は画素
用走査線４０からの駆動パルスが終了し、次の水平走査
期間に至るまで継続する。この発光あるいは消光によっ
て、感光体２３の表面上への印字データ像の書込みが行
われる。

【００９６】以下、図１４を用いて、本発明の第１の実
施例による光プリンタヘッドの露光動作を説明する。図
１４において、２１は光プリンタヘッド、１１₁ ，１１
₂ は光プリンタヘッド上の発光素子、２２は集光光学
系、２３は感光体、６９は感光体２３上のスポットをそ
れぞれ示している。

【００９７】本発明の第１の実施例による光プリンタヘ
ッドは、図１４に示すように、光プリンタヘッド２１の
表面と、感光体２３の表面とが平行平板と考えられる範
囲で動作する。いま、感光体２３の表面において、微小
なスポット６９を想定すると、スポット６９はドラム状
の感光体２３の回転によって定まる移動方向に、等速で
平行移動していると考えられる。

【００９８】スポット６９が、最初、図１４（ａ）に示
すように、Ａの位置にあったとする。この状態ではスポ
ット６９がいずれの発光素子１１₁ ，１１₂ の下にもな
く、各発光素子１１₁ ，１１₂ は消光している。

【００９９】次に、図１４（ｂ）に示すように、スポッ
ト６９が発光素子１１₁ の下のＢの位置まで移動した
時、発光素子１１₁ が発光するように制御されるので、
スポット６９は発光素子１１₁ によって照射される。

【０１００】また、図１４（ｃ）に示すように、スポッ
ト６９がＣの位置まで移動した状態では発光素子１１₁
は消光している。さらに、図１４（ｄ）に示すように、
スポット６９が発光素子１１₂ の下のＤの位置まで移動
した時、発光素子１１₂ が発光するように制御されるの
で、スポット６９は発光素子１１₂ によって照射され
る。

【０１０１】感光体２３には予め数百Ｖ〜千Ｖの電位が
与えられているが、あるスポット６９に発光素子１１
₁ ，１１₂ からの光が照射されると、その光量及び感光
体２３の感度等に応じて感光体２３の表面電位が低下す
る。

【０１０２】上述した動作によって、感光体２３の表面
電位は、図１５に示すように、露光の程度に応じて階段
状に低下する。図１５におけるＰＧ１，ＰＧ２，…，Ｐ
Ｇｎ−１，ＰＧｎは、図１における行番号ＰＧ１，ＰＧ
２，…，ＰＧｎ−１，ＰＧｎに対応する。

【０１０３】開始点において、１番目の行からデータ書
込みが開始され、１番目の行の画素が発光して感光体２
３への露光が行われる。垂直走査回路２からの駆動パル
スに応じて順次、各行の画素の露光動作が行われ、感光
体２３の表面電位が順次低下し、図１５においてＶｔｈ
で示す電位まで低下した時に露光動作が終了する。ここ
で、Ｖｔｈは感光体２３の特性や現像プロセスの特徴に
よって定まる、露光に必要な最低のしきい値電圧であ
る。

【０１０４】このように、本発明の第１の実施例によれ
ば、同一のスポット６９上に複数の発光素子１１₁ ，１
１₂ によって、連続的に累積して露光することができる
ので、仮に、単位の発光素子１１₁ ，１１₂ の発光光量
が小さくても、所要光量の露光が可能になる。

【０１０５】また、メモリアレイ１０を用いることによ
って、画素アレイ４の全ての画素に対応した印字データ
を保持し、その読出しによって高速な読出し動作が可能
になる。

【０１０６】よって、本発明の第１の実施例による光プ
リンタヘッドでは、二次元に配列した薄膜発光素子アレ
イ及び同様に二次元に配列したメモリアレイ１０とそれ
を駆動する駆動回路とを同一基板上に形成したので、高
密度化や小型化が可能であるとともに、垂直走査方向の
複数の発光素子によって感光体２３上の同一スポット６
９に対して複数回の露光を重畳して行うので、発光光量
の小さい発光素子１１₁ ，１１₂ を用いても、所要の露
光量による露光を行うことができ、さらに高速な読出し
動作が可能となる。

【０１０７】図１８は本発明の第２の実施例による光プ
リンタヘッドの水平走査回路の構成を示すブロック図で
ある。図１８において、水平走査回路３はシフトレジス
タ４６と、データレジスタ４７と、ラッチ４８と、バッ
ファ４９とから構成されている。本発明の第２の実施例
による光プリンタヘッドはメモリ書込み用垂直走査回路
と、メモリ読出し用垂直走査回路と、画素アレイ用垂直
走査回路と、画素と、メモリとから構成され、それらの
構成はそれぞれ図２〜図４と図６と図７とに示した本発
明の第１の実施例と同様であり、その露光動作も図１４
に示す本発明の第１の実施例の動作と基本的には同様で
ある。

【０１０８】シフトレジスタ４６は複数の２値素子を水
平画素列に対応して順次、水平方向に配列してなり、水
平クロックＤＣＬＫに応じてスタート信号ＤＳＴを順
次、水平方向に転送する。

【０１０９】データレジスタ４７は複数の２値素子を水
平画素列に対応して順次、水平方向に配列してなり、ｍ
ビットのシリアル信号からなる印字データＤＳをシフト
レジスタ４６から出力されたパルスに応じて順次、水平
方向にシフトする。

【０１１０】ラッチ４８は複数の保持素子を水平画素列
に対応して順次、水平方向に配列してなり、データレジ
スタ４７のそれぞれの２値素子の出力データをラッチ
し、ラッチ信号ＬＡＴに応じて出力する。

【０１１１】バッファ４９は複数の増幅素子を水平画素
列に対応して順次、水平方向に配列してなり、ラッチ４
８の各保持素子に保持されたデータを増幅して、メモリ
アレイ１０の水平画素列ＭＤ１，ＭＤ２，…，ＭＤｍ−
１，ＭＤｍに対応する出力を発生する。

【０１１２】本実施例の構成による駆動ではシフトレジ
スタ４６内を転送されるのがスタート信号ＤＳＴのみで
ある。これは単一パルスであり、転送時の抵抗負荷及び
容量負荷による影響が小さい。これによって、より高速
な印字データの入力及び転送が可能となる。

【０１１３】図１９は本発明の第３の実施例における各
画素の構成とその動作とを説明する模式図である。本発
明の第３の実施例では光プリンタヘッドの構成構成が、
図１に示す本発明の第１の実施例と同様であり、その露
光動作も図１４に示す本発明の第１の実施例の動作と基
本的には同様であるが、上記の本発明の第１及び第２の
実施例では画素アレイ４を構成する各画素が単一の画素
から構成されているのに対し、本発明の第３の実施例で
は画素アレイ４を構成する各画素が複数の画素からなる
画素群を単位として駆動されるようになっており、この
画素群内の発光画素数を制御することによって、各画素
群の発光光量を階調的に変化させることができるように
した点で大きく異なっている。

【０１１４】以下、図１９を参照して本発明の第３の実
施例による光プリンタヘッドの動作について説明する。
本発明の第３の実施例では画素アレイ４を構成するｎ行
ｍ列の画素を、ｋ行ｊ列（ｋ，ｊはともに２以上の整
数）の画素からなる画素群に分割し、この画素群を印刷
時における最小画素単位として動作させ、各画素群毎に
駆動する画素数を制御し、発光素子数を変化させること
によって各画素群毎に発光光量を多段階に変化できるよ
うにしている。

【０１１５】図１９においては、ｋ＝２，ｊ＝２の場
合、すなわち各画素群を２行２列の画素から構成した場
合を例示しており、４個の発光素子をすべて点灯させた
場合からすべて消光した場合まで、各画素群毎に５段階
の発光光量が得られることが示されている。このように
構成することによって、感光体２３に対して各スポット
６９毎に５段階の露光量を得ることができ、階調印刷を
実現することが可能になる。

【０１１６】通常、階調印刷を実行するためには入力デ
ータとして、アナログ的に変化する発光量を得られるよ
うな情報を必要とするため、多階調表現を行うためには
入力データ量が増大するとともに、駆動回路の規模も著
しく大きくなるが、本発明の第３の実施例によれば、比
較的簡単な駆動回路を用い、２値データを入力として、
多階調の印刷を行うことができる。

【０１１７】このように、本発明の第３の実施例による
光プリンタヘッドでは画素アレイ４を構成する各画素を
複数画素からなる画素群に分割し、各画素群内の発光画
素数が変化自在としているので、２値データを入力とし
て、多階調の印字を行うことが可能な光プリンタヘッド
を提供することができる。

【０１１８】図２０は本発明の第４の実施例による光プ
リンタヘッドの構成を示すブロック図である。図２０に
おいて、本発明の第４の実施例による光プリンタヘッド
は絶縁基板１と、水平走査回路５３と、第１スイッチア
レイ６６と、メモリアレイ５４と、第２スイッチアレイ
６７と、バッファ５６と、画素アレイ４と、メモリ読出
し用垂直走査回路５８と、画素アレイ用垂直走査回路５
０と、メモリ書込み用垂直走査回路５７とから概略構成
されている。

【０１１９】メモリ書込み用垂直走査回路５７とメモリ
読出し用垂直走査回路５８と画素アレイ用垂直走査回路
５０と画素アレイ４とバッファ５６とはそれぞれ図２〜
図７に示す本発明の第１の実施例の各周辺回路の構成と
同様であり、その露光動作も図１４に示す本発明の第１
の実施例の動作と基本的に同様である。また、水平走査
回路５３の構成は図５に示す本発明の第１の実施例の構
成と同様でも良いし、図１８に示す本発明の第２の実施
例の構成と同様でも良い。

【０１２０】本発明の第４の実施例では光プリンタヘッ
ドの構成の中において、第１スイッチアレイ６６と第２
スイッチアレイ６７とを備えたことと、メモリアレイ５
４を構成するメモリセル６８の構造に特徴を有する。

【０１２１】図２１は図２０のメモリセル６８の一構成
例を示す回路図である。図２１において、メモリセル６
８は書込み用トランジスタ３１と、読出し用トランジス
タ３２と、インバータ３３と、コンデンサ３４と、書込
み用走査線３５と、読出し用走査線３６と、容量線３９
と、データ線５２とから構成されている。

【０１２２】書込み用トランジスタ３１のゲートＧは読
出し用走査線３６と、ソースＳはデータ線５２と、ドレ
インＤはインバータ３３の入力及びコンデンサ３４とそ
れぞれ接続されている。

【０１２３】コンデンサ３４は容量線３９と接続されて
いる。読出し用トランジスタ３２のゲートＧは書込み用
走査線３５と、ソースＳはインバータ３３の出力と、ド
レインＤはデータ線５２とにそれぞれ接続されている。

【０１２４】上記の接続がなされていれば、図２１に示
す構成以外でも構わない。また、第１スイッチアレイ６
６と第２スイッチアレイ６７とは任意のタイミングで、
ハイレベルかあるいはローレベルかの選択を行う２値素
子を、メモリアレイ５４のメモリセル行に対応して順次
配列したものである。一般的にはＮＡＮＤゲートやＮＯ
Ｒゲート等の論理ゲートが用いられるが、パルス制御に
よるスイッチングが可能である構成であれば差し支えな
い。

【０１２５】図２２は本発明の第４の実施例による光プ
リンタヘッドの駆動方法を説明するためのタイミングチ
ャートである。この図２２を参照して本発明の第４の実
施例による光プリンタヘッドの駆動方法について説明す
る。

【０１２６】図２２において、ＳＷ１，ＳＷ２はそれぞ
れ第１スイッチアレイ６６と第２スイッチアレイ６７と
に印加される信号である。ＳＷ１は水平走査回路５２に
ラッチされている１行分の印字データをメモリセル６８
に書込む時、つまり図２２のの期間においてオンとな
り、この間、ＳＷ２はオフとなる。これによって、画素
アレイ４への書込み誤作動を防ぐことができる。

【０１２７】逆に、ＳＷ２はメモリアレイ５４から画素
アレイ４への書込み時、つまり図２２のの期間におい
てオンとなり、この間、ＳＷ１はオフとなる。上記の駆
動方法において、水平走査回路５２にラッチされている
１行分の印字データをメモリセル６８に書込む際に、仮
にＳＷ２がオンになっていても、画素アレイ４になんら
影響が無い場合には第２スイッチアレイ６７を省略した
回路構成でも差し支えない。

【０１２８】このように、本発明の第４の実施例による
光プリンタヘッドによれば、メモリセルにおいて書込み
用のデータ線と、読込み用のデータ線とを共通にした構
造であっても、書込み誤作動の起こらない光プリンタヘ
ッドを提供することができる。

【０１２９】図２３は本発明の第５の実施例による光プ
リンタヘッドのメモリアレイとその周辺回路とを示すブ
ロック図である。図２３において、本発明の第５の実施
例による光プリンタヘッドは水平走査回路５３と、メモ
リアレイ５４と、センスアンプ５５と、第１スイッチア
レイ６６と、データ入力バッファ６５と、第２スイッチ
アレイ６７と、バッファ５６と、メモリ書込み用垂直走
査回路５７と、メモリ読出し用垂直走査回路５８とから
構成されている。

【０１３０】水平走査回路５３とバッファ５６とメモリ
書込み用垂直走査回路５７とメモリ読出し用垂直走査回
路５８とはそれらの構成及び動作が上述した本発明の第
１及び第２の実施例と同様である。また、第１スイッチ
アレイ６６及び第２スイッチアレイ６７はそれらの構成
及び動作が上述した本発明の第４の実施例と同様であ
る。

【０１３１】図２４は図２３のメモリセル６８の一構成
例を示す回路図である。図２４において、メモリセル６
８は第１トランジスタ６２と、第２トランジスタ６３
と、フリップフロップ回路６４と、ゲート線５９と、第
１データ線６０と、第２データ線６１とから構成されて
いる。メモリセル６８は一般的なスタティックＲＡＭ
（ＳＲＡＭ）の構成が用いられ、例えば上記のような完
全ＣＭＯＳ形が挙げられる。

【０１３２】図２５は図２３のデータ入力バッファ６５
の一構成例を示す回路図である。図２５において、デー
タ入力バッファ６５は少なくとも２個のインバータ７
１，７３と、１個のトランスファゲート７２とから構成
されている。

【０１３３】この回路は１つの入力に対し、２つの相反
する２値出力を得るものである。例えば、入力がハイの
場合には出力１がハイに、出力２がローになり、逆に入
力がローの場合には出力１がローに、出力２がハイにな
る。

【０１３４】図２６は図２３のセンスアンプ５５の一構
成例を示す回路図である。図２６において、センスアン
プ５５はメモリセル６８の第１データ線６０及び第２デ
ータ線６１のそれぞれの出力の電位差を増幅する回路で
あり、トランジスタ７４〜７８から構成されている。

【０１３５】これら図２３〜図２６を参照して本発明の
第５の実施例におけるメモリアレイ５４及びその周辺回
路の動作について説明する。書込み動作はＳＷ１をオ
ン、ＳＷ２をオフした上で行われる。メモリ書込み用垂
直走査回路５３によってメモリセル６８を含むメモリセ
ル行が選択されると、第１トランジスタ６２及び第２ト
ランジスタ６３の両者のゲートがオンとなり、第１デー
タ線６０及び第２データ線６１からそれぞれフリップフ
ロップ回路６４へ印字データが入力され、左右の記憶ノ
ードにそれぞれ保持される。

【０１３６】読出し動作はＳＷ１をオフ、ＳＷ２をオン
した上で行われる。メモリ読出し用走査回路５７によっ
てメモリセル６８を含むメモリセル行が選択されると、
第１トランジスタ６２及び第２トランジスタ６３の両者
のゲートがオンとなり、記憶ノードに保持されている印
字データがそれぞれ第１データ線６０及び第２データ線
を介してセンスアンプ５５へ出力される。

【０１３７】センスアンプ５５へ印字データが入力され
ると、第１データ線６０及び第２データ線のそれぞれの
信号の電位差に応じてハイ、あるいはローの信号を増幅
し、バッファ５６を介して画素アレイ４へ出力される。

【０１３８】このように、本発明の第５の実施例による
光プリンタヘッドでは、メモリセル構造にスタティック
ＲＡＭを用いても、本発明の第１の実施例に示す光プリ
ンタヘッドと同様の動作を行うことが可能な光プリンタ
ヘッドを提供することができる。

【０１３９】図２７は本発明の第６の実施例による光プ
リンタヘッドの駆動方法を説明するためのタイミングチ
ャートである。本発明の第６の実施例による光プリンタ
ヘッドの構成は図１に示す本発明の第１の実施例と同様
であるので、その図示は省略する。また、水平走査回
路、メモリアレイ、メモリ読出し用垂直走査回路、メモ
リ書込み用垂直走査回路、バッファ、画素アレイ、画素
アレイ用垂直走査回路の各回路構成や動作方法も上述し
た本発明の第１の実施例と同様である。

【０１４０】本発明の第１の実施例による光プリンタヘ
ッドの駆動方法によると、ある水平走査期間で入力され
た画素アレイ１行分の印字データは、次の水平走査期間
においてメモりアレイへと書込まれ、さらに次の水平走
査期間において画素アレイに書込まれるのに対し、本発
明の第６の実施例ではある水平走査期間で入力された画
素アレイ１行分の印字データが、次の水平走査期間の開
始時においてメモリアレイへ書込まれ、同期間内に画素
アレイに書込まれる点で大きく異なっている。

【０１４１】この図２７を参照して本発明の第６の実施
例による光プリンタヘッドの駆動方法について説明す
る。図２７において、画素アレイ１行分の印字データ入
力は上述した本発明の第１の実施例と同じく、水平クロ
ックＤＣＬＫに合わせてスタート信号ＤＳＴが印加され
ることによって開始され、水平走査期間中に入力が終了
する。

【０１４２】ラッチ信号ＬＡＴは水平走査期間開始時に
印加され、前水平走査期間にラッチされていた印字デー
タがメモリアレイの任意のメモリセル行に転送され、そ
れぞれのメモリセルに保持される。メモリアレイへの書
込みが終了した後、メモリアレイから画素アレイへの転
送が行われるが、これも上述した本発明の第１の実施例
と同様である。

【０１４３】このように、本発明の第６の実施例による
光プリンタヘッドの駆動方法では、ある水平走査期間に
入力された画素アレイ１行分の印字データが、次の水平
走査期間において画素アレイへ書込まれ、その結果、発
光素子が発光あるいは消光動作を行うことが可能な光プ
リンタヘッドを提供することができる。

【０１４４】以上、本発明の各実施例を図面によって詳
述してきたが、具体的な構成はこれらの実施例に限られ
たものではなく、本発明の要旨を逸脱しない範囲の設計
の変更等があっても、本発明に含まれる。例えば、本発
明の光プリンタヘッドは電子写真システムに限らず、他
のコンピュータ利用印刷システムにおいても利用可能で
ある。

【０１４５】このように、本発明の光プリンタヘッドに
よれば、発光光量の小さい発光素子を用いても、所要の
感光を高速に行うことができるとともに、多階調の印刷
を行うことができる。また、感光体の露光量に対する表
面電位の特性に応じた感光駆動を行うことができる。さ
らに、印刷対象物がずれて挿入された場合でも、入力デ
ータをずれ量に応じてシフトすることによって、ずれの
補正を行うことができるとともに、２値データ入力によ
って多階調の印刷を実現することができる。

【０１４６】

【発明の効果】以上説明したように本発明によれば、発
光素子を含む画素を行方向と列方向とに二次元に配列し
た画素アレイと、外部から入力された印字データを保持
するメモリセルを行方向と列方向とに二次元に配列した
メモリアレイと、メモリアレイにおける各メモリセル列
にデータ信号を供給する水平走査回路と、メモリアレイ
における各メモリセルに２値データを書込むためにメモ
リセル行を順次選択する第１の垂直走査回路と、メモリ
アレイにおける各メモリセルから２値データを読出すた
めに前記メモリセル行を任意に選択する回路と、画素ア
レイにおける各画素行を順次選択する第２の垂直走査回
路と、メモリアレイと画素アレイとの転送経路中に位置
するバッファとを光プリンタヘッドに含み、画素アレイ
における画素行と発光素子によって感光される感光体の
回転軸とが平行でありかつ発光素子の発光方向と感光体
の表面とが対向した状態において、画素アレイの第ｎ番
目（ｎは１以上の整数）の素子の発光及び消光のうちの
一方で感光体表面上のスポットが照射される状態と照射
されない状態とのうちのいずれかの状態とし、スポット
が第（ｎ＋１）番目の素子を通過している期間に画素ア
レイの第（ｎ＋１）番目の素子の発光及び消光のうちの
一方で感光体表面上のスポットが照射される状態と照射
されない状態とのうちのいずれかの状態とすることによ
って、駆動周波数の小さいドライバＩＣを用いても駆動
することができ、高密度化・小型化・高速印字を容易に
実現することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例による光プリンタヘッド
の構成を示すブロック図である。

【図２】図１のメモリ読出し用垂直走査回路の構成を示
すブロック図である。

【図３】図１の画素アレイ用垂直走査回路の構成を示す
ブロック図である。

【図４】図１のメモリ書込み用垂直走査回路の構成を示
すブロック図である。

【図５】図１の水平走査回路の構成を示すブロック図で
ある。

【図６】本発明の第１の実施例によるメモリセルの一構
成例を示す図である。

【図７】本発明の第１の実施例による画素の構成を示す
回路図である。

【図８】本発明の第１の実施例による光プリンタヘッド
を用いた光プリンタの発光面の構成を示す模式図であ
る。

【図９】本発明の第１の実施例における水平走査回路の
駆動方法を説明するためのタイミングチャートである。

【図１０】本発明の第１の実施例における光プリンタヘ
ッドの駆動方法を説明するためのタイミングチャートで
ある。

【図１１】本発明の第１の実施例における光プリンタヘ
ッドの駆動方法を説明するためのタイミングチャートで
ある。

【図１２】本発明の第１の実施例における光プリンタヘ
ッドの駆動方法を説明するためのタイミングチャートで
ある。

【図１３】本発明の第１の実施例における光プリンタヘ
ッドの駆動方法を説明するためのタイミングチャートで
ある。

【図１４】（ａ）〜（ｄ）は本発明の第１の実施例にお
ける露光動作を説明するための図である。

【図１５】本発明の第１の実施例の感光体表面上におけ
るスポット部分の電位の変化を示す図である。

【図１６】（ａ），（ｂ）は本発明の第１の実施例によ
る光プリンタヘッドでの印字データの推移を説明するた
めの模式図である。

【図１７】（ａ），（ｂ）は本発明の第１の実施例によ
る光プリンタヘッドでの印字データの推移を説明するた
めの模式図である。

【図１８】本発明の第２の実施例による光プリンタヘッ
ドの水平走査回路の構成を示すブロック図である。

【図１９】本発明の第３の実施例における各画素の構成
とその動作とを説明する模式図である。

【図２０】本発明の第４の実施例による光プリンタヘッ
ドの構成を示すブロック図である。

【図２１】図２０のメモリセルの一構成例を示す回路図
である。

【図２２】本発明の第４の実施例による光プリンタヘッ
ドの駆動方法を説明するためのタイミングチャートであ
る。

【図２３】本発明の第５の実施例による光プリンタヘッ
ドのメモリアレイとその周辺回路とを示すブロック図で
ある。

【図２４】図２３のメモリセルの一構成例を示す回路図
である。

【図２５】図２３のデータ入力バッファの一構成例を示
す回路図である。

【図２６】図２３のセンスアンプの一構成例を示す回路
図である。

【図２７】本発明の第６の実施例による光プリンタヘッ
ドの駆動方法を説明するためのタイミングチャートであ
る。

【図２８】従来のライン光源を用いた光プリンタの全体
構成を示す側面図である。

【符号の説明】

１絶縁基板２，５８メモリ読出し用垂直走査回路３，５３水平走査回路４画素アレイ５，７，２８，４６シフトレジスタ６，９，１６，１９，３０，４９，５６バッファ８，４８ラッチ１０，５４メモリアレイ１１，１１1 ，１１2 発光素子１２駆動トランジスタ１３選択トランジスタ１４，３４コンデンサ１５，５０画素アレイ用垂直走査回路１７，５７メモリ書込み用垂直走査回路１８アドレスデコーダ２１光プリンタヘッド２２集光光学系２３感光体２９スイッチ３１書込み用トランジスタ３２読出し用トランジスタ３３，７１，７３インバータ３５，３６読出し用走査線３７書込み用データ線３８読出し用データ線３９容量線４０画素用走査線４１画素用データ線４７データレジスタ５２データ線５５センスアンプ５９ゲート線６０第１データ線６１第２データ線６２第１トランジスタ６３第２トランジスタ６４フリップフロップ回路６５データ入力バッファ６６第１スイッチアレイ６７第２スイッチアレイ６８メモリセル６９スポット７２トランスファゲート７４〜７８トランジスタ

Claims

【特許請求の範囲】

【請求項１】発光素子を含む画素を行方向と列方向と
に二次元に配列した画素アレイと、外部から入力された
印字データを保持するメモリセルを行方向と列方向とに
二次元に配列したメモリアレイと、前記メモリアレイに
おける各メモリセル列にデータ信号を供給する水平走査
回路と、前記メモリアレイにおける各メモリセルに２値
データを書込むためにメモリセル行を順次選択する第１
の垂直走査回路と、前記メモリアレイにおける各メモリ
セルから２値データを読出すために前記メモリセル行を
任意に選択する回路と、前記画素アレイにおける各画素
行を順次選択する第２の垂直走査回路と、前記メモリア
レイと前記画素アレイとの転送経路中に位置するバッフ
ァとを有することを特徴とする光プリンタヘッド。
【請求項２】前記水平走査回路と前記第１の垂直走査
回路と前記メモリセル行を選択する回路と前記第２の垂
直走査回路と前記バッファと前記メモリセルを構成する
回路と前記画素を構成する回路とを同一の絶縁基板上に
形成してなることを特徴とする請求項１記載の光プリン
タヘッド。
【請求項３】前記発光素子が有機エレクトロルミネセ
ンス素子からなることを特徴とする請求項１または請求
項２記載の光プリンタヘッド。
【請求項４】前記水平走査回路と前記第１の垂直走査
回路と前記メモリセル行を選択する回路と前記第２の垂
直走査回路と前記バッファと前記メモリセルを構成する
回路と前記画素を構成する回路とを多結晶シリコン薄膜
トランジスタから構成したことを特徴とする請求項１か
ら請求項３のいずれか記載の光プリンタヘッド。
【請求項５】発光素子を含む画素を行方向と列方向と
に二次元に配列した画素アレイと、外部から入力された
印字データを保持するメモリセルを行方向と列方向に二
次元に配列したメモリアレイと、前記メモリアレイにお
ける各メモリセル列にデータ信号を供給する水平走査回
路と、前記メモリアレイにおける各メモリセルに２値デ
ータを書込むためにメモリセル行を順次選択する第１の
垂直走査回路と、前記メモリアレイにおける各メモリセ
ルから２値データを読出すために前記メモリセル行を任
意に選択する回路と、前記画素アレイにおける各画素行
を順次選択する第２の垂直走査回路と、前記水平走査回
路と前記メモリアレイとの間の転送経路中に位置するス
イッチアレイと、前記メモリアレイと前記画素アレイと
の転送経路中に位置するバッファとを有することを特徴
とする光プリンタヘッド。
【請求項６】前記水平走査回路と前記第１の垂直走査
回路と前記メモリセル行を選択する回路と前記第２の垂
直走査回路と前記バッファと前記スイッチアレイと前記
メモリセルを構成する回路と前記画素を構成する回路と
を同一の絶縁基板上に形成してなることを特徴とする請
求項５記載の光プリンタヘッド。
【請求項７】前記発光素子が有機エレクトロルミネセ
ンス素子からなることを特徴とする請求項５または請求
項６記載の光プリンタヘッド。
【請求項８】前記水平走査回路と前記第１の垂直走査
回路と前記メモリセル行を選択する回路と前記第２の垂
直走査回路と前記バッファと前記スイッチアレイと前記
メモリセルを構成する回路と前記画素を構成する回路と
を多結晶シリコン薄膜トランジスタから構成したことを
特徴とする請求項５から請求項７のいずれか記載の光プ
リンタヘッド。
【請求項９】発光素子を含む画素を行方向と列方向と
に二次元に配列した画素アレイと、外部から入力された
印字データを保持するメモリセルを行方向と列方向とに
二次元に配列したメモリアレイと、前記メモリアレイに
おける各メモリセル列にデータ信号を供給する水平走査
回路と、前記メモリアレイにおける各メモリセルに２値
データを書込むためにメモリセル行を順次選択する第１
の垂直走査回路と、前記メモリアレイにおける各メモリ
セルから２値データを読出すために前記メモリセル行を
任意に選択する回路と、前記画素アレイにおける各画素
行を順次選択する第２の垂直走査回路と、前記水平走査
回路と前記メモリアレイとの間の転送経路中に位置する
第１のスイッチアレイと、前記メモリアレイと前記画素
アレイとの転送経路中に位置する第２のスイッチアレイ
及びバッファとを有することを特徴とする光プリンタヘ
ッド。
【請求項１０】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記第１のスイッチアレ
イと前記第２のスイッチアレイと前記メモリセルを構成
する回路と前記画素を構成する回路とを同一の絶縁基板
上に形成してなることを特徴とする請求項９記載の光プ
リンタヘッド。
【請求項１１】前記発光素子が有機エレクトロルミネ
センス素子からなることを特徴とする請求項９または請
求項１０記載の光プリンタヘッド。
【請求項１２】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記第１スイッチアレイ
と前記第２スイッチアレイと前記メモリセルを構成する
回路と前記画素を構成する回路とを多結晶シリコン薄膜
トランジスタから構成したことを特徴とする請求項９か
ら請求項１１のいずれか記載の光プリンタヘッド。
【請求項１３】発光素子を含む画素を行方向と列方向
とに二次元に配列した画素アレイと、外部から入力され
た印字データを保持するメモリセルを行方向と列方向と
に二次元に配列したメモリアレイと、前記メモリアレイ
における各メモリセル列にデータ信号を供給する水平走
査回路と、前記メモリアレイにおける各メモリセルに２
値データを書込むためにメモリセル行を順次選択する第
１の垂直走査回路と、前記メモリアレイにおける各メモ
リセルから２値データを読出すために前記メモリセル行
を任意に選択する回路と、前記画素アレイにおける各画
素行を順次選択する第２の垂直走査回路と、前記メモリ
アレイと前記画素アレイとの転送経路中に位置するバッ
ファとを光プリンタヘッドに含み、前記画素アレイにおける画素行と前記発光素子によって
感光される感光体の回転軸とが平行でありかつ前記発光
素子の発光方向と前記感光体の表面とが対向した状態に
おいて、前記画素アレイの第ｎ番目（ｎは１以上の整
数）の素子の発光及び消光のうちの一方で前記感光体表
面上のスポットが照射される状態と照射されない状態と
のうちのいずれかの状態とし、前記スポットが第（ｎ＋
１）番目の素子を通過している期間に前記画素アレイの
第（ｎ＋１）番目の素子の発光及び消光のうちの一方で
前記感光体表面上のスポットが照射される状態と照射さ
れない状態とのうちのいずれかの状態とするようにした
ことを特徴とする光プリンタヘッドの駆動方法。
【請求項１４】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記メモリセルを構成す
る回路と前記画素を構成する回路とを同一の絶縁基板上
に形成するようにしたことを特徴とする請求項１３記載
の光プリンタヘッドの駆動方法。
【請求項１５】前記発光素子が有機エレクトロルミネ
センス素子からなることを特徴とする請求項１３または
請求項１４記載の光プリンタヘッドの駆動方法。
【請求項１６】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記メモリセルを構成す
る回路と前記画素を構成する回路とを多結晶シリコン薄
膜トランジスタから構成するようにしたことを特徴とす
る請求項１３から請求項１５のいずれか記載の光プリン
タヘッドの駆動方法。
【請求項１７】前記感光ドラムが前記画素アレイの１
画素行分を移動する期間を主走査期間として、前記主走
査期間中に外部から入力される印字データを前記水平走
査回路へ入力する動作と、前記印字データを外部から入
力されるラッチ信号によって前記水平走査回路内のラッ
チ回路に保持される動作とが行い、かつ外部から入力さ
れる印字データを前記水平走査回路へ入力する動作中に
前記メモリアレイからの印字データの読出しと前記画素
アレイへの書込みとを行うことで順次前記画素アレイ内
の前記発光素子の発光及び消光の一方を行う動作と、前
記水平走査回路内に保持されている１行分の印字データ
を前記メモリセルへ書込む動作とを行うようにしたこと
を特徴とする請求項１３から請求項１６のいずれか記載
の光プリンタヘッドの駆動方法。
【請求項１８】前記画素アレイを同一行方向と同一列
方向とに複数の画素からなる複数の画素群に分割すると
ともに、前記画素群において発光させる画素数を変化さ
せることで多階調を表すようにしたことを特徴とする請
求項１３から請求項１７のいずれか記載の光プリンタヘ
ッドの駆動方法。
【請求項１９】発光素子を含む画素を行方向と列方向
とに二次元に配列した画素アレイと、外部から入力され
た印字データを保持するメモリセルを行方向と列方向に
二次元に配列したメモリアレイと、前記メモリアレイに
おける各メモリセル列にデータ信号を供給する水平走査
回路と、前記メモリアレイにおける各メモリセルに２値
データを書込むためにメモリセル行を順次選択する第１
の垂直走査回路と、前記メモリアレイにおける各メモリ
セルから２値データを読出すために前記メモリセル行を
任意に選択する回路と、前記画素アレイにおける各画素
行を順次選択する第２の垂直走査回路と、前記水平走査
回路と前記メモリアレイとの間の転送経路中に位置する
スイッチアレイと、前記メモリアレイと前記画素アレイ
との転送経路中に位置するバッファとを光プリンタヘッ
ドに含み、前記画素アレイにおける画素行と前記発光素子によって
感光される感光体の回転軸とが平行でありかつ前記発光
素子の発光方向と前記感光体の表面とが対向した状態に
おいて、前記画素アレイの第ｎ番目（ｎは１以上の整
数）の素子の発光及び消光のうちの一方で前記感光体表
面上のスポットが照射される状態と照射されない状態と
のうちのいずれかの状態とし、前記スポットが第（ｎ＋
１）番目の素子を通過している期間に前記画素アレイの
第（ｎ＋１）番目の素子の発光及び消光のうちの一方で
前記感光体表面上のスポットが照射される状態と照射さ
れない状態とのうちのいずれかの状態とするようにした
ことを特徴とする光プリンタヘッドの駆動方法。
【請求項２０】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記スイッチアレイと前
記メモリセルを構成する回路と前記画素を構成する回路
とを同一の絶縁基板上に形成するようにしたことを特徴
とする請求項１９記載の光プリンタヘッドの駆動方法。
【請求項２１】前記発光素子が有機エレクトロルミネ
センス素子からなることを特徴とする請求項１９または
請求項２０記載の光プリンタヘッドの駆動方法。
【請求項２２】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記スイッチアレイと前
記メモリセルを構成する回路と前記画素を構成する回路
とを多結晶シリコン薄膜トランジスタから構成するよう
にしたことを特徴とする請求項１９から請求項２１のい
ずれか記載の光プリンタヘッドの駆動方法。
【請求項２３】前記感光ドラムが前記画素アレイの１
画素行分を移動する期間を主走査期間として、前記主走
査期間中に外部から入力される印字データを前記水平走
査回路へ入力する動作と、前記印字データを外部から入
力されるラッチ信号によって前記水平走査回路内のラッ
チ回路に保持される動作とが行い、かつ外部から入力さ
れる印字データを前記水平走査回路へ入力する動作中に
前記メモリアレイからの印字データの読出しと前記画素
アレイへの書込みとを行うことで順次前記画素アレイ内
の前記発光素子の発光及び消光の一方を行う動作と、前
記水平走査回路内に保持されている１行分の印字データ
を前記メモリセルへ書込む動作とを行うようにしたこと
を特徴とする請求項１９から請求項２２のいずれか記載
の光プリンタヘッドの駆動方法。
【請求項２４】前記画素アレイを同一行方向と同一列
方向とに複数の画素からなる複数の画素群に分割すると
ともに、前記画素群において発光させる画素数を変化さ
せることで多階調を表すようにしたことを特徴とする請
求項１９から請求項２３のいずれか記載の光プリンタヘ
ッドの駆動方法。
【請求項２５】発光素子を含む画素を行方向と列方向
とに二次元に配列した画素アレイと、外部から入力され
た印字データを保持するメモリセルを行方向と列方向と
に二次元に配列したメモリアレイと、前記メモリアレイ
における各メモリセル列にデータ信号を供給する水平走
査回路と、前記メモリアレイにおける各メモリセルに２
値データを書込むためにメモリセル行を順次選択する第
１の垂直走査回路と、前記メモリアレイにおける各メモ
リセルから２値データを読出すために前記メモリセル行
を任意に選択する回路と、前記画素アレイにおける各画
素行を順次選択する第２の垂直走査回路と、前記水平走
査回路と前記メモリアレイとの間の転送経路中に位置す
る第１のスイッチアレイと、前記メモリアレイと前記画
素アレイとの転送経路中に位置する第２のスイッチアレ
イ及びバッファとを光プリンタヘッドに含み、前記画素アレイにおける画素行と前記発光素子によって
感光される感光体の回転軸とが平行でありかつ前記発光
素子の発光方向と前記感光体の表面とが対向した状態に
おいて、前記画素アレイの第ｎ番目（ｎは１以上の整
数）の素子の発光及び消光のうちの一方で前記感光体表
面上のスポットが照射される状態と照射されない状態と
のうちのいずれかの状態とし、前記スポットが第（ｎ＋
１）番目の素子を通過している期間に前記画素アレイの
第（ｎ＋１）番目の素子の発光及び消光のうちの一方で
前記感光体表面上のスポットが照射される状態と照射さ
れない状態とのうちのいずれかの状態とするようにした
ことを特徴とする光プリンタヘッドの駆動方法。
【請求項２６】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記第１のスイッチアレ
イと前記第２のスイッチアレイと前記メモリセルを構成
する回路と前記画素を構成する回路とを同一の絶縁基板
上に形成するようにしたことを特徴とする請求項２５記
載の光プリンタヘッドの駆動方法。
【請求項２７】前記発光素子が有機エレクトロルミネ
センス素子からなることを特徴とする請求項２５または
請求項２６記載の光プリンタヘッドの駆動方法。
【請求項２８】前記水平走査回路と前記第１の垂直走
査回路と前記メモリセル行を選択する回路と前記第２の
垂直走査回路と前記バッファと前記第１スイッチアレイ
と前記第２スイッチアレイと前記メモリセルを構成する
回路と前記画素を構成する回路とを多結晶シリコン薄膜
トランジスタから構成するようにしたことを特徴とする
請求項２５から請求項２７のいずれか記載の光プリンタ
ヘッドの駆動方法。
【請求項２９】前記感光ドラムが前記画素アレイの１
画素行分を移動する期間を主走査期間として、前記主走
査期間中に外部から入力される印字データを前記水平走
査回路へ入力する動作と、前記印字データを外部から入
力されるラッチ信号によって前記水平走査回路内のラッ
チ回路に保持される動作とが行い、かつ外部から入力さ
れる印字データを前記水平走査回路へ入力する動作中に
前記メモリアレイからの印字データの読出しと前記画素
アレイへの書込みとを行うことで順次前記画素アレイ内
の前記発光素子の発光及び消光の一方を行う動作と、前
記水平走査回路内に保持されている１行分の印字データ
を前記メモリセルへ書込む動作とを行うようにしたこと
を特徴とする請求項２５から請求項２８のいずれか記載
の光プリンタヘッドの駆動方法。
【請求項３０】前記画素アレイを同一行方向と同一列
方向とに複数の画素からなる複数の画素群に分割すると
ともに、前記画素群において発光させる画素数を変化さ
せることで多階調を表すようにしたことを特徴とする請
求項２５から請求項２９のいずれか記載の光プリンタヘ
ッドの駆動方法。