JPH0698038A - 従来の絶縁変圧器を含まないモデムおよびモデムからそのような変圧器を除去する方法 - Google Patents
従来の絶縁変圧器を含まないモデムおよびモデムからそのような変圧器を除去する方法Info
- Publication number
- JPH0698038A JPH0698038A JP5132043A JP13204393A JPH0698038A JP H0698038 A JPH0698038 A JP H0698038A JP 5132043 A JP5132043 A JP 5132043A JP 13204393 A JP13204393 A JP 13204393A JP H0698038 A JPH0698038 A JP H0698038A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- digital
- modem
- analog
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
Abstract
(57)【要約】
【目的】 大型絶縁変圧器を排除し、アナログ入来信号
からの変換後、かつ出力アナログ信号への変換前に、デ
ィジタルインタフェースでのアイソレーションを提供す
る。 【構成】 ディジタルアイソレーション付モデムは、デ
ータアクセス装置（１７）から比較的大きく重い絶縁変
圧器を除去し、マルチプレクサとデマルチプレクサとを
備えた集積化されたアナログ装置（１１′）とディジタ
ル信号プロセッサ（１３′）との間を、２の小さなパル
ストランス（２５、２７）で置換えて、アナログの歪み
と多数のリードを除去し、ラップトップ／パームトップ
コンピュータへの適用を可能にし、その一方でデータ速
度を増す。サージ保護との組合せにより、これは非コモ
ンモードとコモンモードの両方での保護を可能にする。
からの変換後、かつ出力アナログ信号への変換前に、デ
ィジタルインタフェースでのアイソレーションを提供す
る。 【構成】 ディジタルアイソレーション付モデムは、デ
ータアクセス装置（１７）から比較的大きく重い絶縁変
圧器を除去し、マルチプレクサとデマルチプレクサとを
備えた集積化されたアナログ装置（１１′）とディジタ
ル信号プロセッサ（１３′）との間を、２の小さなパル
ストランス（２５、２７）で置換えて、アナログの歪み
と多数のリードを除去し、ラップトップ／パームトップ
コンピュータへの適用を可能にし、その一方でデータ速
度を増す。サージ保護との組合せにより、これは非コモ
ンモードとコモンモードの両方での保護を可能にする。
Description
【０００１】
【発明の背景】この出願は、同一の発明者による「アク
ティブサージ除去回路（ACTIVE SURGEREJECTION CIRCUI
T）」と標題を付けられ、共通の譲受人に譲渡された、
同時出願の米国特許出願に関する。
ティブサージ除去回路（ACTIVE SURGEREJECTION CIRCUI
T）」と標題を付けられ、共通の譲受人に譲渡された、
同時出願の米国特許出願に関する。
【０００２】
【発明の分野】この発明は、モデムに関し、より特定的
には、アナログの歪みを回避するために、アナログ信号
領域からディジタル信号領域へとアイソレーションを変
える一方で、比較的大型の絶縁変圧器をモデムから除
き、かつ絶縁変圧器を除去する。
には、アナログの歪みを回避するために、アナログ信号
領域からディジタル信号領域へとアイソレーションを変
える一方で、比較的大型の絶縁変圧器をモデムから除
き、かつ絶縁変圧器を除去する。
【０００３】
【先行技術】先行技術の１つの問題は、電話回線とモデ
ムとの間でインタフェースするデータアクセス装置（Ｄ
ＡＡ）が、新しい「クレジットカード状の」最小サイズ
のモデムカードには大きすぎかつ重すぎるという事実で
ある。
ムとの間でインタフェースするデータアクセス装置（Ｄ
ＡＡ）が、新しい「クレジットカード状の」最小サイズ
のモデムカードには大きすぎかつ重すぎるという事実で
ある。
【０００４】データ速度が増すのにつれて、モデムのサ
イズは縮小しつつある。モデムは、すべてのラップトッ
プ／パームトップコンピュータにとって不可欠な部分と
なってきている。これらのコンピュータは小型であるた
め、大きさと重量が重んじられる。データ速度が増して
きているので、歪みを最小限に抑えることが絶対に必要
である。歪みは、高速モデムを制限する要素の１つであ
る。
イズは縮小しつつある。モデムは、すべてのラップトッ
プ／パームトップコンピュータにとって不可欠な部分と
なってきている。これらのコンピュータは小型であるた
め、大きさと重量が重んじられる。データ速度が増して
きているので、歪みを最小限に抑えることが絶対に必要
である。歪みは、高速モデムを制限する要素の１つであ
る。
【０００５】今日市場で入手可能な多くのモデムは、Ｄ
ＡＡ部分において絶縁変圧器を利用する。変圧器は電子
回路を保護するが、それはまた、歪みを導入し、回路面
積を消費し、かつモデム部分の最も重い部分である。ポ
ータブルコンピュータの場合、重量を最小にすることは
優先度の高い条件である。
ＡＡ部分において絶縁変圧器を利用する。変圧器は電子
回路を保護するが、それはまた、歪みを導入し、回路面
積を消費し、かつモデム部分の最も重い部分である。ポ
ータブルコンピュータの場合、重量を最小にすることは
優先度の高い条件である。
【０００６】トランスおよびそれに伴う歪みを排除する
ことによって、モデムのデータ速度能力の向上が実現さ
れる。サイズ、重量およびコストもまた、目ざましく減
じられる。
ことによって、モデムのデータ速度能力の向上が実現さ
れる。サイズ、重量およびコストもまた、目ざましく減
じられる。
【０００７】モデムの性能の向上とサイズの縮小とにお
いて、目ざましい進歩がとげられてきているにもかかわ
らず、ＤＡＡのインタフェース回路には、比較的に変化
がないままである。実際、ラップトップコンピュータの
設計の中には、モデムの回路の中でＤＡＡがそれ以外の
残りの部分とほぼ同じくらいの場所をとっているものも
ある。
いて、目ざましい進歩がとげられてきているにもかかわ
らず、ＤＡＡのインタフェース回路には、比較的に変化
がないままである。実際、ラップトップコンピュータの
設計の中には、モデムの回路の中でＤＡＡがそれ以外の
残りの部分とほぼ同じくらいの場所をとっているものも
ある。
【０００８】今までは、設計者たちは部品をより密着さ
せて詰込むことにより、実装の制限範囲内に留まること
ができてきた。しかしながら、設計者たちは今やＵＬお
よびパート６８の高電圧絶縁破壊テストを満たすにあた
っての問題を経験しているため、急速に限界に達しつつ
ある。加えて、ＤＡＡ構成要素の物理的サイズが、新型
のポケットコンピュータにモデムを設置することを妨げ
ている。
せて詰込むことにより、実装の制限範囲内に留まること
ができてきた。しかしながら、設計者たちは今やＵＬお
よびパート６８の高電圧絶縁破壊テストを満たすにあた
っての問題を経験しているため、急速に限界に達しつつ
ある。加えて、ＤＡＡ構成要素の物理的サイズが、新型
のポケットコンピュータにモデムを設置することを妨げ
ている。
【０００９】ＤＡＡの中で最も大きい構成要素の１つ
は、変圧器である。機能的には、変圧器は設計上の２つ
の要求を満たすものである。
は、変圧器である。機能的には、変圧器は設計上の２つ
の要求を満たすものである。
【００１０】第１に、それは電話回路網とユーザとの間
で必要な高電圧アイソレーションを提供する。米国で
は、ＦＣＣパート６８によりこれが特定されており、こ
れは１５００ボルトを必要とする。他の国々では、この
アイソレーションは３７５０ボルトにまで上るかもしれ
ない。
で必要な高電圧アイソレーションを提供する。米国で
は、ＦＣＣパート６８によりこれが特定されており、こ
れは１５００ボルトを必要とする。他の国々では、この
アイソレーションは３７５０ボルトにまで上るかもしれ
ない。
【００１１】第２に、それは通信ライン上に通常存在す
るノイズ信号の良好なコモンモード除去を提供するとと
もに、パート６８と適合するのに必要なバランスインタ
フェース回路を提供する。
るノイズ信号の良好なコモンモード除去を提供するとと
もに、パート６８と適合するのに必要なバランスインタ
フェース回路を提供する。
【００１２】これらの要求を両方とも支持し、かつ非常
に低い歪みレベルをなお維持すると、結果として変圧器
は比較的大型になる。たとえば、ｖ３２のような、新し
い高性能モデムは、−７０ｄＢｍまたはそれ以下の歪み
レベルを必要とする。これらのレベルに達するには、特
殊な磁気物質および大きな物理的サイズが必要である。
に低い歪みレベルをなお維持すると、結果として変圧器
は比較的大型になる。たとえば、ｖ３２のような、新し
い高性能モデムは、−７０ｄＢｍまたはそれ以下の歪み
レベルを必要とする。これらのレベルに達するには、特
殊な磁気物質および大きな物理的サイズが必要である。
【００１３】これらの問題に基づけば、アナログ絶縁変
圧器の代替物が必要であることが明らかである。
圧器の代替物が必要であることが明らかである。
【００１４】アナログ回路の経路では、アイソレーショ
ン回路を付け加えようとするなら、常に歪みを追加する
という問題があることを、実験は示している。
ン回路を付け加えようとするなら、常に歪みを追加する
という問題があることを、実験は示している。
【００１５】
【発明の概要】この発明は、大型絶縁変圧器を排除し、
アナログ入来信号からの変換後、かつ出力アナログ信号
への変換前に、ディジタルインタフェースでのアイソレ
ーションを提供する。この点では、アナログの歪みとの
関わりがよりずっと少ないアイソレーションを提供する
ことが可能である。新しいアイソレーションは、好まし
くは、２つの小型パルストランスの形で、磁気によるも
のである。光学系のような他のディジタルアイソレーシ
ョン方法もまた、新しくかつ適用可能である。
アナログ入来信号からの変換後、かつ出力アナログ信号
への変換前に、ディジタルインタフェースでのアイソレ
ーションを提供する。この点では、アナログの歪みとの
関わりがよりずっと少ないアイソレーションを提供する
ことが可能である。新しいアイソレーションは、好まし
くは、２つの小型パルストランスの形で、磁気によるも
のである。光学系のような他のディジタルアイソレーシ
ョン方法もまた、新しくかつ適用可能である。
【００１６】ロックウェルのモデムアーキテクチャは、
アイソレーション回路を取入れる理想的な構成を提供す
る。これはディジタル信号プロセッサ（ＤＳＰまたはＣ
ＳＰＸ）と集積化されたアナログ（ＩＡ）装置との間に
おいてである。機能上、このインタフェースでの信号は
ディジタルで、かつデータ速度は中位である。現在、Ｃ
ＳＰＸとＩＡとの間のインタフェースは、約１５の個別
のラインから構成され、それらのラインはデータ、タイ
ミングおよび制御を含む。
アイソレーション回路を取入れる理想的な構成を提供す
る。これはディジタル信号プロセッサ（ＤＳＰまたはＣ
ＳＰＸ）と集積化されたアナログ（ＩＡ）装置との間に
おいてである。機能上、このインタフェースでの信号は
ディジタルで、かつデータ速度は中位である。現在、Ｃ
ＳＰＸとＩＡとの間のインタフェースは、約１５の個別
のラインから構成され、それらのラインはデータ、タイ
ミングおよび制御を含む。
【００１７】これらの並列信号は、結合されて２つの直
列データストリーム、すなわち１つの入力および１つの
出力になる。このデータは時分割多重の、自己クロッキ
ング機構においてコード化される。すべての直列的なコ
ード化およびデコードは、ＣＳＰＸおよびＩＡ装置の中
に組込まれている。
列データストリーム、すなわち１つの入力および１つの
出力になる。このデータは時分割多重の、自己クロッキ
ング機構においてコード化される。すべての直列的なコ
ード化およびデコードは、ＣＳＰＸおよびＩＡ装置の中
に組込まれている。
【００１８】水上／陸上電話システムのために、モデム
は、金属性電圧サージテストに合格しなければならな
い。このテストは、モデムのＴＩＰとＲＩＮＧとの間に
８００ボルトのパルスを与えるというものである。モデ
ムがオンフック状態にあるときは、起動リレーはオフ
（開）であり、したがってサージが電子回路の中に入る
ことは妨げられるので、問題はない。この８００ボルト
のサージはモデムがオフフック状態の間にもまた与えら
れるが、このときラインスイッチは閉じており、８００
ボルトのサージはこの電子回路に取返しのつかない損傷
を与える可能性がある。
は、金属性電圧サージテストに合格しなければならな
い。このテストは、モデムのＴＩＰとＲＩＮＧとの間に
８００ボルトのパルスを与えるというものである。モデ
ムがオンフック状態にあるときは、起動リレーはオフ
（開）であり、したがってサージが電子回路の中に入る
ことは妨げられるので、問題はない。この８００ボルト
のサージはモデムがオフフック状態の間にもまた与えら
れるが、このときラインスイッチは閉じており、８００
ボルトのサージはこの電子回路に取返しのつかない損傷
を与える可能性がある。
【００１９】上述の発明が、ＤＡＡにおいてハイレベル
の、速やかに上昇するサージの出現を感知する検出器回
路と結合されるなら、相乗的な結果が得られる。この回
路は、サージが損害を与える大きさに達し得る前に、電
子回路を回線から解き離す。このアクティブ除去回路
は、サージ保護装置として機能し、金属酸化物バリスタ
（ＭＯＶ）および絶縁変圧器にとって代わり、かつ従来
のリレーと置換えられる回線起動スイッチを提供する。
構成要素総数は、変圧器、ＭＯＶおよびリレーを除去す
ることにより減らされる。
の、速やかに上昇するサージの出現を感知する検出器回
路と結合されるなら、相乗的な結果が得られる。この回
路は、サージが損害を与える大きさに達し得る前に、電
子回路を回線から解き離す。このアクティブ除去回路
は、サージ保護装置として機能し、金属酸化物バリスタ
（ＭＯＶ）および絶縁変圧器にとって代わり、かつ従来
のリレーと置換えられる回線起動スイッチを提供する。
構成要素総数は、変圧器、ＭＯＶおよびリレーを除去す
ることにより減らされる。
【００２０】
【好ましい実施例の説明】現在、ロックウェルのモデム
は、データアクセス装置（ＤＡＡ）９、集積化されたア
ナログ（ＩＡ）装置１１（図１）およびディジタル信号
プロセッサ１３（ＤＳＰ）を含む。ＤＡＡ９は、ワイヤ
１０によりＩＡ１１に接続され、ＩＡ１１およびＤＳＰ
１３は、１５の個別のワイヤ１５により接続され、マイ
クロプロセッサ１４は、いくつかのワイヤ１６によりＤ
ＳＰ１３に接続される。すべてのデータアクセス装置
（ＤＡＡ）９および１７（図２）は、電話回線１９、２
１とモデムとの間で高電圧アイソレーションを必要とす
る。通常は、変圧器２１（ＤＡＡ部分９においての）
が、このアイソレーションを提供する。
は、データアクセス装置（ＤＡＡ）９、集積化されたア
ナログ（ＩＡ）装置１１（図１）およびディジタル信号
プロセッサ１３（ＤＳＰ）を含む。ＤＡＡ９は、ワイヤ
１０によりＩＡ１１に接続され、ＩＡ１１およびＤＳＰ
１３は、１５の個別のワイヤ１５により接続され、マイ
クロプロセッサ１４は、いくつかのワイヤ１６によりＤ
ＳＰ１３に接続される。すべてのデータアクセス装置
（ＤＡＡ）９および１７（図２）は、電話回線１９、２
１とモデムとの間で高電圧アイソレーションを必要とす
る。通常は、変圧器２１（ＤＡＡ部分９においての）
が、このアイソレーションを提供する。
【００２１】図３、７、および８は相互参照された発明
の詳細を示しており、これはＤＡＡ部分においてサージ
の検出に際して電話回線システムからリードを開くため
にＦＥＴを用い、図２、図５（Ａ）および図５（Ｂ）に
おいて最もよく見られるこの発明との相乗的な組合せを
提供する。
の詳細を示しており、これはＤＡＡ部分においてサージ
の検出に際して電話回線システムからリードを開くため
にＦＥＴを用い、図２、図５（Ａ）および図５（Ｂ）に
おいて最もよく見られるこの発明との相乗的な組合せを
提供する。
【００２２】図２では、絶縁変圧器２１は排除されてお
り、その代わりとしてＩＡ装置１１′とＤＳＰ１３′と
の間で小型のパルストランス２５、２７が使用されてい
る。受信された集積化されたアナログ信号は、ディジタ
ル化され、ボックス２９内でマルチプレクスされ、ボッ
クス３１内でデマルチプレクスされるが、それに対して
送信された信号は、ボックス３１Ａ内でマルチプレクス
され、ボックス２９Ａ内でデマルチプレクスされる。し
たがって１５本のワイヤ配線とすべてのアナログの歪み
とは避けられる。
り、その代わりとしてＩＡ装置１１′とＤＳＰ１３′と
の間で小型のパルストランス２５、２７が使用されてい
る。受信された集積化されたアナログ信号は、ディジタ
ル化され、ボックス２９内でマルチプレクスされ、ボッ
クス３１内でデマルチプレクスされるが、それに対して
送信された信号は、ボックス３１Ａ内でマルチプレクス
され、ボックス２９Ａ内でデマルチプレクスされる。し
たがって１５本のワイヤ配線とすべてのアナログの歪み
とは避けられる。
【００２３】したがって、これらのリード線（１５）上
の並列の信号は、１つは入力、１つは出力という２つの
直列のデータの流れとして組合わせられることが見てと
れるだろう。このデータは、時分割多重の自己クロック
装置においてコード化される。すべての直列のコード化
とデコードとは、集積化されたアナログおよびディジタ
ル信号処置装置１１′および１３′に組込まれるので、
アイソレーション回路は２つのパルストランス２５およ
び２７、または２つの光結合器（図示せず）のみから構
成できるだろう。
の並列の信号は、１つは入力、１つは出力という２つの
直列のデータの流れとして組合わせられることが見てと
れるだろう。このデータは、時分割多重の自己クロック
装置においてコード化される。すべての直列のコード化
とデコードとは、集積化されたアナログおよびディジタ
ル信号処置装置１１′および１３′に組込まれるので、
アイソレーション回路は２つのパルストランス２５およ
び２７、または２つの光結合器（図示せず）のみから構
成できるだろう。
【００２４】また、パルス化された信号は、電力を節約
する。必要なのは、全波３９（図４（Ａ））を送るので
はなく、ただ元の波３９の上下の遷移を表わす短いスパ
イク３５、３７（図４（Ｂ））を送ることだけである。
コモンモード除去は、高電圧アイソレーションと同じ
く、パルストランスによって達成される。
する。必要なのは、全波３９（図４（Ａ））を送るので
はなく、ただ元の波３９の上下の遷移を表わす短いスパ
イク３５、３７（図４（Ｂ））を送ることだけである。
コモンモード除去は、高電圧アイソレーションと同じ
く、パルストランスによって達成される。
【００２５】図５（Ａ）および７は、たとえば厚さ０．
０６２インチの、従来のガラス製プリント回路基板４１
の上のパルストランス２５および２７の構造を示してい
る。基板中央のホール３６および３８はＵ状のバー４
０、４６の脚４２、４３および４４、４５を受け、それ
らが当接するところで「ギャップ」を形成する。それぞ
れの脚を囲むコイル３７および３９は、基板４１上に置
かれ、コイルを残すためにエッチ除去された金属の巻き
をいくつか含むのみであって、そのコイルの直径は約１
／８インチである。Ｕ状のバーは、長さにして約１／２
インチである。もう１つのパルストランス２７は、トラ
ンス２５と現実的に可能な限り間隔をあけておかれ、そ
の構成要素は同じであり、同じ参照番号に’を付けて示
している。磁気経路のためには、フェライトのような、
最も良い磁性材料が使われ、寸法が小さいので最小のス
ペースにも容易に適合する。
０６２インチの、従来のガラス製プリント回路基板４１
の上のパルストランス２５および２７の構造を示してい
る。基板中央のホール３６および３８はＵ状のバー４
０、４６の脚４２、４３および４４、４５を受け、それ
らが当接するところで「ギャップ」を形成する。それぞ
れの脚を囲むコイル３７および３９は、基板４１上に置
かれ、コイルを残すためにエッチ除去された金属の巻き
をいくつか含むのみであって、そのコイルの直径は約１
／８インチである。Ｕ状のバーは、長さにして約１／２
インチである。もう１つのパルストランス２７は、トラ
ンス２５と現実的に可能な限り間隔をあけておかれ、そ
の構成要素は同じであり、同じ参照番号に’を付けて示
している。磁気経路のためには、フェライトのような、
最も良い磁性材料が使われ、寸法が小さいので最小のス
ペースにも容易に適合する。
【００２６】動作周波数は、メガサイクルの範囲内にあ
り、また電力のロスは極端に少ない。なぜなら、パルス
技術が必要とする電力は、波全体を扱うのに必要な電力
よりずっと少ないからである。パルス技術は、コモンモ
ードの歪みの問題にも対処する。
り、また電力のロスは極端に少ない。なぜなら、パルス
技術が必要とする電力は、波全体を扱うのに必要な電力
よりずっと少ないからである。パルス技術は、コモンモ
ードの歪みの問題にも対処する。
【００２７】ディジタルインタフェースにおいて好まし
いパルストランスの代わりに、他のタイプのアイソレー
ションを用いてもよい。２つの光結合器もまた、１つが
入力、１つが出力という２つの直列のデータストリーム
に対して効果的である。しかしパルストランスによるア
イソレーションの方が、電力が少なくて済む。
いパルストランスの代わりに、他のタイプのアイソレー
ションを用いてもよい。２つの光結合器もまた、１つが
入力、１つが出力という２つの直列のデータストリーム
に対して効果的である。しかしパルストランスによるア
イソレーションの方が、電力が少なくて済む。
【００２８】たとえば落雷によるサージのような、すな
わち地上の電話システムにおける、非コモンモードにつ
いては、図３および図７のブロック図が、図２のＤＡＡ
装置１７で使用するためのサージ除去回路を示してい
る。図３では、ＴＩＰライン５１はこのラインを開くた
めのＦＥＴ５２（あるいは動作の早いトランジスタ）を
含んでいる。ＴＩＰリード５１とＲＩＮＧリード５４と
の間の検出器５３は、サージを感知し、ＦＥＴ５２を非
常に迅速に開く。
わち地上の電話システムにおける、非コモンモードにつ
いては、図３および図７のブロック図が、図２のＤＡＡ
装置１７で使用するためのサージ除去回路を示してい
る。図３では、ＴＩＰライン５１はこのラインを開くた
めのＦＥＴ５２（あるいは動作の早いトランジスタ）を
含んでいる。ＴＩＰリード５１とＲＩＮＧリード５４と
の間の検出器５３は、サージを感知し、ＦＥＴ５２を非
常に迅速に開く。
【００２９】図６は、たとえば電話回線５８および５９
に結合された５７のような、モデムのための先行技術の
型のサージ保護を示す。従来の絶縁変圧器６０が、電話
回線５８および５９とモデム５７との間に接続されて示
されている。ＭＯＶ６１（金属酸化物バリスタ）がサー
ジ吸収装置として作用するよう複数の回線にかかるよう
に接続されて示されている。ＲＩＮＧ検出器６２は、リ
ングが現われたことをモデム５７に示すために設けられ
ており、ＤＳＰ１３は、ＩＡ１１を介して回線起動リレ
ー６３を動作させる。
に結合された５７のような、モデムのための先行技術の
型のサージ保護を示す。従来の絶縁変圧器６０が、電話
回線５８および５９とモデム５７との間に接続されて示
されている。ＭＯＶ６１（金属酸化物バリスタ）がサー
ジ吸収装置として作用するよう複数の回線にかかるよう
に接続されて示されている。ＲＩＮＧ検出器６２は、リ
ングが現われたことをモデム５７に示すために設けられ
ており、ＤＳＰ１３は、ＩＡ１１を介して回線起動リレ
ー６３を動作させる。
【００３０】図７は、絶縁変圧器６０のない、この発明
の好ましいサージ保護回路を示す。サージ除去および回
線起動スイッチ６５についての詳細は、図８で後述され
る。
の好ましいサージ保護回路を示す。サージ除去および回
線起動スイッチ６５についての詳細は、図８で後述され
る。
【００３１】図８では、１０１においてオンフックおよ
びオフフックのリードが示され、これはオフフックのと
き＋５ボルトを供給し、またモデムがオンのときは、直
流電力リード１０３で接地１０５に対して＋５ボルトを
受取る。ＦＥＴ１０７（ＢＵＺ７８）は、予期しないサ
ージのための信号回路内のＴＩＰリードを開閉するのに
使われる。
びオフフックのリードが示され、これはオフフックのと
き＋５ボルトを供給し、またモデムがオンのときは、直
流電力リード１０３で接地１０５に対して＋５ボルトを
受取る。ＦＥＴ１０７（ＢＵＺ７８）は、予期しないサ
ージのための信号回路内のＴＩＰリードを開閉するのに
使われる。
【００３２】ＴＩＰリード１０９とＲＩＮＧリード１１
３にかかる、直列抵抗器１１２を含む並列リード１１１
中のコンデンサ１１０は、０．３３μｆ、２５０ボルト
のコンデンサであり、また抵抗器１１２は、１０，００
０オームである。この対はＲＩＮＧ信号のためのダミー
負荷を含む。
３にかかる、直列抵抗器１１２を含む並列リード１１１
中のコンデンサ１１０は、０．３３μｆ、２５０ボルト
のコンデンサであり、また抵抗器１１２は、１０，００
０オームである。この対はＲＩＮＧ信号のためのダミー
負荷を含む。
【００３３】次に、全波ブリッジ整流器は４つの１Ｎ４
００６ダイオード１１５、１１７、１１９および１２１
を含んでＦＥＴ１０７のドレイン１２３上の正の電圧を
保障し、このときソース１２５はリード１２７を介して
１０５において接地されている。
００６ダイオード１１５、１１７、１１９および１２１
を含んでＦＥＴ１０７のドレイン１２３上の正の電圧を
保障し、このときソース１２５はリード１２７を介して
１０５において接地されている。
【００３４】図８の回路は様々な状況下で保護を提供し
なければならない。１）モデムの電力が１０３でオフで
ある時。
なければならない。１）モデムの電力が１０３でオフで
ある時。
【００３５】このとき、ＦＥＴ１０７（Ｑ４）は、すで
にオフ状態である。オフ状態の間、ＦＥＴは高電圧が通
過するのをブロックする。速やかに上昇するサージが達
すると、それはＦＥＴ１０７の内部キャパシタンスを介
してＦＥＴゲート１２９を充電しようとする。普通、こ
れはＦＥＴをオンにする。しかしながら、ダイオード
（１Ｎ１１４８）Ｄ１２は、５ボルト電源を介してゲー
ト１２９を接地１０５にクランプすることにより、ＦＥ
Ｔ１０７をオフに保ち、したがってゲート１２９上での
いかなる電荷の結集をも防ぐ。
にオフ状態である。オフ状態の間、ＦＥＴは高電圧が通
過するのをブロックする。速やかに上昇するサージが達
すると、それはＦＥＴ１０７の内部キャパシタンスを介
してＦＥＴゲート１２９を充電しようとする。普通、こ
れはＦＥＴをオンにする。しかしながら、ダイオード
（１Ｎ１１４８）Ｄ１２は、５ボルト電源を介してゲー
ト１２９を接地１０５にクランプすることにより、ＦＥ
Ｔ１０７をオフに保ち、したがってゲート１２９上での
いかなる電荷の結集をも防ぐ。
【００３６】２）モデムの電力が１０３でオンであり、
かつ１０１でオンフックである時。この場合には、ＦＥ
Ｔ１０７がまだオフであり、ＤＣ電流がそれを介して流
れないという意味で前述のものに似ている。リード１０
１を通過するオンフック信号がゲート１２９を接地レベ
ル１０５に保つので、ＦＥＴはオフである。このとき、
ＪＫフリップ−フロップ１３３（Ｕ２）（７４ＨＣ１１
２）はリード１０３から電力供給を受け、ＦＥＴ１０７
をオフに保つのを助けることができる。
かつ１０１でオンフックである時。この場合には、ＦＥ
Ｔ１０７がまだオフであり、ＤＣ電流がそれを介して流
れないという意味で前述のものに似ている。リード１０
１を通過するオンフック信号がゲート１２９を接地レベ
ル１０５に保つので、ＦＥＴはオフである。このとき、
ＪＫフリップ−フロップ１３３（Ｕ２）（７４ＨＣ１１
２）はリード１０３から電力供給を受け、ＦＥＴ１０７
をオフに保つのを助けることができる。
【００３７】サージが達すると、それは１３５（１００
ｐｆ）に見られるように、Ｃ４を介して通過し、ＪＫフ
リップ−フロップ１３３に対してクロックとなる。１６
１で示される抵抗器Ｒ６は、４７，０００オームを有
し、かつ１６２で示される抵抗器Ｒ４は、１０，０００
オームを有する。この５：１の割合は、リード１３７を
介してＪＫフリップ−フロップ１３３をクロックするの
に必要とされるサージ電圧の程度を決定し、所望ならば
それは調整可能にすることができる。結果としてＪＫ１
３３のＱ出力が上昇し、リード１３８および１２７、な
らびに１３１上でＱ２ １４０（２Ｈ１２２２）をオン
にする。Ｑ２ １４０は、Ｑ４ １４０のゲート１２９
を、接地レベルにクランプされた状態に保ち、それはＦ
ＥＴ１０７をオフ状態に保つ結果となる。
ｐｆ）に見られるように、Ｃ４を介して通過し、ＪＫフ
リップ−フロップ１３３に対してクロックとなる。１６
１で示される抵抗器Ｒ６は、４７，０００オームを有
し、かつ１６２で示される抵抗器Ｒ４は、１０，０００
オームを有する。この５：１の割合は、リード１３７を
介してＪＫフリップ−フロップ１３３をクロックするの
に必要とされるサージ電圧の程度を決定し、所望ならば
それは調整可能にすることができる。結果としてＪＫ１
３３のＱ出力が上昇し、リード１３８および１２７、な
らびに１３１上でＱ２ １４０（２Ｈ１２２２）をオン
にする。Ｑ２ １４０は、Ｑ４ １４０のゲート１２９
を、接地レベルにクランプされた状態に保ち、それはＦ
ＥＴ１０７をオフ状態に保つ結果となる。
【００３８】３）モデムの電力が１０３でオンであり、
かつ１０１でオフフックである時。ほぼこのときには、
ＦＥＴ１０７は回線電流を導通している。なぜならその
ゲートが、５ボルトをリード１０１から受取るからであ
る。サージは、再び、Ｃ４１３５を通過し、かつＪＫ１
３３をクロックする。ＪＫのＱ出力は、上昇し、Ｑ２
１４０をオンにする。Ｑ２ １４０は、電圧が高くなる
前にできるだけ早くＦＥＴ１０７をオフにする。
かつ１０１でオフフックである時。ほぼこのときには、
ＦＥＴ１０７は回線電流を導通している。なぜならその
ゲートが、５ボルトをリード１０１から受取るからであ
る。サージは、再び、Ｃ４１３５を通過し、かつＪＫ１
３３をクロックする。ＪＫのＱ出力は、上昇し、Ｑ２
１４０をオンにする。Ｑ２ １４０は、電圧が高くなる
前にできるだけ早くＦＥＴ１０７をオフにする。
【００３９】４）モデムの電力が１０３でオンであり、
１０１でオフフックであり、しかし電流はＴＩＰおよび
ＲＩＮＧを介して流れない時。
１０１でオフフックであり、しかし電流はＴＩＰおよび
ＲＩＮＧを介して流れない時。
【００４０】このとき、回路は、最後の例と同じように
動く。この状態は、モデムを普通に使っている間は起こ
りそうではないが、ＦＣＣ研究所はＴＩＰおよびＲＩＮ
Ｇ電流なしでモデムの電力をオンにするテストを行なっ
ている。
動く。この状態は、モデムを普通に使っている間は起こ
りそうではないが、ＦＣＣ研究所はＴＩＰおよびＲＩＮ
Ｇ電流なしでモデムの電力をオンにするテストを行なっ
ている。
【００４１】上の活動を支持して、Ｑ１２ １４２（２
Ｎ４４０３）は、ＪＫフリップ−フロップ１３３がクロ
ックされたときはいつでも、オンとなり、Ｑ１４ １４
４（ＭＪＤ４７）を非常に速やかにオンにする。この動
作は、浮遊キャパシタンスおよびＦＥＴ１０７のキャパ
シタンスを放電し、電圧が高くなるのを防ぐ。
Ｎ４４０３）は、ＪＫフリップ−フロップ１３３がクロ
ックされたときはいつでも、オンとなり、Ｑ１４ １４
４（ＭＪＤ４７）を非常に速やかにオンにする。この動
作は、浮遊キャパシタンスおよびＦＥＴ１０７のキャパ
シタンスを放電し、電圧が高くなるのを防ぐ。
【００４２】Ｒ１０ １４５（４７Ｋ）およびＣ６ １
４７（．０１μｆ）は、ＪＫフリップ−フロップ１３３
のＱ出力を高レベルに保持し、約１ｍ秒の間ＦＥＴ１０
７をオフに保つ。この方法で、ＦＥＴ１０７はサージの
予期される持続期間よりも長い期間オフにされる。（１
ＭＳ）を越えてサージが持続する場合、Ｒ７＆Ｒ５Ｃ５
の組合せは、ＪＫをクロックされた状態に保つように設
計され、これはＱ４１０７をオフに保つ。
４７（．０１μｆ）は、ＪＫフリップ−フロップ１３３
のＱ出力を高レベルに保持し、約１ｍ秒の間ＦＥＴ１０
７をオフに保つ。この方法で、ＦＥＴ１０７はサージの
予期される持続期間よりも長い期間オフにされる。（１
ＭＳ）を越えてサージが持続する場合、Ｒ７＆Ｒ５Ｃ５
の組合せは、ＪＫをクロックされた状態に保つように設
計され、これはＱ４１０７をオフに保つ。
【００４３】ＡＣの目的のために、接地１０５は＋５ボ
ルトリードに接続され、このためＴＩＰ−ＲＩＮＧにか
かる高電位のスパイクまたはサージが、パルスの負側を
電子的電子的インダクタボックス１５０内の何らかの、
またはいくつかの経路を介して接地１０５およびリード
１０３まで通過させるということに注目すべきである。
したがって、パルスは５：１の分圧器、Ｒ４ １６２、
Ｒ６ １６１を横切る。
ルトリードに接続され、このためＴＩＰ−ＲＩＮＧにか
かる高電位のスパイクまたはサージが、パルスの負側を
電子的電子的インダクタボックス１５０内の何らかの、
またはいくつかの経路を介して接地１０５およびリード
１０３まで通過させるということに注目すべきである。
したがって、パルスは５：１の分圧器、Ｒ４ １６２、
Ｒ６ １６１を横切る。
【００４４】またＦＥＴ１０７がオンからオフになると
きには、まだそれを介して通されるいくらかのエネルギ
があり、電圧は、Ｑ１４ １４４を横切って上昇する。
クロックの後、トランジスタＱ１２ １４２は、Ｑバー
によりしっかりとオンになって、Ｑが上昇し、次にＱ１
４ １４４は、しっかりとオンになり、エネルギを吸収
する。
きには、まだそれを介して通されるいくらかのエネルギ
があり、電圧は、Ｑ１４ １４４を横切って上昇する。
クロックの後、トランジスタＱ１２ １４２は、Ｑバー
によりしっかりとオンになって、Ｑが上昇し、次にＱ１
４ １４４は、しっかりとオンになり、エネルギを吸収
する。
【００４５】サージ保護回路は、いかなる回路またはモ
デム内でも動作して、たとえば商業製品（消費材）を非
コモンモードのサージから保護する。このように、ディ
ジタルパルス変圧器およびサージ保護回路と、トランス
なしのＤＡＡとの結合は、非コモンモードおよびコモン
モードの問題を両方とも排除する。このディジタルアイ
ソレーションの発明は、ほとんど全部のモデムに適用で
きる。
デム内でも動作して、たとえば商業製品（消費材）を非
コモンモードのサージから保護する。このように、ディ
ジタルパルス変圧器およびサージ保護回路と、トランス
なしのＤＡＡとの結合は、非コモンモードおよびコモン
モードの問題を両方とも排除する。このディジタルアイ
ソレーションの発明は、ほとんど全部のモデムに適用で
きる。
【図１】先行技術のモデムのブロック図である。
【図２】この発明のブロック図である。
【図３】サージ検出器およびラインＦＥＴを示す図であ
る。
る。
【図４】波形を示す図であって、（Ａ）は典型的な方形
波を示す図であり、（Ｂ）は電力節約のために微分され
た波を示す図である。
波を示す図であり、（Ｂ）は電力節約のために微分され
た波を示す図である。
【図５】パルストランスを示す図であって、（Ａ）はパ
ルストランスのためのコイルを示す図であり、（Ｂ）は
パルストランスの断面図である。
ルストランスのためのコイルを示す図であり、（Ｂ）は
パルストランスの断面図である。
【図６】絶縁変圧器がある場合のサージ保護回路の先行
技術を示す図である。
技術を示す図である。
【図７】絶縁変圧器なしのサージ保護回路を示す図であ
る。
る。
【図８】サージ保護付で、トランスなしのＤＡＡの回路
図である。
図である。
１１′ 集積化されたアナログ装置 １３′ ディジタル信号プロセッサ １４′ マイクロプロセッサ １７ データアクセス装置 ２５ パルストランス ２７ パルストランス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイル・イー・フォルウェル アメリカ合衆国、92670 カリフォルニア 州、プラセンティア、ウィングフット、 1113
Claims (17)
- 【請求項１】 従来の絶縁変圧器を含まないモデムであ
って、組合せにおいて、 電話回線システムと通信するトランスなしのデータアク
セス装置と、 集積化されたアナログ装置と、 ディジタル信号プロセッサと、 マイクロプロセッサとを含み、 集積化されたアナログ装置はデータアクセス装置に接続
され、かつマイクロプロセッサはディジタル信号プロセ
ッサに接続されており、さらに、 集積化されたアナログ装置とディジタル信号プロセッサ
との間に接続されたパルストランス手段を含む、モデ
ム。 - 【請求項２】 前記集積化されたアナログ装置およびに
前記ディジタル信号プロセッサの各々が、ディジタル信
号だけが前記パルストランスに印加されることを保証す
るためのマルチプレクサおよびデマルチプレクサを備
え、それによりアナログの歪みを除去する、請求項１に
記載のモデム。 - 【請求項３】 前記パルストランスの各々が、 １対の間隔を開けた穴と各々の穴を取囲むいくつかのエ
ッチングされた金属のターンとを有するプリント回路基
板部分と、 各々の端部に、基板の両側でそれぞれ間隔をあけられた
穴にかかって配置された脚を有し、その脚がそれぞれ穴
に当接してコイルのための磁気ギャップ経路を提供す
る、１対のＵ字形バーとを含む、請求項１に記載のモデ
ム。 - 【請求項４】 電話回線システムへの結合のための第１
の部分と、受信した信号をアナログからディジタルに変
え、かつ送信された信号をディジタルからアナログに変
える第２の部分と、ディジタル信号を処理する第３の部
分と、第４のマイクロプロセッサ部分とを有するモデム
から、従来のトランスを除去する方法であって、 ディジタルの受信されたおよび送信された信号のため
に、第２の部分と第３の部分との間にパルストランスを
導入するステップと、 少なくとも１つのパルストランスへの印加のために第２
の部分においてディジタルの形に変換された受信信号を
マルチプレクスし、かつ前記ディジタル信号を第３の部
分においてデマルチプレクスするステップと、 第３の部分のディジタル信号を送信のためマルチプレク
スし、それらを少なくとも１つの異なるパルストランス
に印加し、送信のためディジタル信号を第２の部分にお
いてデマルチプレクスし、それにより従来のトランスの
必要を、第１の部分から排除するステップとを含む方
法。 - 【請求項５】 従来の絶縁変圧器を含まないモデムであ
って、組合せにおいて、 電話回線システムと通信するトランスなしのデータアク
セス装置と、 集積化されたアナログ装置と、 ディジタル信号プロセッサと、 マイクロプロセッサとを含み、 集積化されたアナログ装置はデータアクセス装置に接続
され、かつマイクロプロセッサは、ディジタル信号プロ
セッサに接続され、 前記モデムはさらに、 集積化されたアナログ装置とディジタル信号プロセッサ
との間で接続されたパルストランス手段と、 電話回線とモデムとの間の通信のためのＴＩＰならびに
ＲＩＮＧリードと、 前記リードのうちの１つを開閉するように接続されたＦ
ＥＴと、 オフフックモードにおいて、前記ＦＥＴに動作電圧を供
給するためのオン／オフフック回路と、 第１の回路および第２の回路と、 ある状態において前記第１の回路を活性化し、かつ、他
の状態において前記第２の回路を活性化するためのフリ
ップ−フロップ回路と、 サージ電圧を検出すると、前記フリップ−フロップ回路
を前記ある状態に活性化するための、前記リードを介し
て接続された検出手段とを含み、 前記第１の回路は、活性化されたときに前記ＦＥＴの電
流導通を妨げ、 前記第２の回路は、予め定められた時間の後、フリップ
−フロップ回路をリセットする、モデム。 - 【請求項６】 従来の絶縁変圧器を除去しかつアナログ
の歪みを最小にする、モデムのディジタル部分において
アイソレーションを達成する方法であって、 電話回線システムからディジタルインタフェースへのア
ナログ信号のための経路を確立するステップと、 アナログ信号をインタフェースのディジタル信号へと変
えかつディジタル信号をモデムマイクロプロセッサへと
通過させるステップと、 マイクロプロセッサからディジタルインタフェースへの
ディジタル信号経路を確立するステップと、 最後に述べられたディジタル信号をインタフェースを介
して通過させるステップと、 最後に述べられたディジタル信号をアナログ信号へと変
え、かつそれらを電話回線システムへと通過させるステ
ップとを含む方法。 - 【請求項７】 電話回線システムに接続されたモデムに
おいてアナログの歪みを最小にする方法であって、 従来の絶縁変圧器をＤＡＡ部分から排除するステップ
と、 信号アイソレーションをアナログ信号アイソレーション
からディジタル信号アイソレーションへと変えるステッ
プとを含む方法。 - 【請求項８】 前記信号アイソレーションが、磁気のお
よび光学のアイソレーションのうちの１つを使用するこ
とにより達成される、請求項７に記載の方法。 - 【請求項９】 集積化されたアナログ部分とディジタル
信号プロセッサ部分との間で前記アイソレーションを達
成する、請求項８に記載の方法。 - 【請求項１０】 電話回線に入来するアナログ信号を、
アイソレーションに先立ってディジタルデータの第１の
直列ストリームへと変換し、かつ出力ディジタル信号
を、アイソレーションに先立ってディジタルデータの第
２の直列ストリームへと変換する、請求項９に記載の方
法。 - 【請求項１１】 データの各ストリームのために少なく
とも１つのパルストランスを使用することにより、前記
アイソレーションを提供する、請求項１０に記載の方
法。 - 【請求項１２】 従来の絶縁変圧器を排除しかつアナロ
グの歪みを最小にする、モデムのディジタル部分におい
てサージ保護およびアイソレーションを達成する方法で
あって、 電話回線システムからディジタルインタフェースへのア
ナログ信号のための経路を確立するステップと、 インタフェースでアナログ信号をディジタル信号へと変
え、かつディジタル信号をモデムマイクロプロセッサへ
と通過させるステップと、 マイクロプロセッサからディジタルインタフェースへの
ディジタル信号経路を確立するステップと、 インタフェースを介して最後に述べられたディジタル信
号を通過させるステップと、 最後に述べられたディジタル信号をアナログ信号へと変
え、かつそれらを電話回線システムへと通過させるステ
ップと、 入来電話回線のうちの１つにおいて、前記回線の開閉の
ためにＦＥＴを配列するステップと、 サージ電圧を検出するステップと、 前記サージ電圧が検出されたとき、前記ＦＥＴが電流を
導通することを防ぐステップと、 サージが通過してしまうまで前記防止を続け、それによ
って通常の、および非通常の問題を除去するステップと
を含む、方法。 - 【請求項１３】 電話回線システムに接続されたモデム
におけるサージ保護およびアナログの歪みを最小化する
方法であって、 従来の絶縁変圧器をＤＡＡ部分から排除するステップ
と、 信号アイソレーションを、アナログ信号アイソレーショ
ンからディジタル信号アイソレーションへと変えるステ
ップと、 入来電話回線のうちの１つにおいて、前記回線の開閉の
ため、ＦＥＴを配列するステップと、 サージ電圧を検出するステップと、 前記サージ電圧が検出されると、前記ＦＥＴが電流を導
通するのを防ぐステップと、 サージが通過してしまうまで前記防止を続け、それによ
って通常のおよび非通常の問題を除去するステップとを
含む、方法。 - 【請求項１４】 前記信号アイソレーションは、磁気お
よび光学のアイソレーションのうちの１つを使用するこ
とにより達成される、請求項１３に記載の方法。 - 【請求項１５】 集積化されたアナログ部分とディジタ
ル信号プロセッサ部分との間で前記アイソレーションを
達成する、請求項１４に記載の方法。 - 【請求項１６】 電話回線の入来アナログ信号を、アイ
ソレーションに先立って、ディジタルデータの第１の直
列ストリームへと変換し、かつ出力ディジタル信号をア
イソレーションに先立って、ディジタルデータの第２の
直列ストリームへと変換する、請求項１６に記載の方
法。 - 【請求項１７】 データの各ストリームのために、少な
くとも１つのパルストランスを使用することにより、前
記アイソレーションを提供する、請求項１６に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/895,968 US5369666A (en) | 1992-06-09 | 1992-06-09 | Modem with digital isolation |
| US895968 | 1992-06-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0698038A true JPH0698038A (ja) | 1994-04-08 |
Family
ID=25405379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5132043A Pending JPH0698038A (ja) | 1992-06-09 | 1993-06-02 | 従来の絶縁変圧器を含まないモデムおよびモデムからそのような変圧器を除去する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5369666A (ja) |
| EP (1) | EP0576882B1 (ja) |
| JP (1) | JPH0698038A (ja) |
| DE (1) | DE69309788T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007182B1 (en) | 1999-09-22 | 2006-02-28 | Ricoh Company, Ltd. | Communication terminal and facsimile apparatus connected to an analog communication network and provided with a power management feature |
| US7324587B2 (en) | 2002-09-19 | 2008-01-29 | Ricoh Company, Ltd. | Communication apparatus |
| EP2424212A2 (en) | 2010-08-24 | 2012-02-29 | Canon Kabushiki Kaisha | Facsimile communication apparatus, control method thereof, and program |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737397A (en) * | 1992-11-06 | 1998-04-07 | Compaq Computer Corporation | Modem having separate modem engine and data access arrangement |
| US5473552A (en) * | 1994-06-15 | 1995-12-05 | Intel Corporation | Scheme for isolating a computer system from a data transmission network |
| US5974139A (en) * | 1997-03-07 | 1999-10-26 | Bellsouth Corporation | Line isolation device for asymmetrical digital subscriber line |
| US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
| US6222922B1 (en) | 1997-04-22 | 2001-04-24 | Silicon Laboratories, Inc. | Loop current monitor circuitry and method for a communication system |
| US6522745B1 (en) | 1997-04-22 | 2003-02-18 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having a synthesized ringer impedance for connecting to phone lines |
| US6289070B1 (en) | 1997-04-22 | 2001-09-11 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration including coarse offset |
| US6498825B1 (en) | 1997-04-22 | 2002-12-24 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting |
| US6516024B1 (en) | 1997-04-22 | 2003-02-04 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting |
| US5870046A (en) * | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
| US6201865B1 (en) | 1997-04-22 | 2001-03-13 | Silicon Laboratories, Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants |
| US6442271B1 (en) | 1997-04-22 | 2002-08-27 | Silicon Laboratories, Inc. | Digital isolation system with low power mode |
| US6430229B1 (en) | 1997-04-22 | 2002-08-06 | Silicon Laboratories Inc. | Capacitive isolation system with digital communication and power transfer |
| US6144326A (en) | 1997-04-22 | 2000-11-07 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration |
| US6385235B1 (en) | 1997-04-22 | 2002-05-07 | Silicon Laboratories, Inc. | Direct digital access arrangement circuitry and method for connecting to phone lines |
| US6298133B1 (en) | 1997-04-22 | 2001-10-02 | Silicon Laboratories, Inc. | Telephone line interface architecture using ringer inputs for caller ID data |
| US6167134A (en) | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | External resistor and method to minimize power dissipation in DC holding circuitry for a communication system |
| US6307891B1 (en) | 1997-04-22 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for freezing a communication link during a disruptive event |
| US6456712B1 (en) | 1997-04-22 | 2002-09-24 | Silicon Laboratories Inc. | Separation of ring detection functions across isolation barrier for minimum power |
| US6160885A (en) * | 1997-04-22 | 2000-12-12 | Silicon Laboratories, Inc. | Caller ID circuit powered through hookswitch devices |
| US6104794A (en) * | 1997-04-22 | 2000-08-15 | Silicon Laboratories, Inc. | Architecture for minimum loop current during ringing and caller ID |
| US6823066B1 (en) * | 1997-04-22 | 2004-11-23 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having current ramping control of the hookswitch |
| US6408034B1 (en) | 1997-04-22 | 2002-06-18 | Silicon Laboratories, Inc. | Framed delta sigma data with unlikely delta sigma data patterns |
| US6442213B1 (en) | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
| US6587560B1 (en) | 1997-04-22 | 2003-07-01 | Silicon Laboratories Inc. | Low voltage circuits powered by the phone line |
| US6137827A (en) * | 1997-04-22 | 2000-10-24 | Silicon Laboratories, Inc. | Isolation system with digital communication across a capacitive barrier |
| FR2763197B1 (fr) * | 1997-05-07 | 1999-08-06 | Sgs Thomson Microelectronics | Interface d'isolement entre une ligne telephonique et un circuit numerique |
| US20030042571A1 (en) * | 1997-10-23 | 2003-03-06 | Baoxing Chen | Chip-scale coils and isolators based thereon |
| US6449362B1 (en) | 1997-11-17 | 2002-09-10 | Bellsouth Intellectual Property Corporation | Apparatus, systems and methods for isolating ADSL signals from POTS signals |
| US6351533B1 (en) | 1998-01-26 | 2002-02-26 | Xircom, Inc. | System and method for protecting devices connected to a telephone line |
| IL123087A0 (en) * | 1998-01-28 | 1998-09-24 | Omry Rotem | Lightning protection device for wired equipment |
| US6714590B1 (en) | 1999-07-23 | 2004-03-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry and associated method |
| US6724891B1 (en) | 1998-03-04 | 2004-04-20 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier |
| US6169801B1 (en) | 1998-03-16 | 2001-01-02 | Midcom, Inc. | Digital isolation apparatus and method |
| SG74050A1 (en) | 1998-05-06 | 2000-07-18 | Compaq Computer Corp | Analog modem overcurrent protection against digital-line current |
| US6008681A (en) * | 1998-06-02 | 1999-12-28 | Conexant Systems, Inc. | Method and apparatus for deriving power from a clock signal coupled through a transformer |
| DE19845123B4 (de) * | 1998-09-30 | 2006-04-13 | Infineon Technologies Ag | Vorrichtung zum galvanisch getrennten Verbinden einer Telefonleitung mit einer Signalverarbeitungseinrichtung am Teilnehmerende der Telefonleitung |
| US6226331B1 (en) | 1998-11-12 | 2001-05-01 | C. P. Clare Corporation | Data access arrangement for a digital subscriber line |
| US6351530B1 (en) * | 1998-11-16 | 2002-02-26 | Conexant Systems, Inc. | Modem having a digital high voltage isolation barrier |
| US6359973B1 (en) | 1998-11-16 | 2002-03-19 | Conexant Systems, Inc. | Data access arrangement utilizing a serialized digital data path across an isolation barrier |
| US6081586A (en) * | 1998-11-16 | 2000-06-27 | Conexant Systems, Inc. | Modem having a programmable universal data access arrangement |
| US6519339B1 (en) * | 1999-04-30 | 2003-02-11 | Conexant Systems, Inc. | Method of regulating power transfer across an isolation barrier |
| WO2000067463A1 (en) * | 1999-04-30 | 2000-11-09 | Conexant Systems, Inc. | Method of transferring power across an isolation barrier |
| US6584196B1 (en) * | 1999-05-14 | 2003-06-24 | Conexant Systems, Inc. | Electronic inductor with transmit signal telephone line driver |
| US6731749B1 (en) | 1999-05-14 | 2004-05-04 | Conexant Systems, Inc. | Telephone line interface circuit with intelligent line current and voltage control |
| US6647114B1 (en) | 1999-05-14 | 2003-11-11 | Conexant Systems, Inc. | Telephone line interface circuit with virtual impedance |
| US6662238B1 (en) | 1999-07-23 | 2003-12-09 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with command mode and data mode control and associated method |
| US6304597B1 (en) | 1999-07-23 | 2001-10-16 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry with selective modem processing and associated method |
| US6735246B1 (en) | 1999-07-23 | 2004-05-11 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with data flow control and associated method |
| US6826225B1 (en) | 1999-07-23 | 2004-11-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry with selective raw data or modem data communication and associated method |
| US7020187B1 (en) | 1999-07-23 | 2006-03-28 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with HDLC framing and associated method |
| TW508938B (en) * | 2000-06-28 | 2002-11-01 | Agere Syst Guardian Corp | Inductive coupling for silicon data access arrangement |
| US6658051B1 (en) | 2000-10-31 | 2003-12-02 | Centillium Communications, Inc. | Electrical isolation techniques for DSL modem |
| EP1276305A1 (en) * | 2001-05-30 | 2003-01-15 | Texas Instruments Incorporated | Modem isolation systems and apparatus |
| US7139391B2 (en) * | 2001-10-30 | 2006-11-21 | Integration Associates, Inc. | DAA hook switch |
| US20040184598A1 (en) * | 2001-10-30 | 2004-09-23 | Integration Associates Inc. | Method and apparatus for isolation in a Caller ID or call monitor interface circuit |
| US7031458B2 (en) * | 2001-10-30 | 2006-04-18 | Integration Associates Inc. | Method and apparatus for isolation in a data access arrangement using analog encoded pulse signaling |
| US7277491B2 (en) * | 2002-05-14 | 2007-10-02 | Ess Technology, Inc. | Data access arrangement using a high frequency transformer for electrical isolation |
| DE10243197B4 (de) | 2002-09-18 | 2011-05-05 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
| JP4062104B2 (ja) * | 2003-01-24 | 2008-03-19 | 株式会社リコー | ファクシミリ用モデム装置 |
| US7075329B2 (en) * | 2003-04-30 | 2006-07-11 | Analog Devices, Inc. | Signal isolators using micro-transformers |
| US7460604B2 (en) * | 2004-06-03 | 2008-12-02 | Silicon Laboratories Inc. | RF isolator for isolating voltage sensing and gate drivers |
| US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
| US7376212B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
| US7738568B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
| US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
| US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
| US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
| US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
| US7302247B2 (en) * | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
| US7821428B2 (en) * | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
| US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| US7421028B2 (en) * | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
| US7940921B2 (en) * | 2005-06-23 | 2011-05-10 | Agere Systems Inc. | Continuous power transfer scheme for two-wire serial link |
| US7773733B2 (en) * | 2005-06-23 | 2010-08-10 | Agere Systems Inc. | Single-transformer digital isolation barrier |
| US7719305B2 (en) * | 2006-07-06 | 2010-05-18 | Analog Devices, Inc. | Signal isolator using micro-transformers |
| US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
| US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
| US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
| EP3293889B1 (en) | 2016-09-13 | 2019-02-27 | Allegro MicroSystems, LLC | Signal isolator having bidirectional diagnostic signal exchange |
| US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL174420C (nl) * | 1975-06-30 | 1984-06-01 | Philips Nv | Beveiligingsinrichting voor een telefoontoestel. |
| AU522643B2 (en) * | 1977-07-15 | 1982-06-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Filament heating apparatus |
| US4203006A (en) * | 1978-04-20 | 1980-05-13 | Prentice Corporation | Direct access coupler |
| US4417099A (en) * | 1980-11-03 | 1983-11-22 | Universal Data Systems, Inc. | Electro-optical isolator circuit for line powered modem |
| US4395590A (en) * | 1980-11-03 | 1983-07-26 | Universal Data Systems, Inc. | Line powered modem |
| US4578533A (en) * | 1980-11-03 | 1986-03-25 | Universal Data Systems, Inc. | Switchable line powered modem |
| US4398066A (en) * | 1981-08-19 | 1983-08-09 | Siemens Corporation | Automatic power denial circuit for a subscriber line interface circuit |
| US4433212A (en) * | 1982-06-21 | 1984-02-21 | Applied Spectrum Technologies, Inc. | Telephone line interface circuit |
| US4465903A (en) * | 1983-04-21 | 1984-08-14 | Ixo, Inc. | Electronic telephone interface circuit |
| US4620294A (en) * | 1983-09-09 | 1986-10-28 | Cts Corporation | Digital signal processor modem |
| AR241565A1 (es) * | 1984-12-19 | 1992-08-31 | Siemens Ag | Disposicion de circuito para proteger un circuito de alimentacion de abonado en una central de enlace telefonico, preferentemente digital |
| US4647721A (en) * | 1985-03-19 | 1987-03-03 | Dynatech Computer Power, Inc. | Telephone activated power controller |
| JPS61219243A (ja) * | 1985-03-26 | 1986-09-29 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム |
| JP2754508B2 (ja) * | 1987-09-16 | 1998-05-20 | 三菱マテリアル 株式会社 | 半導体回路用の保護回路 |
| US5086454A (en) * | 1989-11-17 | 1992-02-04 | Vocal Technologies, Ltd. | Direct connect modem deriving power from telephone line |
| US5224154A (en) * | 1991-09-06 | 1993-06-29 | Universal Data Systems, Inc. | Line powered DCA including dual programmed microcontrollers |
-
1992
- 1992-06-09 US US07/895,968 patent/US5369666A/en not_active Expired - Lifetime
-
1993
- 1993-06-02 JP JP5132043A patent/JPH0698038A/ja active Pending
- 1993-06-08 DE DE69309788T patent/DE69309788T2/de not_active Expired - Fee Related
- 1993-06-08 EP EP93109223A patent/EP0576882B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007182B1 (en) | 1999-09-22 | 2006-02-28 | Ricoh Company, Ltd. | Communication terminal and facsimile apparatus connected to an analog communication network and provided with a power management feature |
| US7324587B2 (en) | 2002-09-19 | 2008-01-29 | Ricoh Company, Ltd. | Communication apparatus |
| EP2424212A2 (en) | 2010-08-24 | 2012-02-29 | Canon Kabushiki Kaisha | Facsimile communication apparatus, control method thereof, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0576882A3 (en) | 1994-11-09 |
| EP0576882A2 (en) | 1994-01-05 |
| DE69309788D1 (de) | 1997-05-22 |
| DE69309788T2 (de) | 1997-11-20 |
| US5369666A (en) | 1994-11-29 |
| EP0576882B1 (en) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0698038A (ja) | 従来の絶縁変圧器を含まないモデムおよびモデムからそのような変圧器を除去する方法 | |
| US5315651A (en) | Active surge rejection circuit | |
| US6477249B1 (en) | Communications signal splitter and filter | |
| US7433165B2 (en) | Auto-resetting span-power protection | |
| US8179655B2 (en) | Surge protection apparatus and methods | |
| USRE44094E1 (en) | Impedance blocking filter circuit | |
| US20050243496A1 (en) | Protection devices and methods for preventing the flow of undesirable differential mode transients | |
| JP2008047517A (ja) | 連接装置 | |
| US20040257743A1 (en) | LAN magnetic interface circuit with passive ESD protection | |
| US20040120509A1 (en) | Method and apparatus for spectral containment over telephone service lines | |
| US6628783B1 (en) | Filter arrangement applicable to ADSL splitters | |
| JP3283964B2 (ja) | モデムサージ保護回路およびサージ保護方法 | |
| US6671149B1 (en) | Systems and methods for protecting vulnerable micro electro-mechanical system (MEMS) and electronic relay devices | |
| US6639779B2 (en) | Frequency selective transient voltage protector | |
| AU2002364554B9 (en) | Frequency selective transient voltage protector | |
| US6683768B2 (en) | Circuit topology for protecting vulnerable micro electro-mechanical system (MEMS) and electronic relay devices | |
| US7266195B1 (en) | Surge clamp protection circuit | |
| US7154727B2 (en) | Surge protection circuit | |
| US20020041676A1 (en) | POTS splitter | |
| US6163447A (en) | Telephone equipment protection circuit | |
| KR100534058B1 (ko) | 정보통신기기의 전원 커넥터 | |
| JP2654172B2 (ja) | 雷防護回路 | |
| US6373886B1 (en) | Power supply circuits for data access arrangement enabling modem operation over a private line | |
| KR101065795B1 (ko) | 싸이리스터를 이용한 전원용 서지보호기 | |
| US6665400B1 (en) | Low-voltage transistor circuit for suppressing high-voltage surges in a telephone line interface circuit |