JPH0697418A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0697418A JPH0697418A JP27083392A JP27083392A JPH0697418A JP H0697418 A JPH0697418 A JP H0697418A JP 27083392 A JP27083392 A JP 27083392A JP 27083392 A JP27083392 A JP 27083392A JP H0697418 A JPH0697418 A JP H0697418A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- light emitting
- emitting element
- single crystal
- porous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、低価格で表示機能に優れ、信頼性
も高い表示装置を提供する。 【構成】 本発明の表示装置１は、一枚の単結晶シリコ
ン基板２上に、多孔質シリコン３を用いたｐｎ接合構造
の発光素子４と、この発光素子４を駆動するスイッチ素
子５とを形成したものである。この構成により、単結晶
シリコン基板２に多孔質シリコン３を用いたｐｎ接合構
造の発光素子４とこの発光素子４を駆動するスイッチ素
子５とを容易に組み込むことができ、低コストで信頼性
も良好となり、優れた表示機能を発揮させることができ
る。
も高い表示装置を提供する。 【構成】 本発明の表示装置１は、一枚の単結晶シリコ
ン基板２上に、多孔質シリコン３を用いたｐｎ接合構造
の発光素子４と、この発光素子４を駆動するスイッチ素
子５とを形成したものである。この構成により、単結晶
シリコン基板２に多孔質シリコン３を用いたｐｎ接合構
造の発光素子４とこの発光素子４を駆動するスイッチ素
子５とを容易に組み込むことができ、低コストで信頼性
も良好となり、優れた表示機能を発揮させることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、表示装置に関し、より
詳しくは、テレビジョン、表示モニタ、ビューファイン
ダ等に用いられる平面型の表示装置に関する。
詳しくは、テレビジョン、表示モニタ、ビューファイン
ダ等に用いられる平面型の表示装置に関する。
【０００２】
【従来の技術】従来、平面型の表示装置として、液晶デ
ィスプレイ、エレクトロルミネッセンスディスプレイ、
プラズマディスプレイ、ＬＥＤディスプレイ等が実用化
されている。
ィスプレイ、エレクトロルミネッセンスディスプレイ、
プラズマディスプレイ、ＬＥＤディスプレイ等が実用化
されている。
【０００３】しかしながら、液晶ディスプレイは、自発
光型ではなくバックライトが必要になること、視野角が
狭いこと、１画素を５０μｍ以下の高精細に構成できな
いこと等の問題がある。エレクトロルミネッセンスディ
スプレイ、プラズマディスプレイの場合には、いずれも
駆動電圧が１００Ｖ以上と高く電源構成の点で問題があ
る。ＬＥＤディスプレイは、自発光型ではあるが、現在
のところＧａＡｓ：ＩｎＰ系の化合物半導体で作製する
ため、Ｓｉ系に比べ材料コスト高く信頼性も低いという
問題がある。また、その駆動回路をＬＥＤディスプレイ
とモノリシックに作り難いという問題もある。即ち、Ｌ
ＥＤを一個一個並べて大画面構成としたものは存在する
が単一のウェハー上に画素を組み込んだものは実在しな
いのが現状である。
光型ではなくバックライトが必要になること、視野角が
狭いこと、１画素を５０μｍ以下の高精細に構成できな
いこと等の問題がある。エレクトロルミネッセンスディ
スプレイ、プラズマディスプレイの場合には、いずれも
駆動電圧が１００Ｖ以上と高く電源構成の点で問題があ
る。ＬＥＤディスプレイは、自発光型ではあるが、現在
のところＧａＡｓ：ＩｎＰ系の化合物半導体で作製する
ため、Ｓｉ系に比べ材料コスト高く信頼性も低いという
問題がある。また、その駆動回路をＬＥＤディスプレイ
とモノリシックに作り難いという問題もある。即ち、Ｌ
ＥＤを一個一個並べて大画面構成としたものは存在する
が単一のウェハー上に画素を組み込んだものは実在しな
いのが現状である。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の各種の平面型の表示装置は、コスト面、表示機能、信
頼性等種々の点で欠点を含有している。
の各種の平面型の表示装置は、コスト面、表示機能、信
頼性等種々の点で欠点を含有している。
【０００５】そこで、本発明は、低価格で表示機能に優
れ、信頼性も高い表示装置を提供することを目的とする
ものである。
れ、信頼性も高い表示装置を提供することを目的とする
ものである。
【０００６】
【課題を解決するための手段】請求項１記載の表示装置
は、一画素が多孔質シリコンを用いたｐｎ接合構造の発
光素子と、この発光素子を選択するスイッチ素子から成
り、かつこの発光素子とスイッチ素子が同一の単結晶シ
リコン基板上に形成されたものである。
は、一画素が多孔質シリコンを用いたｐｎ接合構造の発
光素子と、この発光素子を選択するスイッチ素子から成
り、かつこの発光素子とスイッチ素子が同一の単結晶シ
リコン基板上に形成されたものである。
【０００７】請求項２記載の表示装置は、表示装置を駆
動する駆動回路を、前記単結晶シリコン基板上に表示装
置とモノリシックに形成したものである。
動する駆動回路を、前記単結晶シリコン基板上に表示装
置とモノリシックに形成したものである。
【０００８】
【作用】上述した構成表示装置の作用を以下に説明す
る。請求項１記載の表示装置は、一画素が多孔質シリコ
ンを用いたｐｎ接合構造の発光素子と、この発光素子を
選択するスイッチ素子から成り、かつこの発光素子とス
イッチ素子が同一の単結晶シリコン基板上に形成された
ものである。単結晶シリコン基板は、化合物半導体を用
いた基板に比べ、そのコストが安く、物理的な信頼性も
高いので、多孔質シリコンを用いたｐｎ接合構造の発光
素子と発光素子を選択するスイッチ素子とを容易に組み
込むことができ、したがって、本発明の表示装置は、低
コストで信頼性も良好となる。また、発光素子に多孔質
シリコンを用いているので、簡便で優れた表示機能を発
揮させることができる。
る。請求項１記載の表示装置は、一画素が多孔質シリコ
ンを用いたｐｎ接合構造の発光素子と、この発光素子を
選択するスイッチ素子から成り、かつこの発光素子とス
イッチ素子が同一の単結晶シリコン基板上に形成された
ものである。単結晶シリコン基板は、化合物半導体を用
いた基板に比べ、そのコストが安く、物理的な信頼性も
高いので、多孔質シリコンを用いたｐｎ接合構造の発光
素子と発光素子を選択するスイッチ素子とを容易に組み
込むことができ、したがって、本発明の表示装置は、低
コストで信頼性も良好となる。また、発光素子に多孔質
シリコンを用いているので、簡便で優れた表示機能を発
揮させることができる。
【０００９】また、駆動回路を、単結晶シリコン基板上
に表示装置とモノリシックに形成できるので、単一のウ
ェハー上に表示装置とその駆動回路とを高密度に搭載で
きる。
に表示装置とモノリシックに形成できるので、単一のウ
ェハー上に表示装置とその駆動回路とを高密度に搭載で
きる。
【００１０】
【実施例】以下に、本発明の実施例を詳細に説明する。
図１に示す表示装置１は、ｐ型の単結晶シリコン基板２
上に、多孔質シリコン３を用いたｐｎ接合構造の発光素
子４と、この発光素子４を選択するスイッチ素子５とを
形成したものである。発光素子４は、単結晶シリコン基
板２の一方の端部側に形成した多孔質シリコン３と、こ
の多孔質シリコン３上に形成したｎ−μＣ−ＳｉＣ（ｎ
型の微結晶を含有する非晶質シリコンカーボン）６と、
このｎ−μＣ−ＳｉＣ６上に形成したＩＴＯ（インジウ
ムティンオキサイド）７とを具備している。前記スイッ
チ素子５は、単結晶シリコン基板２上に積層構造に成膜
したトランジスタ８により構成されている。
図１に示す表示装置１は、ｐ型の単結晶シリコン基板２
上に、多孔質シリコン３を用いたｐｎ接合構造の発光素
子４と、この発光素子４を選択するスイッチ素子５とを
形成したものである。発光素子４は、単結晶シリコン基
板２の一方の端部側に形成した多孔質シリコン３と、こ
の多孔質シリコン３上に形成したｎ−μＣ−ＳｉＣ（ｎ
型の微結晶を含有する非晶質シリコンカーボン）６と、
このｎ−μＣ−ＳｉＣ６上に形成したＩＴＯ（インジウ
ムティンオキサイド）７とを具備している。前記スイッ
チ素子５は、単結晶シリコン基板２上に積層構造に成膜
したトランジスタ８により構成されている。
【００１１】次に、表示装置１の製造工程について、図
２乃至図５を参照して説明する。まず、一面にＡｌ（又
はＡｕ）２ａを蒸着してオーミック接触させたｐ型の単
結晶シリコン基板２を用意し、この単結晶シリコン基板
２の他面に絶縁層としてのＳｉＯ2 膜１１をプラズマＣ
ＶＤ、スパッタ、熱酸化のいずれかの方法により成膜す
る。
２乃至図５を参照して説明する。まず、一面にＡｌ（又
はＡｕ）２ａを蒸着してオーミック接触させたｐ型の単
結晶シリコン基板２を用意し、この単結晶シリコン基板
２の他面に絶縁層としてのＳｉＯ2 膜１１をプラズマＣ
ＶＤ、スパッタ、熱酸化のいずれかの方法により成膜す
る。
【００１２】次に、ＳｉＯ2 膜１１のパターニングを行
った後、図２に示すようにイオン注入又は拡散により単
結晶シリコン基板２の上部に一対のｎ+ 層１２，１３を
形成するとともに、ＳｉＯ2 膜１１を貫いて一対のｎ+
層１２，１３に接触するＡｌ又はＣｒ又はＩＴＯ等から
なる内部電極層１４を成膜し、この内部電極層１４をパ
ターニングして、図３に示すように、一対のｎ+ 層１
２，１３に接触したソース電極１５、ドレイン電極１６
及び前記ＳｉＯ2 膜１１上のゲート電極１７を形成す
る。次に、プラズマＣＶＤ又はスパッタにより、図４に
示すように、絶縁層としてのＳｉＯ2 膜（又はＳｉ3 Ｎ
4 膜）１８をソース電極１５、ドレイン電極１６、ゲー
ト電極１７を覆うように成膜し、パターニングする。
った後、図２に示すようにイオン注入又は拡散により単
結晶シリコン基板２の上部に一対のｎ+ 層１２，１３を
形成するとともに、ＳｉＯ2 膜１１を貫いて一対のｎ+
層１２，１３に接触するＡｌ又はＣｒ又はＩＴＯ等から
なる内部電極層１４を成膜し、この内部電極層１４をパ
ターニングして、図３に示すように、一対のｎ+ 層１
２，１３に接触したソース電極１５、ドレイン電極１６
及び前記ＳｉＯ2 膜１１上のゲート電極１７を形成す
る。次に、プラズマＣＶＤ又はスパッタにより、図４に
示すように、絶縁層としてのＳｉＯ2 膜（又はＳｉ3 Ｎ
4 膜）１８をソース電極１５、ドレイン電極１６、ゲー
ト電極１７を覆うように成膜し、パターニングする。
【００１３】次に、単結晶シリコン基板２上の上述した
スイッチ素子５の形成領域の隣に多孔質シリコン３を作
成する。この多孔質シリコン３は、例えば、ｐ型の単結
晶シリコン基板２として、面方位（１１１）及び（１０
０）又は抵抗率０．１乃至４０Ωｃｍのｐ型単結晶シリ
コンを用い、エチルアルコール：弗酸（４８％水溶液）
＝０．１：１乃至５：１の水溶液中で電流密度５乃至５
０ｍＡ／ｃｍ2 、陽極化成時間１乃至１０分により作成
できる。さらに、光化学エッチング又はＫＯＨ溶液に数
秒間浸し多孔質シリコン３の表面の不純物を除去する。
スイッチ素子５の形成領域の隣に多孔質シリコン３を作
成する。この多孔質シリコン３は、例えば、ｐ型の単結
晶シリコン基板２として、面方位（１１１）及び（１０
０）又は抵抗率０．１乃至４０Ωｃｍのｐ型単結晶シリ
コンを用い、エチルアルコール：弗酸（４８％水溶液）
＝０．１：１乃至５：１の水溶液中で電流密度５乃至５
０ｍＡ／ｃｍ2 、陽極化成時間１乃至１０分により作成
できる。さらに、光化学エッチング又はＫＯＨ溶液に数
秒間浸し多孔質シリコン３の表面の不純物を除去する。
【００１４】次に、多孔質シリコン３上に、図５に示す
ようにｎ−μＣ−ＳｉＣ６、ＩＴＯ７を成膜し、これら
のパターニングを行うことで、発光素子４を形成する。
さらに、ＳｉＯ2 膜１８を再度パターニングし、ドレイ
ン電極１６、ゲート電極１７への上面への穴開けを行っ
た後、ＳｉＯ2 膜１８上にドレイン電極１６に接触する
金属電極２１、ゲート電極１７へ接触する金属電極２２
を成膜する。ドレイン電極１６に接触する金属電極２１
は、前記ＩＴＯ７にも接触させる。
ようにｎ−μＣ−ＳｉＣ６、ＩＴＯ７を成膜し、これら
のパターニングを行うことで、発光素子４を形成する。
さらに、ＳｉＯ2 膜１８を再度パターニングし、ドレイ
ン電極１６、ゲート電極１７への上面への穴開けを行っ
た後、ＳｉＯ2 膜１８上にドレイン電極１６に接触する
金属電極２１、ゲート電極１７へ接触する金属電極２２
を成膜する。ドレイン電極１６に接触する金属電極２１
は、前記ＩＴＯ７にも接触させる。
【００１５】このような製造工程により、図１、図５に
示す発光素子４、トランジスタ８が一画素に形成された
表示装置１を得ることができる。この表示装置１の等価
回路を図６に示す。
示す発光素子４、トランジスタ８が一画素に形成された
表示装置１を得ることができる。この表示装置１の等価
回路を図６に示す。
【００１６】本実施例の表示装置１は、一枚の単結晶シ
リコン基板２上に、多孔質シリコン３を用いたｐｎ接合
構造の発光素子４と、この発光素子４を選択するスイッ
チ素子５とを形成したものである。単結晶シリコンから
なる単結晶シリコン基板２は、化合物半導体を用いた基
板に比べ、そのコストが安く、物理的な信頼性も高いの
で、多孔質シリコン３を用いたｐｎ接合構造の発光素子
４とこの発光素子４を選択するスイッチ素子５とを従来
の半導体製造プロセスにより容易に組み込むことがで
き、したがって、本実施例の表示装置１は、低コストで
信頼性も良好となる。
リコン基板２上に、多孔質シリコン３を用いたｐｎ接合
構造の発光素子４と、この発光素子４を選択するスイッ
チ素子５とを形成したものである。単結晶シリコンから
なる単結晶シリコン基板２は、化合物半導体を用いた基
板に比べ、そのコストが安く、物理的な信頼性も高いの
で、多孔質シリコン３を用いたｐｎ接合構造の発光素子
４とこの発光素子４を選択するスイッチ素子５とを従来
の半導体製造プロセスにより容易に組み込むことがで
き、したがって、本実施例の表示装置１は、低コストで
信頼性も良好となる。
【００１７】また、発光素子として多孔質シリコンを用
いているので、簡便で優れた表示機能を発揮させること
ができる。
いているので、簡便で優れた表示機能を発揮させること
ができる。
【００１８】さらに、駆動回路を、単結晶シリコン基板
上に表示装置とモノリシックに形成できるので、単一の
ウェハー上に表示装置とそのスイッチ素子とを高密度に
搭載できる。
上に表示装置とモノリシックに形成できるので、単一の
ウェハー上に表示装置とそのスイッチ素子とを高密度に
搭載できる。
【００１９】次に、上述した表示装置１を多数マトリッ
クス状に展開して構成したより実用的な表示装置１Ａに
ついて図７、図８を参照して説明する。図７に等価的に
示す表示装置１Ａは、表示装置１の各発光素子４を単位
画素として、４８０行×４８０列のマトリックス状に構
成している。そして、各発光素子４を選択する選択素子
５の各ソース電極１５を列方向に配置したデータ線…，
ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲート電極２
２を行方向に配置したゲート線…，ｉ−１，ｉ，ｉ＋
１，…に各々接続している。
クス状に展開して構成したより実用的な表示装置１Ａに
ついて図７、図８を参照して説明する。図７に等価的に
示す表示装置１Ａは、表示装置１の各発光素子４を単位
画素として、４８０行×４８０列のマトリックス状に構
成している。そして、各発光素子４を選択する選択素子
５の各ソース電極１５を列方向に配置したデータ線…，
ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲート電極２
２を行方向に配置したゲート線…，ｉ−１，ｉ，ｉ＋
１，…に各々接続している。
【００２０】このような構成の表示装置１Ａにおいて、
１分間に６０枚の画像を表示しようとすると、ゲート線
…，ｉ−１，ｉ，ｉ＋１，…には、図示しない駆動回
路、たとえばシフトレジスタで（１／６０）×（１／４
８０）＝３４μsec のパルスを順次送ればよい。また、
データについては、３４μsec の間に、１，２，…，ｊ
−１，ｊ，ｊ＋１，…の各画素にデータを加える必要が
あるので、３４μsec ／４８０＝７１ｎsec のパルスを
データ線…，ｊ−１，ｊ，ｊ＋１，…に順次送ればよ
い。この場合、メモリに１ライン分ためておいて１ライ
ン一括して送るようにすることも可能である。
１分間に６０枚の画像を表示しようとすると、ゲート線
…，ｉ−１，ｉ，ｉ＋１，…には、図示しない駆動回
路、たとえばシフトレジスタで（１／６０）×（１／４
８０）＝３４μsec のパルスを順次送ればよい。また、
データについては、３４μsec の間に、１，２，…，ｊ
−１，ｊ，ｊ＋１，…の各画素にデータを加える必要が
あるので、３４μsec ／４８０＝７１ｎsec のパルスを
データ線…，ｊ−１，ｊ，ｊ＋１，…に順次送ればよ
い。この場合、メモリに１ライン分ためておいて１ライ
ン一括して送るようにすることも可能である。
【００２１】また、各発光素子４の発光制御は以下のよ
うにして行う。例えば、（ｉ，ｊ）の発光素子４を明に
しようとすれば、ｉにゲートパルスが、ｊにデータパル
スが同時に入るようにすればよい。また、ゲート線ｉ−
１にゲートパルスを送り、データ線１，３，…，ｊ，ｊ
＋２，…にデータ線を送った場合には、図９に示すよう
に、（ｉ−１，１），（ｉ−１，３），…，（ｉ−１，
ｊ），（ｉ−１，ｊ＋２），…の各発光素子４が発光
し、これらの間の各発光素子４は発光しない。
うにして行う。例えば、（ｉ，ｊ）の発光素子４を明に
しようとすれば、ｉにゲートパルスが、ｊにデータパル
スが同時に入るようにすればよい。また、ゲート線ｉ−
１にゲートパルスを送り、データ線１，３，…，ｊ，ｊ
＋２，…にデータ線を送った場合には、図９に示すよう
に、（ｉ−１，１），（ｉ−１，３），…，（ｉ−１，
ｊ），（ｉ−１，ｊ＋２），…の各発光素子４が発光
し、これらの間の各発光素子４は発光しない。
【００２２】図１０は、既述した構成の表示装置１Ａの
ゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シフトレ
ジスタ３１を、データ線…，ｊ−１，ｊ，ｊ＋１，…用
に水平シフトレジスタ３２を組み込んだ表示装置１Ｂを
示す。
ゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シフトレ
ジスタ３１を、データ線…，ｊ−１，ｊ，ｊ＋１，…用
に水平シフトレジスタ３２を組み込んだ表示装置１Ｂを
示す。
【００２３】また、図１１は、既述した構成の表示装置
１Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シ
フトレジスタ３１を、データ線…，ｊ−１，ｊ，ｊ＋
１，…用にメモリ３３を組み込んだ表示装置１Ｃを示
す。
１Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シ
フトレジスタ３１を、データ線…，ｊ−１，ｊ，ｊ＋
１，…用にメモリ３３を組み込んだ表示装置１Ｃを示
す。
【００２４】このような表示装置１Ｂ，１Ｃの場合、駆
動回路（垂直シフトレジスタ３１、水平シフトレジスタ
３２、メモリ３３）は１ウェハー上ではなく外付けしワ
イヤボンディングにより接続してもよいが、１のウェハ
ー上にモノリシックに組み込んだ方が集積度の向上を図
る上でより利点が多い。
動回路（垂直シフトレジスタ３１、水平シフトレジスタ
３２、メモリ３３）は１ウェハー上ではなく外付けしワ
イヤボンディングにより接続してもよいが、１のウェハ
ー上にモノリシックに組み込んだ方が集積度の向上を図
る上でより利点が多い。
【００２５】図１２は、本発明の他の実施例を示すもの
であり、同図に示す表示装置１Ｄは、既述した表示装置
１のｎ−μＣ−ＳｉＣ６の代りに、ａ−ＳｉＣ（アモル
ファスＳｉＣ）６ａを用いたものである。この表示装置
１Ｄの場合、前記ｎ−μＣ−ＳｉＣ６の形成にはＥＣＲ
−ＣＶＤが必要であるのに比べａ−ＳｉＣ６ａは通常の
ＣＶＤで形成できるため製造コストの点で利点がある。
であり、同図に示す表示装置１Ｄは、既述した表示装置
１のｎ−μＣ−ＳｉＣ６の代りに、ａ−ＳｉＣ（アモル
ファスＳｉＣ）６ａを用いたものである。この表示装置
１Ｄの場合、前記ｎ−μＣ−ＳｉＣ６の形成にはＥＣＲ
−ＣＶＤが必要であるのに比べａ−ＳｉＣ６ａは通常の
ＣＶＤで形成できるため製造コストの点で利点がある。
【００２６】また、図１３に示すさらに別の実施例であ
る表示装置１Ｅのように、多孔質シリコン３の上にＩＴ
Ｏ７のみを形成するだけでも実施可能である。
る表示装置１Ｅのように、多孔質シリコン３の上にＩＴ
Ｏ７のみを形成するだけでも実施可能である。
【００２７】本発明は、上述した実施例に限定されるも
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
【００２８】
【発明の効果】以上詳述した本発明によれば、上述した
構成としたので、以下の効果を奏する。請求項１記載の
発明によれば、低コストで信頼性も高く優れた表示機能
を発揮させることが可能な表示装置を提供することがで
きる。
構成としたので、以下の効果を奏する。請求項１記載の
発明によれば、低コストで信頼性も高く優れた表示機能
を発揮させることが可能な表示装置を提供することがで
きる。
【００２９】請求項２記載の発明によれば、駆動回路
を、単結晶シリコンの半導体基板上に表示装置とモノリ
シックに形成したので、単一のウェハー上に表示装置と
素子とその駆動回路とを高密度に搭載でき、集積度が高
く実用価値の大きい表示装置を提供することができる。
を、単結晶シリコンの半導体基板上に表示装置とモノリ
シックに形成したので、単一のウェハー上に表示装置と
素子とその駆動回路とを高密度に搭載でき、集積度が高
く実用価値の大きい表示装置を提供することができる。
【図１】本発明の実施例装置の断面図である。
【図２】本発明の実施例装置の製造工程図である。
【図３】本発明の実施例装置の製造工程図である。
【図４】本発明の実施例装置の製造工程図である。
【図５】本発明の実施例装置の製造工程図である。
【図６】本発明の実施例装置の等価回路図である。
【図７】本発明の実施例装置を用いたより具体的な表示
装置の等価回路図である。
装置の等価回路図である。
【図８】図７に示す表示装置の駆動用パルスの波形図で
ある。
ある。
【図９】図８に示す表示装置の発光制御を示す説明図で
ある。
ある。
【図１０】本発明の実施例装置を用いたより具体的な表
示装置の等価回路図である。
示装置の等価回路図である。
【図１１】本発明の実施例装置を用いたより具体的な表
示装置の等価回路図である。
示装置の等価回路図である。
【図１２】本発明の他の実施例装置を示す概略図であ
る。
る。
【図１３】本発明のさらに別の実施例装置を示す概略図
である。
である。
１ 表示装置 ２ 単結晶シリコン基板 ３ 多孔質シリコン ４ 発光素子 ５ スイッチ素子
Claims (4)
- 【請求項１】 一画素が、多孔質シリコンを用いたｐｎ
接合構造の発光素子と、この発光素子を選択するスイッ
チ素子から成り、かつこの発光素子とスイッチ素子が同
一の単結晶シリコン基板上に形成されたことを特徴とす
る表示装置。 - 【請求項２】 前記表示装置を駆動する駆動回路は、前
記単結晶シリコン基板上に前記表示装置とモノリシック
に形成されたものである請求項１記載の表示装置。 - 【請求項３】 前記発光素子は、ｐ型又はｎ型単結晶シ
リコン基板上に形成された多孔質シリコンと前記単結晶
シリコンと異なる伝導型をもつ微結晶を含有する非晶質
シリコンカーボン膜からなるｐｎ接合を用いたものであ
る請求項１又は２記載の表示装置。 - 【請求項４】 前記発光素子は、ｐ型又はｎ型単結晶シ
リコン基板上に形成された多孔質シリコンと前記単結晶
シリコンと異なる伝導型をもつ非晶質シリコンカーボン
膜からなるｐｎ接合を用いたものである請求項１又は２
記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27083392A JPH0697418A (ja) | 1992-09-14 | 1992-09-14 | 表示装置 |
| US08/008,566 US5285078A (en) | 1992-01-24 | 1993-01-22 | Light emitting element with employment of porous silicon and optical device utilizing light emitting element |
| DE4301940A DE4301940A1 (ja) | 1992-01-24 | 1993-01-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27083392A JPH0697418A (ja) | 1992-09-14 | 1992-09-14 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697418A true JPH0697418A (ja) | 1994-04-08 |
Family
ID=17491652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27083392A Withdrawn JPH0697418A (ja) | 1992-01-24 | 1992-09-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697418A (ja) |
-
1992
- 1992-09-14 JP JP27083392A patent/JPH0697418A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867926B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| US7211826B2 (en) | Organic electroluminescent display | |
| CN100364105C (zh) | 简化制造工艺的有源矩阵有机电致发光器件及其制造方法 | |
| US7683382B2 (en) | Organic light emitting diode display | |
| US6667791B2 (en) | Passive drive matrix display | |
| TWI248322B (en) | Organic electro luminescence device and fabrication method thereof | |
| KR101383712B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8025544B2 (en) | Method for manufacturing dual panel-type organic electroluminescent display device | |
| JP2004046154A (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| JP3946663B2 (ja) | 能動型有機電界発光素子とその製造方法 | |
| KR20030058911A (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
| US20070176538A1 (en) | Continuous conductor for OLED electrical drive circuitry | |
| US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
| CN111682043B (zh) | 一种芯片结构及其制作方法、显示装置 | |
| JP2010108957A (ja) | 表示装置およびその製造方法 | |
| US8049402B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
| KR101148720B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| US20080197354A1 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| KR100623720B1 (ko) | 유기전계 발광소자 및 그 제조 방법 | |
| KR100899428B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| JP2000164347A (ja) | 表示装置及びその製造方法 | |
| KR101735833B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| JPH0697418A (ja) | 表示装置 | |
| KR20100043679A (ko) | 유기전계발광표시소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |