JPH0697058A - Method of forming data for electron beam lithography - Google Patents

Method of forming data for electron beam lithography

Info

Publication number
JPH0697058A
JPH0697058A JP24679192A JP24679192A JPH0697058A JP H0697058 A JPH0697058 A JP H0697058A JP 24679192 A JP24679192 A JP 24679192A JP 24679192 A JP24679192 A JP 24679192A JP H0697058 A JPH0697058 A JP H0697058A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
graphic
margin
processing target
area
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24679192A
Other languages
Japanese (ja)
Inventor
Kazumasa Morishita
和正 森下
Original Assignee
Fujitsu Ltd
Fujitsu Vlsi Ltd
富士通ヴィエルエスアイ株式会社
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography

Abstract

PURPOSE:To form data for lithography rapidly, while preventing missing and overlapping of graphic figures even though assigning processing target regions for a plurality of CPU's, performing parallel processing independently and registering the graphic form for each rectangular region. CONSTITUTION:Graphic figures F10 and F11 contained in a processing target region EA including a subfield 32 are taken in a CPU, and an overlap is removed and a graphic figure F22 is generated. Cutting lines L3 and L4 containing the boundary line of the processing target region EA is generated and the graphic figure F22 is cut off. A graphic figure below the cutting line L4 is deleted, and a graphic figure F37 is created between the cutting lines L3 and L4. A parting line is generated from the apex of the graphic figure F37 normal to the cutting line L4, thereby dividing it into graphic figures F38 to F40. Since part of the graphic figures F39 and F40 are on the external margin and inside the internal margin so that they are cut at the boundary line of the subfield 32 and the graphic figures F39a and F40a are registered in the subfield 32.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はマスクパターンの図形データから電子ビーム描画装置用の描画データを作成する方法に係り、詳しくは集積回路パターンを多数の処理対象領域に分割し、各処理対象領域を複数のCPUに割り当てて各処理対象領域を独立に並列処理する方法に関する。 The present invention relates to relates from the graphic data of the mask pattern in the method for creating drawing data for an electron beam drawing apparatus, and more particularly by dividing the integrated circuit pattern into a number of process target areas, each processing target area It relates to a method for parallel processing by allocating a plurality of CPU independently of each processing target area.

【0002】近年のLSIの大規模化、高密度化に伴って電子ビーム描画装置用の描画データ作成に対する処理時間の短縮の要望が高まっている。 [0002] is a large scale in recent years of LSI, is a desire to shorten the processing time for the drawing data generation for electron beam lithography apparatus in accordance with the density increased. この要望に応えるためにLSIチップを複数の領域に分割して各領域を独立にかつ並列に処理する方法が検討されている。 Method of processing independently of each region by dividing the LSI chip into a plurality of regions in order to meet this demand and in parallel has been studied. そして、 And,
各領域は電子ビーム描画装置において電磁偏向で描画可能な正方形の領域、即ち、図3に示すようにLSIのチップ領域を碁盤目状に分割した多数のサブフィールド3 Drawable square area electromagnetic deflection in each region the electron beam lithography system, i.e., a number of sub-fields 3 obtained by dividing the LSI chip regions in a grid pattern as shown in FIG. 3
0(実線で囲まれた領域)に対応させることが最も望ましい。 0 it is most desirable to correspond to (a region surrounded by solid lines).

【0003】又、大規模で高密度なLSIを短い時間で描画するためには、図形データの存在する箇所のみを走査して露光を行うベクトルスキャン方式の電子ビーム描画装置を使用した方がよい。 [0003] Further, in order to draw in a short time a high-density LSI large scale, it is better to use an electron beam drawing apparatus of a vector scan system for performing the present scan to expose the portion only of the graphic data . しかしながら、ベクトルスキャン方式の電子ビーム描画装置では、底辺及び高さが共に所定長未満の微小な図形は電子ビームの照射ができず描画できなかったり、精度が非常に悪くなり高精度なLSIの開発の妨げとなる。 However, the electron beam drawing apparatus of the vector scanning method, the development of the base and height fine shapes both less than the predetermined length may not be drawn can not irradiation of the electron beam, high-precision LSI accuracy is very poor the setbacks. このため、図13に示すように、各サブフィールド30にはその境界線を基準として内部及び外部に破線で示す所定幅のマージンM(破線で示す)を設定して、微小な図形の発生を防止するようにしている。 Therefore, as shown in FIG. 13, each sub-field 30 to set the margin M of a predetermined width shown by a broken line inside and outside the boundary line as a reference (shown in phantom), the generation of minute figures so as to prevent. 尚、サブフィールド30の外部マージンは当該サブフィールドに隣接するサブフィールドの内部マージンである。 The external margin of the sub-field 30 is an internal margin of the subfield adjacent to the subfield.

【0004】即ち、図形処理後の図形をサブフィールドに登録する際、マージンを考慮しないでサブフィールドの境界線で切断し、サブフィールドに完全に包含される図形のみを登録すると、微小な図形が発生することがある。 [0004] That is, when registering the graphic after graphic processing sub-field, and cut at the boundary line of the sub-field without considering a margin, registering only shapes that are fully contained sub-fields, a minute figure it may occur. 例えば、図13に示す図形F1,F2をサブフィールド30の境界線で切断すると、図14に示すように図形F11,F21が登録される。 For example, when cutting the figure F1, F2 shown in FIG. 13 in the border of subfield 30, figure F11, F21 are registered as shown in FIG. 14. この場合、図形F21 In this case, the figure F21
が微小図形となってしまう。 There becomes a very small figure.

【0005】一方、図形処理後の図形をサブフィールドに登録する際の判定はサブフィールドの内部及び外部のマージンに基づいて設定されている。 On the other hand, the determination of when registering the graphic after graphic processing sub-field are set based on the internal and external margin of the sub-fields. 即ち、図形がサブフィールドに完全に包含されているとき、又は図形が外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるときには当該図形をそのサブフィールドに登録する。 That is, when the figure is completely included in the sub-field, or graphics are registered in the sub-field the figure when in the inner than is in the inner and include internal margin than the outside margin. 図形の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには当該図形をサブフィールドの境界線で切断した内部の図形をそのサブフィールドに登録する。 It registers the interior of the shape obtained by cutting the shapes in the boundary line of the sub-fields when comprise external margin even some shapes than is outside and on the inside than include internal margins to the subfield .
又、図形がサブフィールドの所定の隣接する境界線対に対応した外部マージンより内にありかつ内部マージンよりも外にあるときには当該図形をそのサブフィールドに登録する。 Further, when the shape is outside than there and internal margin on the inner externally margin corresponding to the predetermined adjacent boundary line pairs of the sub-field registers the figure in the subfield.

【0006】従って、例えば図13に示す図形F1,F Accordingly, for example, figure F1 shown in FIG. 13, F
2のうち、図形F2は登録対象から除外され、図形F1 Of the two, figure F2 are excluded from the registration target, figure F1
は登録対象となって図15に示すようにサブフィールド30に登録される。 Become registered is registered in the sub-field 30, as shown in FIG. 15. このため、微小な図形の発生が防止される。 Therefore, generation of fine figures can be prevented.

【0007】このようなことから、ベクトルスキャン方式の電子ビーム描画装置用の描画データを短時間に作成するためには、サブフィールド単位に独立に並列処理を行うことが必要不可欠である。 [0007] For this reason, in order to create in a short time drawing data for an electron beam drawing apparatus of the vector scanning method, it is essential to carry out the parallel processing independently for each subfield. 又、ベクトルスキャン方式の電子ビーム描画装置用の描画データを作成するためには、微小な図形の発生がないような図形処理を行うためにサブフィールドにマージンを持たせたサブフィールドへの図形登録を行える方法が必要不可欠である。 Further, in order to create the drawing data for the electron beam drawing apparatus of the vector scanning method, graphic registration to the subfield that has a margin in the sub-field in order to perform graphic processing such that there is no occurrence of fine figures how to perform, which is a is essential.

【0008】 [0008]

【従来の技術】従来、ベクトルスキャン方式の電子ビーム描画装置用の描画データ作成のために各図形データ又は図形を構成する各辺を逐次的に処理した後、図形データをサブフィールドに登録する処理においては、図形単位に登録するサブフィールドを決定していた。 Conventionally, after processing each sides of each graphic data or graphics for rendering data generation for electron beam lithography apparatus of the vector scanning method sequentially, processing for registering the graphic data into subfield in had to determine the sub-field for registering the graphic unit. このため、描画データ作成に多大な時間を要し、作業効率が低下するという問題があった。 Therefore, it takes a lot of time to create the drawing data, the work efficiency is lowered.

【0009】この問題を解決して描画データ作成を高速に行う方法として、複数のCPUを持つ計算機を使用することが考えられた。 As a method for drawing data created to resolve this problem at high speed, it has been considered to use a computer having a plurality of CPU. この方法はLSIチップを電子ビーム描画装置の電磁偏向で描画可能な多数のサブフィールドに分割し、各サブフィールドを複数のCPUに割り当てて各サブフィールドを独立に並列処理するものである。 This method is intended to divide the LSI chip to a number of subfields that can be drawn with electromagnetic deflection of the electron beam drawing apparatus, parallel processing of each subfield independently assign each sub-field into a plurality of CPU.

【0010】 [0010]

【発明が解決しようとする課題】ところが、この場合、 The object of the invention is to be Solved However, in this case,
各CPUによって各サブフィールドに登録された図形の位置関係の違いにより、製造されたLSIに不具合が発生することがあった。 The difference in the positional relationship between the figure registered in each sub-field by each CPU, trouble was sometimes occur LSI manufactured.

【0011】例えば、図5に示すように隣接するサブフィールド31,32を異なる図形処理用CPUに割り当てて図形F10,F11を登録する場合について考える。 [0011] For example, consider the case of registering the graphic F10, F11 assign a sub-field 31, 32 adjacent as shown in FIG. 5 in a different graphic processing CPU. 1つの図形処理用CPUには、まず図16(a)に示すようにサブフィールド31及び同フィールド31に含まれる図形F10が取り込まれる。 A single graphic processing CPU, graphics F10 is taken firstly included in the sub-field 31 and the field 31 as shown in FIG. 16 (a). この図形F10に対して各種の図形処理が実行された後、図16(b)に示すように図形F10の頂点から上下方向に分割線が発生されて図形F20,F21に分割される。 After this various graphic processing on the figure F10 is performed by dividing lines from the top in the vertical direction of the figure F10 is generated as shown in FIG. 16 (b) is divided into graphic F20, F21.

【0012】この後、図形F20,F21の登録判定が行われ、各図形F20,F21はその一部が外部マージンよりも外にありかつ内部マージンよりも内にあるためサブフィールド31の境界線で切断される。 [0012] After this, registration decision figure F20, F21 is performed, the boundary line of the sub-fields 31 for each figure F20, F21 is in the inner than its part is outside than the outside margin and inner margin It is disconnected. 従って、図16(c)に示すようにサブフィールド31にはF20 Therefore, the sub-field 31, as shown in FIG. 16 (c) F20
a,F21aが登録される。 a, F21a is registered.

【0013】別の図形処理用CPUには、図17(a) [0013] for each of the graphics processing for the CPU, as shown in FIG. 17 (a)
に示すようにサブフィールド32及び同フィールド32 Sub as shown in field 32 and the field 32
に含まれる図形F10,F11が取り込まれる。 The figure F10, F11, which is included in the captured. 図形F Figure F
10,F11に対して各種の図形処理が実行された後、 10, F11 after various graphic processing is performed on,
図17(b)に示すように図形F10,F11の重なりが除去されて図形F22が生成される。 Figure as shown in FIG. 17 (b) F10, F11 overlap is removed figure F22 is generated. 次に、図17 Next, as shown in FIG. 17
(c)に示すように図形F22の各頂点から上下方向に分割線が発生されて図形F23〜F26に分割される。 Dividing lines in the vertical direction from the vertices of the figure F22, as shown in (c) is divided are generated in the graphic F23~F26.

【0014】この後、図形F23〜F26の登録判定が行われる。 [0014] After this, registration determination of the graphic F23~F26 is performed. 図形F23は外部マージンよりも外にあるため登録対象から除外され、図形F24はその一部が外部マージンよりも外にありかつ内部マージンよりも外にあるため登録対象から除外される。 Figure F23 is excluded from the registration target for outside than the outside margin, figure F24 is excluded from the registration target for its part is outside than there and the internal margins outside than the outside margin. 各図形F25,F26 Each figure F25, F26
はその一部が外部マージンよりも外にありかつ内部マージンよりも内にあるためサブフィールド32の境界線で切断される。 The part is cut at the boundary line of the sub-field 32 due to the inner than there and the internal margins outside than the outside margin. 従って、図17(d)に示すようにサブフィールド32には図形F25a,F26aが登録される。 Thus, figure F25a, F26a is registered in the sub-field 32, as shown in FIG. 17 (d). 尚、図形F25aの左側はサブフィールド32の境界線から離れている。 Incidentally, the left side of the figure F25a is away from the boundary line of the sub-field 32.

【0015】従って、描画データは図18に示すようにサブフィールド31の図形F21aとサブフィールド3 [0015] Accordingly, the drawing data is graphic F21a subfield 3 subfields 31 as shown in FIG. 18
2の図形F25aとの間が欠落したものとなる。 Between the 2 of figure F25a is what was missing. この状態では、LSI回路が電気的に断線してしまい、意図したLSI回路が構成できない。 In this state, the LSI circuit ends up electrically disconnected, intended LSI circuit can not be configured.

【0016】又、図6に示すように隣接するサブフィールド33,34を異なる図形処理用CPUに割り当てて図形F12,F13を登録する場合について考える。 [0016] Also, consider the case of registering the graphic F12, F13 assign a sub-field 33, 34 adjacent 6 different graphic processing CPU. 1
つの図形処理用CPUには、まず図19(a)に示すようにサブフィールド33及び同フィールド33に含まれる図形F12が取り込まれる。 One of the graphic processing CPU, graphics F12 firstly included in the sub-field 33 and the field 33 as shown in FIG. 19 (a) is taken. この図形F12に対して各種の図形処理が実行された後、図19(b)に示すように図形F12の頂点から上下方向に分割線が発生されて図形F27,F28に分割される。 After this various graphic processing on the figure F12 is performed by dividing lines from the top in the vertical direction of the figure F12 is generated as shown in FIG. 19 (b) is divided into graphic F 27, F 28.

【0017】この後、図形F27,F28の登録判定が行われ、各図形F27,F28はその一部が外部マージンよりも外にありかつ内部マージンよりも内にあるためサブフィールド33の境界線で切断される。 [0017] After this, is performed registration determination graphic F 27, F 28, in each figure F 27, F 28 is outside than a portion of the outside margin and the boundary line of the sub-field 33 due to the inner than the inner margin It is disconnected. 従って、図19(c)に示すようにサブフィールド33にはF27 Therefore, the sub-field 33, as shown in FIG. 19 (c) F 27
a,F28aが登録される。 a, F28a is registered.

【0018】別の図形処理用CPUには、図20(a) [0018] another graphic processing CPU, FIG. 20 (a)
に示すようにサブフィールド34及び同フィールド34 Sub as shown in field 34 and the field 34
に含まれる図形F12,F13が取り込まれる。 The figure F12, F13, which is included in the captured. 図形F Figure F
12,F13に対して各種の図形処理が実行された後、 12, F13 after various graphic processing is performed on,
図20(b)に示すように図形F12,F13の重なりが除去されて図形F29が生成される。 Figure 20 overlapping shapes F12, F13 as shown in (b) is removed figure F29 is generated. 次に、図20 Next, as shown in FIG. 20
(c)に示すように図形F29の各頂点から上下方向に分割線が発生されて図形F30〜F33に分割される。 Dividing lines in the vertical direction from the vertices of the figure F29, as shown in (c) is divided are generated in the graphic F30~F33.

【0019】この後、図形F30〜F33の登録判定が行われる。 [0019] After this, registration determination of the graphic F30~F33 is performed. 図形F30は外部マージンよりも外にあるため登録対象から除外され、図形F31はその一部が外部マージンよりも外にありかつ内部マージンよりも外にあるため登録対象から除外される。 Figure F30 is excluded from the registration target for outside than the outside margin, figure F31 is a portion to be excluded from the registration target for outside than there and the internal margins outside than the outside margin. 各図形F32,F33 Each figure F32, F33
はその一部が外部マージンよりも外にありかつ内部マージンよりも内にあるためサブフィールド34の境界線で切断される。 The part is cut at the boundary line of the sub-field 34 due to the inner than there and the internal margins outside than the outside margin. 従って、図20(d)に示すようにサブフィールド34には図形F32a,F33aが登録される。 Thus, figure F32a, F33a is registered in the sub-field 34, as shown in FIG. 20 (d). 尚、図形F32aの左側はサブフィールド32の境界線から突出している。 Incidentally, the left side of the figure F32a protrudes from the boundary line of the sub-field 32.

【0020】従って、描画データは図21に示すようにサブフィールド33の図形F28aとサブフィールド3 [0020] Accordingly, the drawing data is graphic F28a subfield 3 subfields 33 as shown in FIG. 21
4の図形F32aとがオーバーラップする。 4 and the figure F32a overlap. この状態で、ベクトルスキャン方式の電子ビーム描画装置により描画すると、オーバーラップ部分において二重露光となって異常に線幅の太い部分ができる。 In this state, it is electron Drawing by the beam drawing apparatus, thick portion of the unusually line width becomes double exposure in the overlap portion of the vector scanning method. このため、微細化されたLSI回路においては電気的に短絡してしまうおそれがあり、意図したLSI回路が構成できない。 Therefore, the LSI circuit which is reduced has a fear that electrical short-circuit, can not be constructed is intended LSI circuit.

【0021】このように、複数のCPUに各処理対象領域を割り当てて独立に並列処理して描画データを作成する方法では、図形に欠落やオーバーラップ部分が生じたりすることがある。 [0021] Thus, the method of creating the drawing data in parallel processed independently assign each processing target area into a plurality of CPU, which may or cause missing or overlap portions shapes. このため、その補正処理が必要となり、描画データ作成の高速処理の妨げになっている。 For this reason, the correction processing is required, which is in the way of high-speed processing of creating drawing data.

【0022】本発明は上記問題点を解決するためになされたものであって、複数のCPUに各処理対象領域を割り当てて独立に並列処理を行うことにより各矩形領域に図形を登録して描画データを作成しても、回路断線の原因となる図形欠落や、回路短絡の原因となる図形のオーバーラップの発生を防止して描画データ作成の高速化を図ることができる電子ビーム描画装置用の描画データ作成方法を提供することを目的とする。 The present invention was made to solve the above problems, drawing registering shapes to each rectangular region by performing parallel processing independently assign each processing target area into a plurality of CPU When you create a data, graphics missing or causing open circuit, the electron beam drawing apparatus can be accelerated to prevent to the drawing data generation the generation of overlapping shapes causing a short circuit an object of the present invention is to provide a drawing data creation method.

【0023】 [0023]

【課題を解決するための手段】上記目的を達成するため、第1発明は、集積回路パターンを電子ビーム描画装置の電磁偏向で描画可能な矩形領域を基準とした多数の処理対象領域に分割し、各処理対象領域及び当該処理対象領域に含まれるマスクパターンの図形データを複数のCPUに割り当てて各処理対象領域について独立に図形処理を施した後、各矩形領域に図形を登録するようにした電子ビーム描画装置用の描画データ作成方法において、各矩形領域の境界線を基準として矩形領域の内部及び外部に所定幅のマージンを設定して外部マージンで囲まれる領域を処理対象領域とし、各処理対象領域の対向する上下一対の境界線をそれぞれ含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除した後、切断線対間に存在す To achieve the above object, according to an aspect of the first invention, by dividing the integrated circuit pattern into a number of processing target area relative to the rectangular area that can be drawn with electromagnetic deflection of the electron beam drawing apparatus , was subjected to graphic processing assigned independently for each processing target area in the processing target area and the process more CPU graphic data of the mask pattern contained in the target region, and to register the figure in each rectangular region in the drawing data producing method for an electron beam lithography system, an internal and region processing target area surrounded by the external margin by setting a margin of a predetermined width outside the rectangular area the boundaries of the rectangular area as a reference, the processing after deleting a figure other than figure exists between opposing pair of upper and lower boundary lines to generate a cutting line pair comprising respective cutting line pair of the target region, exists between cut lines pairs 図形の各頂点から切断線対に垂直な分割線を発生させて当該図形を分割し、各分割図形が矩形領域に完全に包含されているとき、又は各分割図形が外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形をその矩形領域に登録する。 By generating a vertical dividing line to the cutting line pairs from the vertices of the figure dividing the figure, when each divided figure is completely included in the rectangular area, or each divided figure is in the inner than the outside margin and includes an internal margin when in the inner than registers the divided shape to the rectangular region. 又、各分割図形の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形を矩形領域の境界線で切断した内部の図形をその矩形領域に登録する。 Further, the internal shapes cut the division shape in the boundary line of the rectangular region when the split include outer margins even some shapes are outside than and in inner than include internal margins to register in the rectangular area. 更に、各分割図形が矩形領域の所定の隣接する境界線対に対応した外部マージンより内にありかつ内部マージンよりも外にあるときには当該分割図形をその矩形領域に登録するようにした。 Moreover, so as to register the divided shape to the rectangular area when each divided figure is outside than there and internal margin on the inner externally margin corresponding to the predetermined adjacent boundary line pairs of the rectangular region.

【0024】又、第2の発明は、集積回路パターンを電子ビーム描画装置の電磁偏向で描画可能な矩形領域を基準とした多数の処理対象領域に分割し、各処理対象領域及び当該処理対象領域に含まれるマスクパターンの図形データを複数のCPUに割り当てて各処理対象領域について独立に図形処理を施した後、各矩形領域に図形を登録するようにした電子ビーム描画装置用の描画データ作成方法において、各矩形領域の境界線を基準として矩形領域の内部及び外部に所定幅のマージンを設定して外部マージンで囲まれる領域を処理対象領域とし、各処理対象領域の対向する左右一対の境界線をそれぞれ含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除した後、切断線対間に存在する図形の各頂点から切断線対に垂直な [0024] Also, the second invention divides the integrated circuit pattern into a number of processing target area relative to the rectangular area that can be drawn with electromagnetic deflection of the electron beam drawing apparatus, the processing target area and the processing target area drawing data creation method for an electron beam lithography apparatus that was subjected to graphic processing independently for each processing target area assigned graphic data into a plurality of CPU mask pattern registers shapes to each rectangular area included in in the internal and the area processing target area surrounded by the external margin by setting a margin of a predetermined width to the outside, a pair of left and right boundary lines facing each processing target area of ​​the rectangular area the boundaries of the rectangular area as a reference after the deleting a figure other than the figure that exists between the cutting line pair cutting line pair by generating each containing perpendicular to the cutting line pairs from the vertices of the figure to be present between the cutting line pairs 割線を発生させて当該図形を分割し、各分割図形が矩形領域に完全に包含されているとき、又は各分割図形が外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形をその矩形領域に登録し、各分割図形の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形を矩形領域の境界線で切断した内部の図形をその矩形領域に登録し、更に、各分割図形が矩形領域の所定の隣接する境界線対に対応した外部マージンより内にありかつ内部マージンよりも外にあるときには当該分割図形をその矩形領域に登録するようにした。 Secant to generate by dividing the figure, each divided figure when it is completely included in the rectangular area, or each divided figure is in the inner than is in the inner and include internal margin than the outside margin sometimes the split figure registered in the rectangular region, the rectangular region the division shapes when each split include outer margins even some shapes are outside than and in inner than include internal margins the interior of the shape taken along a border register with the rectangular area, and further, when each divided figure is outside than there and internal margin on the inner externally margin corresponding to the predetermined adjacent boundary line pairs of the rectangular region and so it registers the divided shape to the rectangular region.

【0025】 [0025]

【作用】本発明によれば、切断線対間に存在する図形以外の図形が削除され、切断線対間に存在する図形はその頂点から切断線対に垂直に発生された分割線によってのみ分割される。 According to the present invention, deleted figure other than figure that exists between the cutting line pair, figure exists between the cutting line pairs divided only by the dividing line generated perpendicularly to the cutting line pair from the vertex It is. このため、各矩形領域に図形を登録する際の図形の取り込み領域が共通化される。 Thus, read-out area of ​​a figure at the time of registering a graphic in the respective rectangular regions are common. 従って、微小な図形、図形欠落又はオーバーラップの発生が防止される。 Thus, small figures, figure missing or occurrence of overlap is prevented.

【0026】 [0026]

【実施例】以下、本発明を具体化した一実施例を図1〜 EXAMPLES The following Figure 1 an embodiment embodying the present invention
図12に従って説明する。 It is described with reference to FIG. 12. 図1はベクトルスキャン方式の電子ビーム描画装置用の描画データを作成する描画データ作成装置の電気的な概略構成を示す。 Figure 1 illustrates a schematic electrical configuration of the drawing data creating apparatus for creating drawing data for an electron beam drawing apparatus of the vector scanning method. ホストCPU Host CPU
1はシステム制御部2、被処理図形データ入力部3、L 1 the system controller 2, the processed graphic data input unit 3, L
SIチップ分割部4、図形データ転送部5、図形データ受信部6、データ出力部7を備えて構成されている。 SI chip dividing unit 4, the graphic data transfer unit 5, the graphic data receiving section 6, is configured to include a data output unit 7. ホストCPU1からの図形データを受けて図形処理を行う複数の子CPU13A〜13C等はシステム制御部1 Multiple child CPU13A~13C for performing the graphic processing by receiving the graphic data from the host CPU1 system control unit 1
4、図形データ受信部15、図形処理部16、図形データ転送部17を備えて構成されている。 4, graphic data receiving unit 15, a graphic processing section 16 is configured to include a figure data transfer unit 17.

【0027】ホストCPU1のシステム制御部2は図形変換処理を指示する制御コマンド8が入力されると所定の図形処理プログラムを起動させ、被処理図形データ入力部3,LSIチップ分割部4,図形データ転送部5, The system control unit 2 of the host CPU1 is then activated when the control command 8 for instructing the graphic conversion process is input a predetermined graphic processing program, the processed graphic data input unit 3, LSI chip dividing unit 4, the graphic data transfer unit 5,
図形データ受信部6及びデータ出力部7を制御する。 Controlling the graphic data receiving unit 6 and the data output unit 7.

【0028】被処理図形データ入力部3は磁気テープ9 The object to be processed graphic data input unit 3 is a magnetic tape 9
に記憶されたマスクパターンの図形データを読み込む。 Read graphic data of the stored mask pattern.
LSIチップ分割部4は作業用直接アクセス装置10を用いてLSIチップを矩形領域としての多数のサブフィールド30(図3参照)に分割する。 LSI chip dividing section 4 is divided into a number of sub-fields 30 (see FIG. 3) of the rectangular area LSI chip using a working direct access device 10. 又、LSIチップ分割部4は図4に示すように、各サブフィールド30の境界線を基準としてサブフィールド30の内部及び外部に破線で示す所定幅のマージンM(破線で示す)を設定するとともに、外部マージンで囲まれる領域を処理対象領域EAとする。 Also, LSI chip dividing section 4, as shown in FIG. 4, sets a margin M of a predetermined width shown by a broken line inside and outside of the sub-fields 30 the boundaries of each sub-field 30 as a reference (shown in phantom) , the area surrounded by the external margin processed region EA.

【0029】図形データ転送部5は複数の子CPU13 [0029] The graphic data transfer unit 5 includes a plurality of child CPU13
A〜13Cのうち、動作していない子CPUに各処理対象領域EA及び当該処理対象領域EAに含まれるマスクパターンの図形データを転送する。 Of A~13C, it transfers the graphic data of the mask pattern contained in the child CPU not working to the processing area EA and the processing target area EA. 図形データ受信部6 Graphic data receiving section 6
は子CPUで処理された図形処理済のデータを受信する。 It receives data processed graphic processed in the child the CPU. 前記操作はLSIチップの全ての図形データに対して実行される。 The operation is performed for all the graphic data of the LSI chip.

【0030】この間、各子CPU13A〜13Cのシステム制御部14は所定の図形処理プログラムに基づいて図形データ受信部15、図形処理部16、図形データ転送部17を制御する。 [0030] During this time, the system control unit 14 of each child CPU13A~13C the graphic data receiver 15 based on a predetermined graphic processing program, graphics processing unit 16, controls the graphic data transfer unit 17. 図形データ受信部15は動作待ち状態のとき、ホストCPU1から転送されてきたデータを受信し、受信したデータを図形処理部16に出力する。 When the graphic data receiving section 15 of the operation waiting state, it receives data transferred from the host CPU 1, and outputs the received data to the graphic processing section 16.

【0031】図形処理部16は処理対象領域EA及び同処理対象領域EAに含まれる図形データを入力して図2 The graphic processing section 16 inputs the graphic data included in the processing area EA and the processing area EA 2
のフローチャートに示す図形処理を実行する。 Executing a graphic processing shown in the flowchart of. 即ち、まず、ステップ21では入力された図形データに対して重なり除去処理、サイジング処理、スケーリング処理等の各種図形処理を行う。 That is, first, unoverlapping processing with respect to graphic data input in step 21, the sizing process, various graphic processing of the scaling processing are performed. 例えば、図8(a)に示すようにサブフィールド32と図形F12,F13が入力されたデータであると、図形F12,F13の重なりが除去されて図8(b)に示す図形F22が生成される。 For example, if it is the data subfield 32 and the figure F12, F13 is entered, as shown in FIG. 8 (a), is the overlap removal of figure F12, F13 the graphic F22 shown in FIG. 8 (b) is generated that.

【0032】ステップ22では各種図形処理が終わった図形に対して処理対象領域EAの対向する上下一対の境界線をそれぞれ含む切断線対を発生させて図形を切断し、切断線対間に存在する図形以外の図形を削除する。 [0032] At step 22 various graphic processing ended processing area EA against figures opposing pair of upper and lower boundary lines to generate a cutting line pairs each comprising cutting the figure, exists between cut lines pairs to remove a figure other than graphic.
例えば、図8(b)において処理対象領域EAの上下の境界線を含む切断線L3,L4を発生させて図形F22 For example, by generating a cutting line L3, L4, including the upper and lower boundary of the processing area EA in FIG 8 (b) graphic F22
を切断し、切断線L3の上方及び切断線L4の下方の図形を削除すると、図8(c)に示すように切断線L3, Cutting the, deleting the figure below the upper and cut line L4 of the cutting line L3, the cutting line L3 as shown in FIG. 8 (c),
L4間に図形F37が生成される。 Figure F37 is generated between L4.

【0033】次に、ステップ23では切断線対間に存在する図形の各頂点から切断線対に垂直な分割線を発生させ、発生させた分割線と最初に交差する図形の辺との間で台形図形を生成し、図形が全て台形図形へと分解されたら、その台形図形を三角形と矩形に分解する。 Next, to generate a vertical dividing line to the cutting line pairs from the vertices of the figure to be present between the cutting line pair in step 23, with the sides of the figure intersects the first division line which is generated generating a trapezoidal shape, when the figure is decomposed into all trapezoids, degrade the trapezoidal shape to a triangle and a rectangle. 例えば、図8(c)において図形F37の各頂点から切断線L4に垂直に分割線を発生させると、図8(d)に示すように分割図形F38〜F40が生成される。 For example, when generating a division line perpendicular to the cutting line L4 from each vertex of the figure F37 in FIG. 8 (c), the split figure F38~F40 is generated as shown in FIG. 8 (d).

【0034】更に、ステップ24ではステップ23で分割された各図形が、サブフィールドに登録される図形であるか否かを図4に示す登録基準に基づいて判断し、登録対象となった図形をサブフィールドに登録し、登録されない図形を削除する。 Furthermore, the figure is divided in step 24 In step 23, it is determined based on the inclusion criteria indicating whether a graphic that is registered in the sub-field in Fig. 4, a shape that becomes registered registered in the sub-field, to delete a figure that is not registered.

【0035】即ち、図4(a)に示すように、各図形F [0035] That is, as shown in FIG. 4 (a), the figure F
3,F4がサブフィールド30に完全に包含されているとき、各図形F3,F4はサブフィールド30への登録対象となる。 3, when the F4 is fully included in the sub-field 30, each shape F3, F4 is the registered into subfield 30. 図4(b)に示すように、図形F5の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには図形F5 Figure 4 (b), the figure when in the inner than contain there and internal margin outside than some even include external margin of the figure F5 F5
はサブフィールド30の境界線で図形F5a,F5bに切断される。 The figure at the boundary line of the sub-fields 30 F5a, cut into F5b. そして、サブフィールド30の内部の図形F5aのみがサブフィールド30への登録対象となり、 Then, only the interior of the shape F5a subfield 30 becomes registered in the subfield 30,
図形F5bは削除される。 Graphic F5b is deleted.

【0036】図4(c)に示すように、図形F6がサブフィールド30の外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるとき、図形F6はサブフィールド30への登録対象となる。 [0036] As shown in FIG. 4 (c), when the figure F6 is in inner than contain there and internal margin on the inner than the external margin of the sub-fields 30, figure F6 certification to subfields 30 the target. 更に、図4 Furthermore, FIG. 4
(d)に示すように、図形F7,F8がサブフィールド30の上側及び左側の外部マージンより内にありかつ内部マージンよりも外にあるとき、図形F7,F8はサブフィールド30への登録対象となる。 (D), the time the graphic F7, F8 is outside than there and internal margin on the inner than the upper and left outer margin of the sub-fields 30, figure F7, F8 is a registered in the subfield 30 Become.

【0037】最後のステップ25ではステップ24においてサブフィールドに登録された図形が描画データ用の最後の図形処理へと渡される。 [0037] In Step 24 In the final step 25 the graphic registered in the sub-field are passed to the last graphic processing for the drawing data. そして、図形処理部16 Then, the graphic processing unit 16
は上記のように処理した図形処理済みのデータを図形データ転送部17に出力する。 Outputs the processed graphic processed data as described above in figure data transfer unit 17. 図形データ転送部17は図形処理部16によって処理された図形処理済みのデータをホストCPU1に送り返す。 Figure data transfer unit 17 sends back the graphic processed data processed by the graphic processing section 16 to the host CPU 1.

【0038】複数の子CPU13A〜13CによりLS [0038] LS by the plurality of child CPU13A~13C
Iチップの全ての図形データが処理されて、図形処理済みのデータがホストCPU1に送り返されると、データ出力部7は描画データを出力リスト11又は磁気テープ12等に出力する。 Are all graphic data processing I chip, graphic processed data when sent back to the host CPU 1, the data output unit 7 outputs the output list 11 or the magnetic tape 12 such drawing data.

【0039】磁気テープ12に記録された描画データに基づいて、ベクトルスキャン方式の電子ビーム描画装置により半導体ウェハへの描画が行われて、LSI回路が製造される。 [0039] Based on the drawing data recorded on the magnetic tape 12, the rendering is performed on the semiconductor wafer by an electron beam drawing apparatus of the vector scanning method, LSI circuits are manufactured.

【0040】次に、上記のように構成された描画データ作成装置の作用を説明する。 Next, a description will be given of the operation of the configured drawing data generation apparatus as described above. 今、例えば、図5に示すように隣接するサブフィールド31,32を子CPU13 Now, for example, the child subfields 31 and 32 adjacent as shown in FIG. 5 CPU 13
A,13Bに割り当てて図形F10,F11を登録する場合について考える。 A, assigned to 13B consider the case of registering the graphic F10, F11.

【0041】子CPU13Aには、まず図7(a)に示すようにサブフィールド31を含む処理対象領域EA及び同処理対象領域EAに含まれる図形F10が取り込まれる。 [0041] The child CPU 13A, figure F10 firstly included in the processing area EA and the processing target area EA including subfields 31 as shown in FIG. 7 (a) is taken. この図形F10に対して各種の図形処理が実行された後、図7(b)に示すように処理対象領域EAの上下の境界線を含む切断線L1,L2が発生される。 After this various graphic processing on the figure F10 is performed, the cutting lines L1, L2 comprising the upper and lower boundary of the processing area EA as shown in FIG. 7 (b) is generated. 切断線L1,L2により図形F10が切断され、切断線L1 Figure F10 is cut by the cutting lines L1, L2, cut line L1
の上方及び切断線L2の下方の図形は削除され、切断線L1,L2間に図形F34が生成される。 The upper and lower shapes of the cutting line L2 is removed, figure F34 is generated between the cutting lines L1, L2. 次に、図7 Next, as shown in FIG. 7
(c)に示すように図形F34の頂点から切断線L2に垂直に分割線が発生され、分割図形F35,F36に分割される。 Vertically dividing line to the cutting line L2 from the vertex of the figure F34 is generated as shown in (c), it is divided into divided figure F 35, F 36.

【0042】この後、図形F35,F36の登録判定が行われ、各図形F35,F36はその一部が外部マージン上、即ち、外にありかつ内部マージンよりも内にあるためサブフィールド31の境界線で切断される。 [0042] After this, is performed registration determination graphic F 35, F 36, on each figure F 35, F 36 is partially outside the margin, i.e., the boundary between the sub-field 31 due to the inner there and than the internal margin outside It is cut at the line. 従って、図7(d)に示すようにサブフィールド31にはF Therefore, F is the sub-field 31, as shown in FIG. 7 (d)
35a,F36aが登録される。 35a, F36a is registered. 尚、図形F36aの右側はサブフィールド31の境界線に接している。 Incidentally, the right of the figure F36a is in contact with the boundary line of the sub-field 31.

【0043】又、子CPU13Bには、図8(a)に示すようにサブフィールド32を含む処理対象領域EA及び同処理対象領域EAに含まれる図形F10,F11が取り込まれる。 [0043] Also, the child CPU 13b, figure F10, F11 included in the processing area EA and the processing target area EA including subfields 32 as shown in FIG. 8 (a) is taken. 図形F10,F11に対して各種の図形処理が実行された後、図8(b)に示すように図形F1 After various graphic processing on the graphic F10, F11 is performed, figure F1 as shown in FIG. 8 (b)
0,F11の重なりが除去されて図形F22が生成される。 0, F11 overlap is removed by graphic F22 is generated. 次に、図8(c)に示すように処理対象領域EAの上下の境界線を含む切断線L3,L4が発生される。 Then, cutting lines L3 comprising the upper and lower boundary of the processing area EA as shown in FIG. 8 (c), L4 is generated. 切断線L3,L4により図形F22が切断され、切断線L Figure F22 is cut by the cutting lines L3, L4, the cutting line L
3の上方及び切断線L4の下方の図形は削除され、切断線L3,L4間に図形F37が生成される。 Lower figure 3 the upper and cut line L4 is deleted, graphic F37 is generated between the cutting lines L3, L4. この後、図8(d)に示すように図形F37の頂点から切断線L4 Thereafter, the cutting line from the top of the figure F37, as shown in FIG. 8 (d) L4
に垂直に分割線が発生され、分割図形F38〜F40に分割される。 Vertically dividing line is generated, it is divided into divided shapes F38~F40 to.

【0044】そして、図形F38〜F40の登録判定が行われる。 [0044] Then, the registration decision of the graphic F38~F40 is performed. 図形F38は外部マージンよりも外にあるため登録対象から除外される。 Figure F38 is excluded from the registration target for outside than the outside margin. 各図形F39,F40はその一部が外部マージン上、即ち、外にありかつ内部マージンよりも内にあるためサブフィールド32の境界線で切断される。 Each figure F 39, F 40 is partially on an external margin, i.e., is cleaved by the border of subfield 32 because of the inner than there and the internal margins outside. 従って、図8(e)に示すようにサブフィールド32には図形F39a,F40aが登録される。 Thus, figure F39a, F40a is registered in the sub-field 32, as shown in FIG. 8 (e).
尚、図形F39aの左側はサブフィールド32の境界線に接している。 Incidentally, the left side of the figure F39a is in contact with the boundary line of the sub-field 32.

【0045】従って、描画データは図9に示すようにサブフィールド31の図形F35a,36aとサブフィールド32の図形F39a,F40aとがオーバーラップのない状態で接したものとなり、意図したLSI回路を構成することができる。 [0045] Accordingly, the drawing data is graphic F35a subfield 31, as shown in FIG. 9, 36a and sub-fields 32 of figure F 39a, it is assumed that in contact with state and F40a is no overlap, constituting an LSI circuit intended can do.

【0046】又、図6に示すように隣接するサブフィールド33,34を子CPU13A,13Bに割り当てて図形F12,F13を登録する場合について考える。 [0046] Also, consider the case of registering the graphic F12, F13 assign a sub-field 33, 34 adjacent 6 children CPU 13A, the 13B. 子CPU13Aには、まず図10(a)に示すようにサブフィールド33を含む処理対象領域EA及び同処理対象領域EAに含まれる図形F12が取り込まれる。 The child CPU 13A, figure F12 firstly included in the processing area EA and the processing target area EA including subfields 33 as shown in FIG. 10 (a) is taken. この図形F12に対して各種の図形処理が実行された後、図1 After various graphic processing has been performed for this figure F12, Figure 1
0(b)に示すように処理対象領域EAの上下の境界線を含む切断線L5,L6が発生される。 0 processed as shown in (b) area EA section line L5 that includes the upper and lower boundaries of, L6 is generated. 切断線L5,L Cutting line L5, L
6により図形F12が切断され、切断線L5の上方及び切断線L6の下方の図形は削除され、切断線L5,L6 6 graphics F12 is cut by the lower figure of the upper and cut line L6 of the cutting line L5 is deleted, cut lines L5, L6
間に図形F41が生成される。 Figure F41 is generated between. 次に、図10(c)に示すように図形F41の頂点から切断線L6に垂直に分割線が発生され、分割図形F42,F43に分割される。 Next, the dividing line is generated perpendicular to the cutting line L6 from the apex of the figure F41, as shown in FIG. 10 (c), is divided into divided figure F 42, F 43.

【0047】この後、図形F42,F43の登録判定が行われ、各図形F42,F43はその一部が外部マージン上、即ち、外にありかつ内部マージンよりも内にあるためサブフィールド33の境界線で切断される。 [0047] After this, registration decision figure F 42, F 43 is performed, each figure F 42, F 43 is partially on an external margin, i.e., the boundary between the sub-field 33 due to the inner than there and the internal margins outside It is cut at the line. 従って、図10(d)に示すようにサブフィールド33にはF42a,F43aが登録される。 Therefore, the sub-field 33, as shown in FIG. 10 (d) F42a, F43a is registered. 尚、図形F43aの右側はサブフィールド33の境界線に接している。 Incidentally, the right of the figure F43a is in contact with the boundary line of the sub-field 33.

【0048】又、子CPU13Bには、図11(a)に示すようにサブフィールド34を含む処理対象領域EA [0048] Also, the child CPU 13b, the processing area EA including subfields 34 as shown in FIG. 11 (a)
及び同処理対象領域EAに含まれる図形F12,F13 And graphics contained in the processing target area EA F12, F13
が取り込まれる。 It is captured. 図形F12,F13に対して各種の図形処理が実行された後、図11(b)に示すように図形F12,F13の重なりが除去されて図形F29が生成される。 After various graphic processing on the graphic F12, F13 is executed, the graphic F12, graphic F29 is removed overlap F13 as shown in FIG. 11 (b) is generated. 次に、図11(c)に示すように処理対象領域EAの上下の境界線を含む切断線L7,L8が発生される。 Then, cutting lines L7, L8, including the upper and lower boundary of the processing area EA as shown in FIG. 11 (c) is generated. 切断線L7,L8により図形F29が切断され、切断線L7の上方及び切断線L8の下方の図形は削除され、切断線L7,L8間に図形F44が生成される。 Figure F29 is cut by the cutting line L7, L8, lower figure of the upper and cut line L8 cutting line L7 is removed, figure F44 is generated between the cutting lines L7, L8. この後、図11(d)に示すように図形F44の頂点から切断線L8に垂直に分割線が発生され、分割図形F45 Thereafter, the vertical split line cutting line L8 from the apex of the figure F44, as shown in FIG. 11 (d) is generated, divided figure F45
〜F47に分割される。 It is divided into ~F47.

【0049】そして、図形F45〜F47の登録判定が行われる。 [0049] Then, the registration decision of the graphic F45~F47 is performed. 図形F45は外部マージンよりも外にあるため登録対象から除外される。 Figure F45 is excluded from the registration target for outside than the outside margin. 各図形F46,F47はその一部が外部マージン上、即ち、外にありかつ内部マージンよりも内にあるためサブフィールド34の境界線で切断される。 Each figure F 46, F 47 is partially on an external margin, i.e., is cleaved by the border of subfield 34 because of the inner than there and the internal margins outside. 従って、図11(e)に示すようにサブフィールド34には図形F46a,F47aが登録される。 Thus, figure F46a, F47a is registered in the sub-field 34, as shown in FIG. 11 (e). 尚、図形F46aの左側はサブフィールド34の境界線に接している。 Incidentally, the left side of the figure F46a is in contact with the boundary line of the sub-field 34.

【0050】従って、描画データは図12に示すようにサブフィールド33の図形F42a,43aとサブフィールド34の図形F46a,F47aとがオーバーラップのない状態で接したものとなり、意図したLSI回路を構成することができる。 [0050] Accordingly, the drawing data is graphic F42a subfield 33, as shown in FIG. 12, 43a and the figure F46a subfield 34, it is assumed that in contact with state and F47a is no overlap, constituting an LSI circuit intended can do.

【0051】このように、本実施例では複数のCPU1 [0051] In this way, multiple of CPU1 In this embodiment,
3A〜13Cに各処理対象領域を割り当てて独立に並列処理して描画データを作成する際、各処理対象領域の対向する上下一対の境界線をそれぞれ含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除するようにした。 When creating the drawing data in parallel processed independently assign each processing target area in 3A~13C, cutting line pairs by generating a cutting line pair comprising respective processing target area opposing pair of upper and lower boundaries, respectively It was to remove a figure other than the figure to be present in. このため、各サブフィールドに図形を登録する際の図形の取り込み領域を共通化できる。 Therefore, it can be shared uptake area of ​​the figure at the time of registering a graphic in each subfield. よって、 Thus,
LSI回路の断線の原因となる図形欠落や、LSI回路の短絡の原因となるオーバーラップの発生を防止でき、 Graphic missing and that will cause breakage of the LSI circuit, it is possible to prevent the occurrence of overlap that cause short-circuiting of the LSI circuit,
描画データ作成の高速化を図ることができる。 It is possible to increase the speed of creating drawing data.

【0052】尚、上記実施例では各処理対象領域EAの上下一対の境界線を含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除するようにした。 [0052] Incidentally, as in the above embodiment deletes the figure other than figure that exists between the cutting line pair to generate a cutting line pair comprising a pair of upper and lower boundaries of the processing target area EA. これに代えて、各処理対象領域EAの左右一対の境界線を含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除するようにしてもよい。 Alternatively, it is also possible to remove a figure other than the figure that exists between the pair of left and right to generate a cutting line pair including the boundary line cutting line pairs of each processing target area EA.

【0053】又、上記実施例では3つの子CPU13A [0053] In addition, in the above embodiment three children CPU13A
〜13Cを設けたが、2つ又は4つ以上の子CPUを設け、各CPUに処理対象領域を割り当てて独立に並列処理を行わせるようにしてもよい。 Is provided with the ~13C, two or four or more child CPU may be provided so as to perform parallel processing independently allocates the processing target area in the CPU.

【0054】 [0054]

【発明の効果】以上詳述したように、本発明によれば、 As described above in detail, according to the present invention,
複数のCPUに各処理対象領域を割り当てて独立に並列処理を行うことにより各矩形領域に図形を登録して描画データを作成しても、回路断線の原因となる図形欠落や、回路短絡の原因となる図形のオーバーラップの発生を防止できるとともに、描画データ作成の高速化を図ることができる優れた効果がある。 When you create a drawing data to register shapes to each rectangular region by performing parallel processing independently assign each processing target area into a plurality of CPU, graphics missing or causing open circuit, causing the short circuit it is possible to prevent the occurrence of overlapping of figures becomes, there is excellent effect that it is possible to speed up the creation drawing data.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】一実施例の描画データ作成装置の電気的構成を示す概略図である。 1 is a schematic diagram showing an electrical configuration of the drawing data generation apparatus according to an embodiment.

【図2】図形処理部の処理を示すフローチャートである。 2 is a flowchart showing the processing of the graphics processing unit.

【図3】LSIチップをサブフィールドに分割した状態を示す図である。 3 is a diagram showing a state of dividing the LSI chip to the sub-field.

【図4】サブフィールドへの図形の登録基準を示す図である。 4 is a diagram showing a registration reference shapes to subfield.

【図5】一例のマスクパターンデータを示す図である。 5 is a diagram illustrating a mask pattern data of the example.

【図6】一例のマスクパターンデータを示す図である。 6 is a diagram illustrating a mask pattern data of the example.

【図7】一実施例の図形登録処理を説明する図である。 7 is a diagram illustrating a graphical registration process of an embodiment.

【図8】一実施例の図形登録処理を説明する図である。 8 is a diagram illustrating a graphical registration process of an embodiment.

【図9】図5のマスクパターンデータから作成された描画データを示す図である。 9 is a diagram showing a drawing data generated from the mask pattern data of FIG.

【図10】一実施例の図形登録処理を説明する図である。 10 is a diagram for explaining a graphic registration process of an embodiment.

【図11】一実施例の図形登録処理を説明する図である。 11 is a diagram illustrating a graphical registration process of an embodiment.

【図12】図6のマスクパターンデータから作成された描画データを示す図である。 12 is a diagram showing a drawing data generated from the mask pattern data of FIG.

【図13】サブフィールドに内部及び外部マージンを設定した状態を示す図である。 13 is a diagram showing a state of setting the inner and outer margins into subfields.

【図14】従来の図形処理方法の問題点を説明する図である。 14 is a diagram for explaining problems of the conventional graphic processing method.

【図15】従来の図形処理方法による登録結果を示す図である。 15 is a diagram showing the registration result by the conventional graphic processing method.

【図16】従来の図形登録処理を説明する図である。 16 is a diagram for explaining a conventional graphic registration process.

【図17】従来の図形登録処理を説明する図である。 17 is a diagram for explaining a conventional graphic registration process.

【図18】従来の図形処理方法により作成された描画データを示す図である。 18 is a diagram showing a drawing data created by conventional graphic processing method.

【図19】従来の図形登録処理を説明する図である。 19 is a diagram for explaining a conventional graphic registration process.

【図20】従来の図形登録処理を説明する図である。 20 is a diagram for explaining a conventional graphic registration process.

【図21】従来の図形処理方法により作成された描画データを示す図である。 21 is a diagram showing a drawing data created by conventional graphic processing method.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ホストCPU 2 システム制御部 3 被処理図形データ入力部 4 LSIチップ分割部 5 図形データ転送部 6 図形データ受信部 7 データ出力部7 13A〜13C 子CPU 14 システム制御部 15 図形データ受信部 16 図形処理部 17 図形データ転送部 30〜34 サブフィールド EA 処理対象領域 F1〜F46 図形 L1〜L8 切断線 M マージン 1 host CPU 2 System control unit 3 to be processed graphic data input unit 4 LSI chip dividing unit 5 graphic data transfer unit 6 graphic data receiving section 7 data output section 7 13A - 13C terminal CPU 14 system control unit 15 the graphic data receiving unit 16 figures processor 17 graphic data transfer unit 30 to 34 sub-fields EA process region F1~F46 graphic L1~L8 cutting lines M margin

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 集積回路パターンを電子ビーム描画装置の電磁偏向で描画可能な矩形領域を基準とした多数の処理対象領域に分割し、各処理対象領域及び当該処理対象領域に含まれるマスクパターンの図形データを複数のC [Claim 1] by dividing the integrated circuit pattern into a number of processing target area relative to the rectangular area that can be drawn with electromagnetic deflection of the electron beam drawing apparatus, a mask pattern contained in each processing target area and the processing target area graphic data multiple of C
    PUに割り当てて各処理対象領域について独立に図形処理を施した後、各矩形領域に図形を登録するようにした電子ビーム描画装置用の描画データ作成方法において、 各矩形領域の境界線を基準として矩形領域の内部及び外部に所定幅のマージンを設定して外部マージンで囲まれる領域を処理対象領域とし、各処理対象領域の対向する上下一対の境界線をそれぞれ含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除した後、切断線対間に存在する図形の各頂点から切断線対に垂直な分割線を発生させて当該図形を分割し、 各分割図形が矩形領域に完全に包含されているとき、又は各分割図形が外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形をその矩形領域に登録し、各 It was subjected to graphic processing assigned independently for each processing target area PU, the drawing data creation method for an electron beam lithography apparatus that registers shapes to each rectangular area, based on the boundary of each rectangular region set the margin of a predetermined width inside and outside of the rectangular region as a region of the processing target area surrounded by an external margin, cutting by generating a cutting line pair comprising respective processing target area opposing pair of upper and lower boundaries, respectively after deleting a figure other than the figure that exist between the line pairs, to generate a vertical dividing line to the cutting line pairs from the vertices of the figure to be present between the cutting line pair to divide the figure, each divided figure is a rectangle when it is completely included in the area, or each split graphics registers the divided shape to the rectangular area when in the inner than is in the inner and include internal margin than the outside margin, each 割図形の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形を矩形領域の境界線で切断した内部の図形をその矩形領域に登録し、更に、各分割図形が矩形領域の所定の隣接する境界線対に対応した外部マージンより内にありかつ内部マージンよりも外にあるときには当該分割図形をその矩形領域に登録するようにしたことを特徴とする電子ビーム描画装置用の描画データ作成方法。 In the rectangular region inside the figure obtained by cutting the division shape in the boundary of the rectangular area when include external margin be part of the split figure than is outside and on the inside than include internal margins registered was further adapted to register the divided shape to the rectangular area when each divided figure is outside than there and internal margin on the inner externally margin corresponding to the predetermined adjacent boundary line pairs of the rectangular region drawing data creation method for an electron beam drawing apparatus, characterized in that.
  2. 【請求項2】 集積回路パターンを電子ビーム描画装置の電磁偏向で描画可能な矩形領域を基準とした多数の処理対象領域に分割し、各処理対象領域及び当該処理対象領域に含まれるマスクパターンの図形データを複数のC Wherein dividing the integrated circuit pattern into a number of processing target area relative to the rectangular area that can be drawn with electromagnetic deflection of the electron beam drawing apparatus, a mask pattern contained in each processing target area and the processing target area graphic data multiple of C
    PUに割り当てて各処理対象領域について独立に図形処理を施した後、各矩形領域に図形を登録するようにした電子ビーム描画装置用の描画データ作成方法において、 各矩形領域の境界線を基準として矩形領域の内部及び外部に所定幅のマージンを設定して外部マージンで囲まれる領域を処理対象領域とし、各処理対象領域の対向する左右一対の境界線をそれぞれ含む切断線対を発生させて切断線対間に存在する図形以外の図形を削除した後、切断線対間に存在する図形の各頂点から切断線対に垂直な分割線を発生させて当該図形を分割し、 各分割図形が矩形領域に完全に包含されているとき、又は各分割図形が外部マージンよりも内にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形をその矩形領域に登録し、各 It was subjected to graphic processing assigned independently for each processing target area PU, the drawing data creation method for an electron beam lithography apparatus that registers shapes to each rectangular area, based on the boundary of each rectangular region set the margin of a predetermined width inside and outside of the rectangular region as a region of the processing target area surrounded by an external margin, cutting by generating a cutting line pair comprising respective processing target area opposing the pair of left and right borders, respectively after deleting a figure other than the figure that exist between the line pairs, to generate a vertical dividing line to the cutting line pairs from the vertices of the figure to be present between the cutting line pair to divide the figure, each divided figure is a rectangle when it is completely included in the area, or each split graphics registers the divided shape to the rectangular area when in the inner than is in the inner and include internal margin than the outside margin, each 割図形の一部でも外部マージンを含んでそれよりも外にありかつ内部マージンを含んでそれよりも内にあるときには当該分割図形を矩形領域の境界線で切断した内部の図形をその矩形領域に登録し、更に、各分割図形が矩形領域の所定の隣接する境界線対に対応した外部マージンより内にありかつ内部マージンよりも外にあるときには当該分割図形をその矩形領域に登録するようにしたことを特徴とする電子ビーム描画装置用の描画データ作成方法。 In the rectangular region inside the figure obtained by cutting the division shape in the boundary of the rectangular area when include external margin be part of the split figure than is outside and on the inside than include internal margins registered was further adapted to register the divided shape to the rectangular area when each divided figure is outside than there and internal margin on the inner externally margin corresponding to the predetermined adjacent boundary line pairs of the rectangular region drawing data creation method for an electron beam drawing apparatus, characterized in that.
JP24679192A 1992-09-16 1992-09-16 Method of forming data for electron beam lithography Granted JPH0697058A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24679192A JPH0697058A (en) 1992-09-16 1992-09-16 Method of forming data for electron beam lithography

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24679192A JPH0697058A (en) 1992-09-16 1992-09-16 Method of forming data for electron beam lithography

Publications (1)

Publication Number Publication Date
JPH0697058A true true JPH0697058A (en) 1994-04-08

Family

ID=17153730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24679192A Granted JPH0697058A (en) 1992-09-16 1992-09-16 Method of forming data for electron beam lithography

Country Status (1)

Country Link
JP (1) JPH0697058A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936642A (en) * 1996-03-29 1999-08-10 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
US6008822A (en) * 1996-03-19 1999-12-28 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
JP2002124450A (en) * 2000-10-17 2002-04-26 Nec Corp Creation method of exposure mask data for electron-ray projection aligner, exposure mask for electron-ray projection aligner, and exposure method
US7844857B2 (en) 2006-09-21 2010-11-30 Nuflare Technology, Inc. Writing data processing control apparatus, writing method, and writing apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008822A (en) * 1996-03-19 1999-12-28 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
US5936642A (en) * 1996-03-29 1999-08-10 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
JP2002124450A (en) * 2000-10-17 2002-04-26 Nec Corp Creation method of exposure mask data for electron-ray projection aligner, exposure mask for electron-ray projection aligner, and exposure method
US7844857B2 (en) 2006-09-21 2010-11-30 Nuflare Technology, Inc. Writing data processing control apparatus, writing method, and writing apparatus

Similar Documents

Publication Publication Date Title
US4532598A (en) Electron beam exposure system
US6480993B1 (en) Accurate layout modeling for centerline-based detail routing
US4636965A (en) Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US6385758B1 (en) System and method for compacting a graphic layout
Wang et al. Dragon2000: Standard-cell placement tool for large industry circuits
US6074787A (en) Method of making mask pattern utilizing auxiliary pattern forbidden region
US5621216A (en) Hardware/software implementation for multipass E-beam mask writing
US6088520A (en) Method of producing highly precise charged beam drawing data divided into plurality of drawing fields
JP2005079111A (en) Method, device, and program for creating electron beam lithography data and electron beam lithography equipment
JPH10116911A (en) Re-layout method for semiconductor integrated circuit and medium on which re-layout program for semiconductor integrated circuit is recorded
US5046012A (en) Pattern data processing method
JP2003195511A (en) Method and device for exposure
US5550714A (en) Schematic generator and schematic generating method
US4989156A (en) Method of drawing a pattern on wafer with charged beam
JP2000269123A (en) Generating method of exposure pattern data and charged-beam exposure system
JPH0620931A (en) Method for electron beam exposure
US4878177A (en) Method for drawing a desired circuit pattern using charged particle beam
US4259724A (en) Device comprising a circuit for making a beam exposure system effectively draw a repetitive pattern
JP2002008966A (en) Simulation method of fine work
US20030121018A1 (en) Subgrid detailed routing
US20050202326A1 (en) Optimized placement of sub-resolution assist features within two-dimensional environments
US5995878A (en) Method and apparatus for generating exposure data of semiconductor integrated circuit
JPH05114549A (en) Electron-beam exposing method
US6271852B1 (en) boundary processing of oblique overlapping graphics to achieve dimensionally accurate electron beam irradiation
US5446649A (en) Data-hiding and skew scan for unioning of shapes in electron beam lithography post-processing

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130