JPH0695576B2 - バラクタ - Google Patents
バラクタInfo
- Publication number
- JPH0695576B2 JPH0695576B2 JP10830186A JP10830186A JPH0695576B2 JP H0695576 B2 JPH0695576 B2 JP H0695576B2 JP 10830186 A JP10830186 A JP 10830186A JP 10830186 A JP10830186 A JP 10830186A JP H0695576 B2 JPH0695576 B2 JP H0695576B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- ptas
- compound
- varactor
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、バラクタに関するものであり、詳しくは、バ
イアス電圧に応じて静電容量の大きさをステップ状に大
きく変化させることができるとともに変化点を自由に設
定できるバラクタに関するものである。
イアス電圧に応じて静電容量の大きさをステップ状に大
きく変化させることができるとともに変化点を自由に設
定できるバラクタに関するものである。
（従来の技術） バラクタは、ダイオードの逆方向領域における静電容量
の大きさがバイアス電圧の変化に応じて変化することを
利用したものである。
の大きさがバイアス電圧の変化に応じて変化することを
利用したものである。
すなわち、ダイオードの接合部には拡散電位差による電
界が作用して、正孔および電子密度の小さな空乏層が生
じる。そして、この空乏層の両側には正負二つの電荷が
平衡状態で存在することから一種の平行板コンデンサが
形成されることになり、接合容量を生じる。
界が作用して、正孔および電子密度の小さな空乏層が生
じる。そして、この空乏層の両側には正負二つの電荷が
平衡状態で存在することから一種の平行板コンデンサが
形成されることになり、接合容量を生じる。
ここで、これら空乏層および接合容量に着目すると、逆
方向バイアス電圧を加えた場合には正孔，電子が移動す
ることから空乏層の幅が大きくなって接合容量は小さく
なり、順方向バイアス電圧を加えた場合には逆の現像が
発生して接合容量は大きくなる。
方向バイアス電圧を加えた場合には正孔，電子が移動す
ることから空乏層の幅が大きくなって接合容量は小さく
なり、順方向バイアス電圧を加えた場合には逆の現像が
発生して接合容量は大きくなる。
従って、バイアス電圧を変化させることにより、静電容
量の大きさを変化させることができる。
量の大きさを変化させることができる。
（発明が解決しようとする問題点） しかし、従来のバラクタは、バイアス電圧の変化に対し
て静電容量の大きさを非直線的に変化させることはでき
るものの、ステップ状に大きく変化させることはできな
かった。
て静電容量の大きさを非直線的に変化させることはでき
るものの、ステップ状に大きく変化させることはできな
かった。
本発明は、このような点に着目したものであって、その
目的は、バイアス電圧に応じて静電容量の大きさをステ
ップ状に大きく変化させることができるとともにその動
作点が自由に設定できるバラクタを提供することにあ
る。
目的は、バイアス電圧に応じて静電容量の大きさをステ
ップ状に大きく変化させることができるとともにその動
作点が自由に設定できるバラクタを提供することにあ
る。
（問題点を解決するための手段） このような目的を達成する本発明は、半絶縁性GaAs基板
と、この半絶縁性GaAs基板上にメサ状に形成されたｎ型
GaAsエピタキシャル層と、このメサの一端の表面を覆う
ように形成されたオーミック電極と、Ptを含み前記メサ
の他端の表面を覆うように形成されたショットキー電極
とを具備し、前記ショットキー電極の下部に熱処理によ
るPtAs2化合物が形成され、メサ内にこのPtAs2化合物に
よるショットキー接合が形成されたことを特徴とする。
と、この半絶縁性GaAs基板上にメサ状に形成されたｎ型
GaAsエピタキシャル層と、このメサの一端の表面を覆う
ように形成されたオーミック電極と、Ptを含み前記メサ
の他端の表面を覆うように形成されたショットキー電極
とを具備し、前記ショットキー電極の下部に熱処理によ
るPtAs2化合物が形成され、メサ内にこのPtAs2化合物に
よるショットキー接合が形成されたことを特徴とする。
（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成説明図である。
第１図において、１は半絶縁性GaAs基板、２は基板１の
表面に形成されたｎ形GaAsエピタキシャル層であり、メ
サとして形成されている。３はメサ２の一端の表面を覆
うように形成され、メサ２に対してオーミック接続され
たオーミック電極である。４はメサ２の他端の表面を覆
うように形成され、メサ２との間にショットキー接合を
形成しているショットキー電極である。このショットキ
ー電極４はPtを含むものであり、このショットキー電極
４の下部には熱処理によるPtAs2化合物５が形成されて
いる。これにより、メサ２内にはこのPtAs2化合物５に
よるショットキー接合６が形成されることになる。ここ
で、PtAs2化合物５の深さは、メサ２の厚さと実現した
い動作特性に応じて実験的に求めることができる。
第１図において、１は半絶縁性GaAs基板、２は基板１の
表面に形成されたｎ形GaAsエピタキシャル層であり、メ
サとして形成されている。３はメサ２の一端の表面を覆
うように形成され、メサ２に対してオーミック接続され
たオーミック電極である。４はメサ２の他端の表面を覆
うように形成され、メサ２との間にショットキー接合を
形成しているショットキー電極である。このショットキ
ー電極４はPtを含むものであり、このショットキー電極
４の下部には熱処理によるPtAs2化合物５が形成されて
いる。これにより、メサ２内にはこのPtAs2化合物５に
よるショットキー接合６が形成されることになる。ここ
で、PtAs2化合物５の深さは、メサ２の厚さと実現した
い動作特性に応じて実験的に求めることができる。
第２図は、このようなバラクタの製造工程例図である。
まず、工程（ａ）において、ｎ形GaAsエピタキシャル層
２の表面にメサを形成するために所定のパターンのフォ
トレジスト７を被着し、このフォトレジスト７をマスク
にしてエッチングを行いメサ２を形成する。なお、この
ようなｎ形GaAsエピタキシャル層２としては、例えばキ
ャリア濃度が１〜２×1017/cm3のものを用いる。次に、
工程（ｂ）において、フォトレジスト７を除去した後、
メサ２の一端の表面を覆うようにしてAu−Ge合金31,W32
およびAu33を順次積層被着し、オーミック電極３を形成
する。次に、工程（ｃ）において、メサ２の他端の表面
を覆うようにPt41,W42およびAu43を順次積層被着してシ
ョットキー電極４を形成する。そして、次の工程（ｄ）
において、例えば400℃で２分程度の熱処理を施し、シ
ョットキー電極４を形成するPt41とこのショットキー電
極４直下のメサ（ｎ形GaAsエピタキシャル層）２のGaAs
とを固体反応させてメサ２内にPtAs2化合物５を形成す
る。これにより、メサ２内に形成されたPtAs2化合物５
は新たなショットキー電極として機能することになり、
メサ２内にはこのPtAs2化合物５によるショットキー接
合６が形成されることになる。なお、PtAs2化合物５の
深さは、熱処理温度や時間に応じて任意に制御すること
ができる。
まず、工程（ａ）において、ｎ形GaAsエピタキシャル層
２の表面にメサを形成するために所定のパターンのフォ
トレジスト７を被着し、このフォトレジスト７をマスク
にしてエッチングを行いメサ２を形成する。なお、この
ようなｎ形GaAsエピタキシャル層２としては、例えばキ
ャリア濃度が１〜２×1017/cm3のものを用いる。次に、
工程（ｂ）において、フォトレジスト７を除去した後、
メサ２の一端の表面を覆うようにしてAu−Ge合金31,W32
およびAu33を順次積層被着し、オーミック電極３を形成
する。次に、工程（ｃ）において、メサ２の他端の表面
を覆うようにPt41,W42およびAu43を順次積層被着してシ
ョットキー電極４を形成する。そして、次の工程（ｄ）
において、例えば400℃で２分程度の熱処理を施し、シ
ョットキー電極４を形成するPt41とこのショットキー電
極４直下のメサ（ｎ形GaAsエピタキシャル層）２のGaAs
とを固体反応させてメサ２内にPtAs2化合物５を形成す
る。これにより、メサ２内に形成されたPtAs2化合物５
は新たなショットキー電極として機能することになり、
メサ２内にはこのPtAs2化合物５によるショットキー接
合６が形成されることになる。なお、PtAs2化合物５の
深さは、熱処理温度や時間に応じて任意に制御すること
ができる。
第３図は、このように構成されるバラクタの逆方向のバ
イアス電圧と静電容量との関係の一例を示す特性図であ
る。第３図に示すように、バイアス電圧が零の状態で
は、電極3,4間の静電容量は、メサ２の厚さ,PtAs2化合
物５の深さなどの形状で決まる所定の値（本実施例では
ほぼ2pF）を示している。この状態から逆方向のバイア
ス電圧を大きくするのに従って電極3,4間の静電容量は
減少を続け、バイアス電圧が3V付近で0.8pFから0.2pF程
度まで急激に減少した後はほぼ一定になる。これは、空
乏層が基板１に到達して変化が緩やかになったことによ
る。
イアス電圧と静電容量との関係の一例を示す特性図であ
る。第３図に示すように、バイアス電圧が零の状態で
は、電極3,4間の静電容量は、メサ２の厚さ,PtAs2化合
物５の深さなどの形状で決まる所定の値（本実施例では
ほぼ2pF）を示している。この状態から逆方向のバイア
ス電圧を大きくするのに従って電極3,4間の静電容量は
減少を続け、バイアス電圧が3V付近で0.8pFから0.2pF程
度まで急激に減少した後はほぼ一定になる。これは、空
乏層が基板１に到達して変化が緩やかになったことによ
る。
このような急激な変化領域を利用することにより、従来
のバラクタでは得られなかった静電容量のスイッチング
動作が得られ、パルス波形の高速化やスイッチドキャパ
シタ回路素子などに好適である。
のバラクタでは得られなかった静電容量のスイッチング
動作が得られ、パルス波形の高速化やスイッチドキャパ
シタ回路素子などに好適である。
なお、このようなスイッチング動作点の電圧は、メサ２
の厚さ,PtAs2化合物５の深さなどに応じて任意に設定す
ることができる。すなわち、例えばメサ２の厚さを厚く
するとともにPtAs2化合物５の深さを浅くすることによ
って基板１とショットキー接合との距離が長くなること
から第３図の特性曲線がＸ座標の右方向にほぼ平行移動
して動作点電圧は高くなり、メサ２の厚さを薄くすると
ともにPtAs2化合物５の深さを深くすることによって基
板１とショットキー接合との距離が短くなることから第
３図の特性曲線がＸ座標の左方向にほぼ平行移動して動
作点電圧は低くなる。
の厚さ,PtAs2化合物５の深さなどに応じて任意に設定す
ることができる。すなわち、例えばメサ２の厚さを厚く
するとともにPtAs2化合物５の深さを浅くすることによ
って基板１とショットキー接合との距離が長くなること
から第３図の特性曲線がＸ座標の右方向にほぼ平行移動
して動作点電圧は高くなり、メサ２の厚さを薄くすると
ともにPtAs2化合物５の深さを深くすることによって基
板１とショットキー接合との距離が短くなることから第
３図の特性曲線がＸ座標の左方向にほぼ平行移動して動
作点電圧は低くなる。
（発明の効果） 以上説明したように、本発明によれば、バイアス電圧に
応じて静電容量の大きさをステップ状に大きく変化させ
ることができるとともにその動作点が自由に設定できる
バラクタが実現できる。
応じて静電容量の大きさをステップ状に大きく変化させ
ることができるとともにその動作点が自由に設定できる
バラクタが実現できる。
第１図は本発明の一実施例を示す構成説明図、第２図は
その製造工程例図、第３図は第１図の装置のスイッチン
グ特性例図である。 １……基板、２……メサ、３……オーミック電極、４…
…ショットキー電極、５……PtAs2化合物、６……ショ
ットキー接合、７……フォトレジスト。
その製造工程例図、第３図は第１図の装置のスイッチン
グ特性例図である。 １……基板、２……メサ、３……オーミック電極、４…
…ショットキー電極、５……PtAs2化合物、６……ショ
ットキー接合、７……フォトレジスト。
Claims (1)
- 【請求項１】半絶縁性GaAs基板と、この半絶縁性GaAs基
板上にメサ状に形成されたｎ型GaAsエピタキシャル層
と、このメサの一端の表面を覆うように形成されたオー
ミック電極と、Ptを含み前記メサの他端の表面を覆うよ
うに形成されたショットキー電極とを具備し、前記ショ
ットキー電極の下部に熱処理によるPtAs2化合物が形成
され、メサ内にこのPtAs2化合物によるショットキー接
合が形成されたことを特徴とするバラクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830186A JPH0695576B2 (ja) | 1986-05-12 | 1986-05-12 | バラクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830186A JPH0695576B2 (ja) | 1986-05-12 | 1986-05-12 | バラクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264673A JPS62264673A (ja) | 1987-11-17 |
| JPH0695576B2 true JPH0695576B2 (ja) | 1994-11-24 |
Family
ID=14481219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10830186A Expired - Lifetime JPH0695576B2 (ja) | 1986-05-12 | 1986-05-12 | バラクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7013200B2 (ja) * | 2016-11-29 | 2022-01-31 | ローム株式会社 | ショットキーバリアダイオード |
-
1986
- 1986-05-12 JP JP10830186A patent/JPH0695576B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264673A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1981000489A1 (en) | Semiconductor embedded layer technology | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JP2000252479A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH0695576B2 (ja) | バラクタ | |
| JP2761961B2 (ja) | 半導体可変容量素子 | |
| US3204161A (en) | Thin film signal translating device utilizing emitter comprising: cds film, insulating layer, and means for applying potential thereacross | |
| EP0101798A2 (en) | Non-volatile memory and switching device | |
| US4868636A (en) | Power thyristor | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPH08321632A (ja) | 半導体受光素子 | |
| US3287186A (en) | Semiconductor devices and method of manufacture thereof | |
| EP0106044A2 (en) | Space charge modulating semiconductor device and circuit comprising it | |
| US5821134A (en) | Method of manufacturing an optoelectronic device | |
| JPS63136574A (ja) | 半導体装置 | |
| JPH0496274A (ja) | 高速半導体装置 | |
| Bottom | Invention of the solid‐state amplifier | |
| JP2505284B2 (ja) | 半導体位置検出素子 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JP2002134810A (ja) | ガンダイオード | |
| JPS61276274A (ja) | シヨツトキ−フオトダイオ−ド | |
| JPS6129555B2 (ja) | ||
| JPH02219279A (ja) | 超階段型接合ダイオードの製造方法 | |
| EP0075679A2 (en) | SIMIM electron devices | |
| JPH0828376B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 |