JPH0694635A - パターン検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 過大な記憶容量を必要とせず、処理時間が短
く、しかもより実際に即した繊細な欠陥の判定を行う。 【構成】 画像信号ＰＩＳの走査に同期して、欠陥候補
検出部１００では特徴抽出法により、欠陥候補とその種
類を検出する。同時に、Ｉ／Ｆメモリ部３０１、３０２
の中の１つには、欠陥候補検出部１００が注目する画素
の周辺領域の画像信号ＰＩＳが、更新されつつ記憶され
る。欠陥候補が見いだされると、記憶されるＩ／Ｆメモ
リ３０１、３０２が切り替わる。同時に欠陥判定部２０
０において、非同期的に時間をかけて、切り替わる直前
のＩ／Ｆメモリ３０１、３０２の１つを精密に検査し
て、欠陥候補が真性であるかどうかを吟味する。 【効果】 過大な記憶容量を必要とせず、処理時間が短
く、しかもより実際に即した繊細な欠陥の判定が実現す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばプリント基板
の配線パターンの欠陥の検査に用いられるパターン検査
装置に関する。

【０００２】

【従来の技術】プリント基板の配線パターンなどの検査
を行う従来装置として、例えば、本出願人による特開平
４−１９４６０４号公報（従来例１）、「サーキットテ
クノロジー」第３巻第１号（１９８８年）第２頁〜第１
２頁；小田原ほか著（従来例２）、及び特開平３−８５
７４２号公報（従来例３）などが知られている。従来例
１及び従来例２の技術は、いわゆる特徴抽出法に基づい
て欠陥を検出する。従来例３の技術は、比較法を用いて
検出した欠陥候補に対して、更に真の欠陥であるかどう
かを調べて判定する。

【０００３】

【発明が解決しようとする課題】プリント基板の配線パ
ターンにおいて、例えば図１３に示すようなパターン１
が本来の幅よりも狭い部分であるパターン細り２を有し
ている場合に、パターン細り２におけるパターン１の幅
が極端に狭い図１３（ｃ）、及び幅はそれほど狭くはな
いがパターン１の長手方向にある程度以上長い図１３
（ｂ）の場合には欠陥とすべきであるが、幅の狭さ、長
手方向の長さともに甚大でない図１３（ａ）の場合には
欠陥とすべきではない。また、パターン１が本来の幅よ
りも太い部分であるパターン太りを有している場合に、
パターン太りが欠陥であるかどうかは、パターン太り自
身の幅よりも、むしろパターン１に隣接する別のパター
ン１との間隔の大きさで判定するのが、より現実の要求
に即している。更に、配線パターンが電源ミックスパタ
ーンである場合などにおいて、例えばクリアランスホー
ルによるパターン細りは欠陥とすべきではない。

【０００４】しかしながら従来例１及び従来例２の技術
は、上記の例のような現実的で繊細な判定の要求には応
えることができないという問題点を有していた。また、
従来例３の技術は、これらの要求に応えることは可能で
あるが、比較法では欠陥の種類を特定することができな
いので、欠陥候補を更に検査する際に欠陥候補の種類を
特定する前処理を必要とする。そのために従来例３の技
術では、検査の処理時間が長い上に、画像信号を記憶す
る記憶手段に過大な記憶容量を要するという問題点があ
った。

【０００５】この発明は、従来の装置が有する上記の欠
点を解消することを目指したもので、過大な記憶容量を
必要とせず、処理時間は短く、しかもより実際に即した
繊細な欠陥の判定を行い得るパターン検査装置を提供す
ることを目的とする。

【０００６】

【課題を解決するための手段】この発明にかかる請求項
１に記載のパターン検査装置は、パターンを有する検査
すべき対象物の画像を読み取って得られる前記パターン
の画像を表現する画像信号に基づいて、前記パターンの
欠陥の有無を検査するパターン検査装置であって、
（ａ）前記画像信号を走査しつつ、当該画像信号に特徴
抽出法を適用して、前記パターンにおける欠陥候補をそ
の種類とともに検出する手段と、（ｂ）前記画像信号が
表現する画像の中の前記欠陥候補を包含する所定の領域
を検査し、前記欠陥候補の種類毎にあらかじめ設定され
る所定の基準に基づいて、前記欠陥候補が欠陥であるか
どうかを判定する手段と、を備える。

【０００７】更にこの発明にかかる請求項２に記載のパ
ターン検査装置は、請求項１に記載のパターン検査装置
であって、（ｃ）所定の大きさの画像を表現する画像信
号を記憶する複数の記憶手段と、（ｄ）前記手段（ａ）
による前記画像信号の走査に伴って、前記複数の記憶手
段の１つを選択して前記走査の位置を包含する前記所定
の大きさの画像領域を表現する前記画像信号の部分を更
新しつつ記憶させ、前記欠陥候補が検出される毎に、前
記複数の記憶手段の別の１つを選択して、前記画像信号
の部分を更新しつつ記憶させる手段と、を更に備え、前
記手段（ｂ）が検査する前記所定の領域は、前記複数の
記憶手段の中の、前記欠陥候補が検出されるまで手段
（ｄ）によって選択されていた１つが記憶する前記画像
信号の部分である。

【０００８】

【作用】この発明におけるパターン検査装置は、欠陥候
補の有無を検査した後に、欠陥候補の種類毎に設定され
た基準にもとづいて、欠陥候補が欠陥であるかどうかを
更に判定するので、現実的で繊細な欠陥の判定が行われ
る。更に欠陥候補の検査は特徴抽出法によって行われる
ので、欠陥候補の種類を容易に特定することができる。
このため、過大な記憶容量の記憶手段を必要とせず、し
かも短時間で欠陥の判定が行い得る（請求項１及び請求
項２）。

【０００９】この発明におけるパターン検査装置は、更
に複数の記憶手段を備えており、欠陥候補の検査の過程
における走査に伴って、記憶手段の１つに逐次走査位置
を含む所定領域の画像を記憶する。欠陥候補が検出され
ると、この画像をもとに欠陥の判定が行われるので、検
査対象全体の画像を記憶する記憶手段を要せず、記憶手
段の容量を小さくできる。更に、欠陥の判定と同時に、
別の記憶手段に逐次走査位置の近傍の画像が継続して記
憶されるので、欠陥候補の検査を欠陥の判定と並行して
行い得る。このため検査に要する時間を更に短縮できる
（請求項２）。

【００１０】

【実施例】

［１．全体構成］この発明の一実施例におけるパターン
検査装置１０の全体構成を示す概略ブロック図を図１に
示す。被検査対象物であるプリント基板の主面上を主及
び副走査方向へ順次走査しつつ、画素毎にその画像を読
み取って得られ、その主面上に形成された配線パターン
の画像を表現する２値化信号である画像信号ＰＩＳが、
画素毎に逐次パターン検査装置１０へ入力される。画像
信号ＰＩＳは配線パターンに対応する画素では、例えば
値”１”を有し、そうでない画素では値”０”を有す
る。欠陥候補検出部１００は遅延部４００を介して画像
信号ＰＩＳを受け取り、画像信号ＰＩＳを２次元的に展
開した上で、特徴抽出法に基づいて欠陥候補をその種類
と共に検出する。欠陥候補の種類はパターン細り、パタ
ーン太り、スペースエラー、ピンホール、及びパターン
残りの５種類である。

【００１１】画像信号ＰＩＳは、同時にライン展開部４
１０にも入力され、ここで画像信号ＰＩＳは副走査方向
に沿って線状に展開された後、Ｉ／Ｆメモリ部３００が
有する２つのＩ／Ｆメモリ３０１、３０２のいずれか一
方へ記憶される。スイッチ回路４２０はこれらの間に介
在して、画像信号ＰＩＳをＩ／Ｆメモリ３０１、３０２
の何れか一方へ振り分ける。Ｉ／Ｆメモリ３０１、３０
２は、主及び副走査方向に所定の範囲で２次元的に展開
した形で、画像信号ＰＩＳを記憶する。遅延部４００
は、欠陥候補検出部１００における画像信号ＰＩＳの中
の注目画素と、Ｉ／Ｆメモリ３０１又は３０２の中の画
像信号ＰＩＳの中心画素とが、同時刻において常に一致
するように、画像信号ＰＩＳが欠陥候補検出部１００へ
供給されるタイミングを調整する。このため、欠陥候補
検出部１００において欠陥候補が検出されたときには、
当該欠陥候補はＩ／Ｆメモリ３０１又は３０２に記憶さ
れる画像信号ＰＩＳの中心画素に位置している。

【００１２】欠陥候補検出部１００は、欠陥候補を検出
すると、欠陥候補の存在とその種類とを表現した検出信
号を欠陥判定部２００のＣＰＵ２０１へ送信する。これ
らの検出信号はＩ／Ｆメモリコントローラ４３０へも送
信され、Ｉ／Ｆメモリコントローラ４３０は検出信号を
受け取ると、スイッチ回路４２０へ制御信号を供給し、
スイッチ回路４２０を切り替えて、それまでとは別の一
方のＩ／Ｆメモリ３０１又は３０２へライン展開部４１
０を接続する。これにより、それまで接続されていたＩ
／Ｆメモリ３０１又は３０２の記憶内容は更新されず保
持され、新たに選択されたＩ／Ｆメモリ３０１又は３０
２には、その後継続して画像信号ＰＩＳが入力される。
欠陥候補検出部１００にも同様に継続して画像信号ＰＩ
Ｓが供給され、欠陥候補検出部１００は新たな欠陥候補
の検査を継続する。これと同時に、欠陥判定部２００は
ＲＯＭ２０２に書き込まれた所定のプログラムに従っ
て、スイッチ回路４２０が切り離したＩ／Ｆメモリ３０
１又は３０２に記憶される画像信号ＰＩＳを検査し、欠
陥候補が真の欠陥であるかどうかを吟味し判定する。

【００１３】欠陥候補検出部１００は、ソフトウェアの
搭載なしでハードウェアのみで構成される。このため、
欠陥候補検出部１００では、画像信号ＰＩＳが画素毎に
入力されるのに同期して高速で処理が進行する。Ｉ／Ｆ
メモリ部３００も高速での書き込みが可能な半導体メモ
リ（ＲＡＭ）で構成される。すなわち、欠陥候補の検出
は高速の同期処理で行われ、欠陥候補が見つかった後の
真の欠陥であるかどうかの判定は、ソフトウェアを搭載
した欠陥判定部２００で時間をかけて注意深く行われ
る。同時に、次の新たな欠陥候補の検出は、非同期的な
欠陥判定部２００の処理と並行して続行される。

【００１４】欠陥判定部２００は、ＣＰＵ２０１、ＲＯ
Ｍ２０２の他に、検出信号等を一時保持するＲＡＭ２０
３、欠陥候補検出部１００との間のインタフェイスであ
るＩ／Ｏ２０４、外部のホストコンピュータとのインタ
フェイスであるＩ／Ｏ２０５を備えている。

【００１５】［２．欠陥候補検出部］ ＜２−１．回路構成＞図２は欠陥候補検出部１００の内
部回路図である。２次元展開部１０１は画像信号ＰＩＳ
を、所定の範囲で２次元的に展開して、ライン信号Ｌ1
〜Ｌ4 及び注目画素信号Ｐ0 を出力する。図３は、ライ
ン信号Ｌ1 〜Ｌ4 に対応し、上記所定の範囲（欠陥候補
検査範囲）ＰＤの中で主走査方向ＭＳ及び副走査方向Ｓ
Ｓに配列する画素の列、並びに注目画素信号Ｐ0 に対応
する画素を模式的に示す。逐次新たな走査位置に対応し
た画像信号ＰＩＳが入力されるのに同期して、欠陥候補
検査範囲ＰＤは、プリント基板の主面上を逐次主及び副
走査方向ＭＳ、ＳＳに移動する。これにより、プリント
基板の全体を検査することができる。

【００１６】これらのライン信号Ｌ1 〜Ｌ4 は、プライ
オリティエンコーダ１０２〜１０５にそれぞれ入力され
る。プライオリティエンコーダ１０２は、ライン信号Ｌ
1 において、注目画素信号Ｐ0 から遠ざかる方向に注目
画素信号Ｐ0 の値と同一の値が継続する画素（注目画素
信号Ｐ0 を除く）の個数（継続幅）ＬＤ1 を出力すると
ともに、ライン信号Ｌ1 の全てが注目画素信号Ｐ0 と同
一の値であるときにはフラグＬＡ1 に値”１”を出力
し、そうでない場合には値”０”を出力する。他のプラ
イオリティエンコーダ１０３〜１０５も同様に、継続幅
ＬＤ2 〜ＬＤ4 、及びフラグＬＡ2 〜ＬＡ4 を出力す
る。

【００１７】加算器１０６は継続幅ＬＤ1 とＬＤ2 に更
に値”１”を加える演算を行い、演算結果に対応する信
号を出力する。加算器１０７も同様に、継続幅ＬＤ3 と
ＬＤ4 と値”１”を加算し出力する。マルチプレクサ１
１４〜１１７は、値”１”が入力される選択信号Ｃ1 又
はＣ2 に応答して、それぞれ入力信号Ｄ1 又はＤ2 を選
択して出力する。比較器１１８〜１２４は、入力信号Ａ
とＢの値を互いに比較して、不等式が成立すると値”
１”を出力し、成立しなければ値”０”を出力する。

【００１８】＜２−２．パターン太り、細り候補の検出
＞以上のように構成される欠陥候補検出部１００は、つ
ぎのように動作する。図４〜図６は、欠陥候補検出部１
００に関する動作説明図である。以下の図において、画
像信号ＰＩＳが値”１”を有する領域、すなわちパター
ン１が存在する部分を表現する画像領域にはハッチング
を施し、そうでない領域にはハッチングなしで描画す
る。副走査方向ＳＳの方向に配置される配線パターン１
（図面上で副走査方向ＳＳを横方向としており、便宜的
に以下、横パターンと呼ぶ）が欠陥候補検査範囲ＰＤの
中に入って、しかも注目画素信号Ｐ0 がパターン１の中
に含まれるとき、ライン信号Ｌ1 〜Ｌ4 及び注目画素信
号Ｐ0 の値は、図４（ａ）に示すとおりとなる。このと
き、注目画素信号Ｐ0 の値は”１”であり、フラグＬＡ
1 、ＬＡ2 は１、フラグＬＡ3 、ＬＡ4 は０である。こ
のため、ＡＮＤ回路１０８〜１１３の中で、ＡＮＤ回路
１０８のみが値”１”を出力する。すなわち、ＡＮＤ回
路１０８の出力信号ＰＴＹは、横パターンを検査中であ
ることを表示する。マルチプレクサ１１４は、出力信号
ＰＴＹの指示に基づいて、加算器１０７の出力を選択し
て出力する。従って、出力信号ＷＰＴはパターン幅ＬＤ
3 ＋ＬＤ4＋１を表現する。

【００１９】主走査方向ＭＳの方向に配置される配線パ
ターン１（図面上で主走査方向ＭＳを縦方向としてお
り、便宜的に以下、縦パターンと呼ぶ）に中に、注目画
素信号Ｐ0 がパターン１の中に入ったとき、ライン信号
Ｌ1 〜Ｌ4 及び注目画素信号Ｐ0 の値は、図４（ｂ）に
示すとおりとなる。このとき、ＡＮＤ回路１０９のみが
値”１”を出力する。すなわち出力信号ＰＴＸは縦パタ
ーンを検査中であることを表示する。マルチプレクサ１
１４は、出力信号ＰＴＸの指示に基づき、パターン幅Ｌ
Ｄ1 ＋ＬＤ2 ＋１に相当する加算器１０６の出力を、出
力信号ＷＰＴとして選択する。

【００２０】比較器１２０はパターン幅ＷＰＴを所定の
基準値ＷＰＴmax と比較して、パターン幅ＷＰＴの方が
大きければ、値”１”を出力し、その結果検出信号ＬＦ
Ｃに、パターン太り欠陥候補の存在を意味する値”１”
が出力される。比較器１２１は、パターン幅ＷＰＴを所
定の基準値ＷＰＴmin （ただしＷＰＴmin ＜ＷＰＴmax
）と比較して、パターン幅ＷＰＴの方が小さければ、
値”１”を出力し、その結果パターン細り欠陥候補の存
在を表現すべく、検出信号ＬＴＣに値”１”が出力され
る。

【００２１】＜２−３．スペースエラー候補の検出＞配
線パターン１同士の副走査方向ＳＳの方向に沿った隙間
（図面上で副走査方向ＳＳを横方向としており、便宜的
に以下、横スペースと呼ぶ）の中に注目画素信号Ｐ0 が
入ったとき、ライン信号Ｌ1 〜Ｌ4 及び注目画素信号Ｐ
0 の値は、図５（ａ）に示すとおりとなる。このとき、
ＡＮＤ回路１１０のみが値”１”を出力する。すなわち
出力信号ＳＰＹは横スペースを検査中であることを表示
する。マルチプレクサ１１５は、出力信号ＳＰＹの指示
に基づき、スペース幅ＬＤ3 ＋ＬＤ4 ＋１に相当する加
算器１０７の出力を、出力信号ＷＳＰとして選択する。

【００２２】同様に、図５（ｂ）に示すように、主走査
方向ＭＳの方向に沿った隙間（図面上で主走査方向ＭＳ
を縦方向としており、便宜的に以下、縦スペースと呼
ぶ）の中に注目画素信号Ｐ0 が入った時には、ＡＮＤ回
路１１１のみが値”１”を出力し、出力信号ＳＰＸは縦
スペースを検査中であることを表示する。マルチプレク
サ１１５は、出力信号ＳＰＸの指示に基づき、スペース
幅ＬＤ1 ＋ＬＤ2 ＋１に相当する加算器１０６の出力
を、出力信号ＷＳＰとして選択する。

【００２３】比較器１２２はスペース幅ＷＳＰを所定の
基準値ＷＳＰmin と比較して、スペース幅ＷＳＰの方が
小さければ、値”１”を出力し、その結果スペースエラ
ー欠陥候補に対応する検出信号ＳＰＣに値”１”が出力
される。

【００２４】＜２−４．過大ピンホール候補の検出＞パ
ターン１の中に空洞（ピンホール）があって、その中に
注目画素信号Ｐ0 が入ったとき、ライン信号Ｌ1 〜Ｌ4
及び注目画素信号Ｐ0 の値は、図６（ａ）に示すとおり
となる。このとき、フラグＬＡ1 〜ＬＡ4 のいずれもが
値”０”であり、注目画素信号Ｐ0 は値”０”となる。
このため、ＡＮＤ回路１１２のみが値”１”を出力す
る。比較器１１８は、ピンホールの横径であるＬＤ1 ＋
ＬＤ2 ＋１と、縦径であるＬＤ3 ＋ＬＤ4 ＋１とを比較
し、値の小さい方を選択すべくマルチプレクサ１１６へ
選択信号を供給する。すなわち、マルチプレクサ１１６
は、ピンホールの横径と縦径の中で小さい方の径の値
を、出力信号ＷＰＮとして選択する。比較器１２３では
この最小径ＷＰＮを所定の基準値ＷＰＮmax と比較し
て、最小径ＷＰＮが大きければ、値”１”を出力し、そ
の結果過大ピンホール候補の存在を表現すべく、検出信
号ＰＮＨに値”１”が出力される。

【００２５】＜２−５．過大パターン残り候補の検出＞
スペースの領域の中に不要なパターン（パターン残り）
があって、その中に注目画素信号Ｐ0 が入ったとき、ラ
イン信号Ｌ1 〜Ｌ4 及び注目画素信号Ｐ0 の値は、図６
（ｂ）に示すとおりとなる。このとき、フラグＬＡ1 〜
ＬＡ4 のいずれもが値”０”であり、注目画素信号Ｐ0
は値”１”となる。このため、ＡＮＤ回路１１３のみが
値”１”を出力する。比較器１１９は、パターン残りの
横径であるＬＤ1 ＋ＬＤ2 ＋１と、縦径であるＬＤ3 ＋
ＬＤ4 ＋１とを比較し、値の小さい方を選択すべくマル
チプレクサ１１７へ選択信号を供給する。すなわち、マ
ルチプレクサ１１７は、パターン残りの横径と縦径の中
で小さい方の径の値を、出力信号ＷＰＣとして選択す
る。比較器１２４ではこの最小径ＷＰＣを所定の基準値
ＷＰＣmax と比較して、最小径ＷＰＣが大きければ、
値”１”を出力し、その結果過大パターン残り候補に対
応する検出信号ＰＴＣに値”１”が出力される。

【００２６】以上のように、パターン太り、細り、スペ
ースエラー、過大ピンホール、及び過大パターン残りの
各欠陥候補の検出に対応して、それぞれＬＦＣ、ＬＴＣ
等の検出信号が値”１”を持つ。更に、パターン太り、
細り、及びスペースエラーに関しては、パターン又はス
ペースが横方向（副走査方向ＳＳ）に沿ったものか、縦
方向（主走査方向ＭＳ）かを指示する信号も同時に出力
される。すなわち、この実施例の欠陥候補検出部１００
は、欠陥候補の存在を検出するだけでなく、その種類を
も容易に特定する。しかも、欠陥候補検出部１００はハ
ードウェアのみで構成されており、入力される画像信号
ＰＩＳがプリント基板の表面を走査するのに同期して、
高速で処理を行う。

【００２７】なお、上述の諸基準値は、ホストコンピュ
ータから欠陥判定部２００を介して、欠陥候補検出部１
００へ供給されるので、ホストコンピュータに備わる入
力装置によって、その値は検査対象物に応じて適宜設定
することができる。

【００２８】［３．欠陥判定部］欠陥候補検出部１００
において、欠陥候補が検出され、いずれかの検出信号に
値”１”が送出されると、この検出信号は欠陥判定部２
００へ送られ、前述のように欠陥判定部２００におい
て、Ｉ／Ｆメモリ部３００の１つに記憶される画像信号
ＰＩＳをもとに、欠陥候補の詳細な吟味が行われる。図
７は、欠陥判定部２００における処理の流れを示すフロ
ーチャートである。

【００２９】＜３−１．円弧判定＞処理が開始される
と、まず欠陥候補の一部が円弧であるかどうかを判定す
る（ステップＳ１及びステップＳ２）。これは、図８に
示すようにパターン１に円弧状のクリアランスホール３
が設けられていて、このクリアランスホール３によって
誤検出された欠陥候補を、真性の欠陥から排除すること
を目的としている。図８（ａ）はクリアランスホール３
によるスペースエラー候補の誤検出の例であり、図８
（ｂ）は同様にパターン細り候補の誤検出の例である。
円弧であるかどうかの判定は、Ｉ／Ｆメモリ部３０１、
又は３０２に記憶される画像信号ＰＩＳが表現する画像
の領域（ウィンドウ）ＷＤの中心である欠陥候補の位置
を主発点として、図８（ａ）又は図８（ｂ）の双方向矢
印が示す方向に順次、パターン１またはスペースの長さ
を計測する。計測を進める方向は、出力信号ＰＴＹ、Ｐ
ＴＸ、ＳＰＹ、及びＳＰＸを参照することにより、効率
よく決定し得る。その長さの増加傾向を、あらかじめＲ
ＡＭ２０３に記憶された円弧状のクリアランスホール３
における増加傾向と比較することにより、パターン１又
はスペースが円弧の一部を成しているかどうかを判断
し、円弧の一部であれば、当該欠陥候補は真性の欠陥で
はないと判定して、欠陥の検出に対応した信号をホスト
コンピュータへ送信することなく処理を終了する。逆
に、円弧の一部でなければ真性の欠陥の可能性があると
して、処理はステップＳ３へ進む。

【００３０】ステップＳ３〜ステップＳ７は、検出され
た欠陥候補が５種類の欠陥候補のいずれであるかを判断
する。これらの判断は前述の検出信号に基づいて行われ
る。例えば過大ピンホール信号ＰＮＨが値”１”を持つ
ならば、ステップＳ６からステップＳ１５及びステップ
Ｓ１６へ至って、過大ピンホールが真性の欠陥であるか
どうかを吟味する。真性であると判断されればステップ
Ｓ１０へ至って、欠陥の存在と、その位置とを表現する
信号をホストコンピュータへ送信した後、処理を終了す
る。欠陥候補が他の種類である場合も同様である。

【００３１】＜３−２．パターン細り、太り判定＞ステ
ップＳ８及びステップＳ９で実行される、パターン細り
候補が真性欠陥であるかどうかの判断は図９に示す要領
で行われる。すなわち、標準パターン幅Ｌを有するパタ
ーン１に存在するパターン細り２におけるパターン幅
が、所定の最低許容幅Ｌ1 を超えて小さい部分の長さ
ｔ、及び最小のパターン幅Ｌ2 に対して、ｔ≧Ｔ0 、又
はＬ2 ≦Ｌ0 が成立するときに、当該パターン細り候補
は真性の欠陥であると判定される。ここで、Ｔ0 及びＬ
0 は、それぞれ所定の基準値である。パターン細りの可
否は、パターン１を流れる電流に耐えられるかどうか、
あるいは信号を十分に伝達し得るかどうかで判断するの
が実際的であり、上記の条件はこれらの実際的な判断基
準をよく反映している。

【００３２】ステップＳ１１及びステップＳ１２で実行
される、パターン太り候補が真性欠陥であるかどうかの
判断は図１０に示す要領で行われる。すなわち、パター
ン１に存在するパターン太り４における、隣接するパタ
ーン１との間の最小距離ｗ1が、所定の最小許容間隔Ｗ1
に対して、ｗ1 ≦Ｗ1 であるときに、当該パターン太
り４は真性の欠陥であると判定される。過度なパターン
太りは、隣接するパターン１同士の間隔を狭め、互いの
耐電圧を低下させる他、電気的雑音の原因となる。この
ため、パターン太りの可否は隣接するパターン１同士の
間隔の大きさで判断するのが実際的であり、上記の条件
はこの要請に応えるものである。

【００３３】なお、距離ｔ、Ｌ2 、ｗ1 などを計測する
際に、検出信号ＰＴＹ、ＰＴＸを参照することにより、
その計測の方向を効率よく決定することができる。

【００３４】＜３−３．スペースエラー判定＞ステップ
Ｓ１３及びステップＳ１４で実行される、スペースエラ
ー候補が真性欠陥であるかどうかの判断は図１１に示す
要領で行われる。すなわち、スペースエラー５におい
て、隣接する本来のパターン１の間に、パターン残り６
があってそれぞれのスペースの幅をｗ2 及びｗ3 とする
と、所定の幅Ｄ及び所定の間隔Ｗ2 に対して、

【００３５】

【数１】 。

【００３６】または、

【００３７】

【数２】 。

【００３８】のいずれかが成立すれば、真性のスペース
エラーであると判定する。スペースエラーも前述のパタ
ーン太りと同様にパターン１の間の耐電圧などにより判
断するのが実際的である。上記の条件はこの実際的な要
請を反映したものである。

【００３９】なお、幅ｗ2 、ｗ3 などを計測する際に、
検出信号ＳＰＹ、ＳＰＸを参照することにより、その計
測の方向を効率よく決定することができる。

【００４０】＜３−４．ピンホール、パターン残り判定
＞ステップＳ１５及びステップＳ１６で実行される、過
大ピンホール候補が真性欠陥であるかどうかの判断は図
１２に示す要領で行われる。すなわち、過大ピンホール
候補Ｐ1 の周辺において、ウィンドウＷＤの中に位置す
るピンホールの個数ｎとこれらのピンホールＰ1 〜Ｐn
のサイズｐ1 〜ｐn の中での最大のサイズｐを計測し
て、これらの個数ｎと最大ピンホールサイズｐが、ｎ≧
Ｎ1 、又は、ｐ≧Ｐのいずれかの条件を満たす場合に、
当該ピンホールが真性欠陥であると判定される。ここ
で、比較対照値Ｎ1 及びＰはそれぞれ所定の基準値であ
る。この処理は、単に１個のピンホールの大きさだけで
なく、周辺におけるピンホールの分布状態をも考慮し
て、総合的に真の欠陥であるかどうかを吟味するもの
で、より実際的な判断を行っている。

【００４１】ステップＳ１７及びステップＳ１８で実行
される、過大パターン残り候補が真性欠陥であるかどう
かの判断は、過大ピンホールの判定と同要領で実行され
る。すなわち、過大パターン残り候補Ｑ1 の周辺におい
て、ウィンドウＷＤの中に位置するパターン残りの個数
ｍとこれらのパターン残りＱ1 〜Ｑm のサイズｑ1 〜ｑ
m の中での最大のサイズｑを計測して、これらの個数ｍ
と最大パターン残りサイズｑが、ｍ≧Ｍ1 、又は、ｑ≧
Ｑのいずれかの条件を満たす場合に、当該ピンホールが
真性欠陥であると判定される。ここで、比較対象Ｍ1 及
びＱはそれぞれ所定の基準値である。この処理も、周辺
におけるパターン残りの分布状態を考慮して、総合的に
真の欠陥であるかどうかを吟味するものであり、より実
際的な判断を行っている。

【００４２】＜３−５．Ｉ／Ｆメモリの大きさなど＞欠
陥判定部２００における、処理開始から処理終了までの
一連の処理を１回行うのに要する時間を概算する。

【００４３】

【表１】 。

【００４４】表１に示すように、１種類の判定に対して
約０．４１msecを要する。これは、ＣＰＵ２０１にモト
ローラ社製の１６ビットＣＰＵである６８０００を使用
し、クロック周波数１２．５ＭＨｚで動作させた場合に
得られる数字である。判定以外に２０％程度の所要時間
を要し、更に円弧判定にも同程度を要すると推定する
と、処理開始から処理終了までの一連の処理を１回行う
のに要する時間は、総計１msecと概算される。

【００４５】この１msecの間に、画像信号ＰＩＳを得る
べく画像読取り装置がプリント基板の表面を走査する距
離は、１次元ＣＣＤカメラを備えた画像読取り装置にお
いても、４走査線分、すなわち約６４μｍ程度である。
一方、欠陥の多いプリント基板においても、欠陥の頻度
は２ミリ四方に１個程度である。

【００４６】欠陥候補検出部１００において次の新たな
欠陥候補が見いだされる間に、欠陥判定部２００の非同
期処理は終了している必要があるが、以上の概算からわ
かるように、Ｉ／Ｆメモリ部３００が備えるべきＩ／Ｆ
メモリは、この実施例におけるように２個を用意すれば
十分である。

【００４７】なお、Ｉ／Ｆメモリ３０１、３０２が記憶
すべき、画像信号ＰＩＳの２次元的な範囲（すなわちウ
ィンドウＷＤ）は、例えば２５６画素×２５６画素程度
である。この広さは、隣接する画素間の間隔が８μｍと
すれば２ｍｍ×２ｍｍに相当し、欠陥候補の周囲を高い
信頼性をもって検査するのに実際上十分である。

【００４８】以上のように、欠陥判定部２００ではソフ
トウェアにより、ウィンドウＷＤの画像を時間をかけ
て、より複雑な手順を伴う演算処理を行って、精密に吟
味するので、より実際的で精密な欠陥の判定が可能であ
る。しかも、欠陥候補検出部１００が次の欠陥候補を追
跡している間に、同時並行して処理が行われるので、時
間の無駄がなく効率のよい検査が実現する。

【００４９】この実施例では、検査対照物としてプリン
ト基板を例に取り上げて説明したが、この発明はプリン
ト基板に限らず、２値化画像信号で表現されるパターン
の検査一般に適用し得る。

【００５０】

【発明の効果】この発明におけるパターン検査装置は、
過大な記憶容量の記憶手段を必要とせず、しかも短時間
で効率よく、現実的で精密な欠陥の判定を行い得る（請
求項１及び請求項２）。

【００５１】この発明におけるパターン検査装置は、検
査対象物全体の画像を記憶する記憶手段を要せず、記憶
手段の容量を更に小さくできるとともに、欠陥候補の検
査を欠陥の判定と並行して行い得るので、検査に要する
時間を更に短縮できる（請求項２）。

【図面の簡単な説明】

【図１】この発明の実施例におけるパターン検査装置の
全体構成を示す概略ブロック図である。

【図２】欠陥候補検出部の内部回路図である。

【図３】ライン信号Ｌ1 〜Ｌ4 、及び注目画素信号Ｐ0
に対応する画素の配列を示す模式図である。

【図４】欠陥候補検出部の処理内容を説明する説明図で
ある。

【図５】欠陥候補検出部の処理内容を説明する説明図で
ある。

【図６】欠陥候補検出部の処理内容を説明する説明図で
ある。

【図７】欠陥判定部における処理の流れを示すフローチ
ャートである。

【図８】クリアランスホールによる欠陥候補の誤検出の
例を示す説明図である。

【図９】パターン細り候補が真性欠陥であるかどうかの
判断要領を示す説明図である。

【図１０】パターン太り候補が真性欠陥であるかどうか
の判断要領を示す説明図である。

【図１１】スペースエラー候補が真性欠陥であるかどう
かの判断要領を示す説明図である。

【図１２】過大ピンホール候補が真性欠陥であるかどう
かの判断要領を示す説明図である。

【図１３】従来のパターン検査装置の動作を説明する説
明図である。

【符号の説明】

１ パターン ＰＩＳ 画像信号 １０ パターン検査装置 １００ 欠陥候補検出部 ２００ 欠陥判定部 ＷＤ ウィンドウ（画像信号の部分） ３０１、３０２ Ｉ／Ｆメモリ（記憶手段） ４００ 遅延部 ４２０ スイッチ回路 ４３０ Ｉ／Ｆメモリコントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬崎 吉功 京都市上京区堀川通寺之内上る４丁目天神 北町１番地の１ 大日本スクリーン製造株 式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 パターンを有する検査すべき対象物の画
   像を読み取って得られる前記パターンの画像を表現する
   画像信号に基づいて、前記パターンの欠陥の有無を検査
   するパターン検査装置であって、（ａ）前記画像信号を
   走査しつつ、当該画像信号に特徴抽出法を適用して、前
   記パターンにおける欠陥候補をその種類とともに検出す
   る手段と、（ｂ）前記画像信号が表現する画像の中の前
   記欠陥候補を包含する所定の領域を検査し、前記欠陥候
   補の種類毎にあらかじめ設定される所定の基準に基づい
   て、前記欠陥候補が欠陥であるかどうかを判定する手段
   と、を備えるパターン検査装置。
2. 【請求項２】 請求項１に記載のパターン検査装置であ
   って、（ｃ）所定の大きさの画像を表現する画像信号を
   記憶する複数の記憶手段と、（ｄ）前記手段（ａ）によ
   る前記画像信号の走査に伴って、前記複数の記憶手段の
   １つを選択して前記走査の位置を包含する前記所定の大
   きさの画像領域を表現する前記画像信号の部分を更新し
   つつ記憶させ、前記欠陥候補が検出される毎に、前記複
   数の記憶手段の別の１つを選択して、前記画像信号の部
   分を更新しつつ記憶させる手段と、を更に備え、 前記手段（ｂ）が検査する前記所定の領域が、前記複数
   の記憶手段の中の、前記欠陥候補が検出されるまで手段
   （ｄ）によって選択されていた１つが記憶する前記画像
   信号の部分である、パターン検査装置。