JPH0693314B2 - 情報記録再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、光ディスク等のような情報記録再生装置の記
録再生系の動作の検査に関するものである。

従来の技術 従来より、磁気ディスク装置等のディスク状記録媒体を
用いる情報記録再生装置において、ディスクは、セクタ
構造になっている。第３図にセクタ構造を示す。アドレ
ス部１で、記録信号ブロック２が分割されて記録され
る。アドレス部１は、一般にトラックアドレスとセクタ
アドレスが記録されている。第４図に、記録信号ブロッ
ク２の記録フォーマットの詳細を示す。３はデータ再生
時のクロック同期引込を促すための同期信号、４はデー
タの始まりを示すために、一定のコードを用いたデータ
マーク、３は誤り訂正符号理論に基いて、冗長ビットを
付加され、インターリーブされた符号化データである。

このように、ディスク状記録媒体のトラックをセクタ構
造とし、データをある単位長毎に分割して記録すること
は、データの長さが不定であるディジタル情報を記録す
る場合に、記録領域を効率よく利用できる。

データを記録する際には、記録しようとするデータは前
記、第３図の記録信号ブロック２のデータ量に分割さ
れ、分割されたデータは、各々指定されたアドレスのセ
クタに記録される。また再生時には、指定のセクタを順
々に再生して、必要なデータ全体を得るようになってい
る。

第５図は、セクタ記録を行なうための回路のブロック図
である。

セクタ記録の際には、CPU6からデータを書き込もうとす
るセクタの目標アドレス７がアドレス検出回路８に送ら
れる。２値化再生信号９を次々と読み出して、再生アド
レスが、目標アドレス７と一致すると、アドレス検出信
号10が、ライトゲート発生回路11へ送出され、ライトゲ
ート12を発生させる。ライトゲート12に従い、セクタバ
ッファメモリ13からのデータ14を変調回路15で変調し、
第３図に示したように、同期信号及びデータマークを付
加したセクタ記録信号16として記録ヘッド17へ送られ
る。

次に、第６図にセクタ再生を行なうための回路のブロッ
ク図を示す。CPU6より、目標アドレス７がアドレス検出
回路８に送られる。２値化再生信号９を次々と読み出し
て、再生アドレスが、目標アドレス７と一致すると、ア
ドレス検出信号10が、リードゲート発生回路18へ送出さ
れ、リードゲート19を発生させる。リードゲート19によ
り、復調回路20で、２値化再生信号９よりデータが復調
されて、セクタバッファメモリ13にとり込まれる。

発明が解決しようとする問題点 すでに、従来の技術について説明したように、データの
記録再生は、セクタのアドレスを読み出して、所定のア
ドレスのセクタを見つけ出すことによって行なわれる。

従って、セクタのアドレス検出回路が誤動作した場合、
記録しようとした目標セクタ以外のセクタにデータを記
録してしまったり、再生しようとした目標セクタ以外の
セクタのデータを再生してしまったりする。

特に、書き替えのできない光ディスク装置において、記
録時に、アドレス検出回路の誤動作が生じると、消去書
き替えができないため、誤って記録されてしまったセク
タは、２度と使用できなくなる。さらに、誤って記録さ
れたセクタが、すでに記録済セクタであった場合、その
セクタに記録されていたデータは消滅してしまう。

以上のような理由から、セクタのアドレス検出回路は特
に、信頼性を要求される。

問題点を解決するための手段 本発明は、セクタのアドレス検出回路の故障による誤記
録，誤再生を防ぐため、任意のアドレス信号を発生する
手段を設け、この手段により、アドレス検出回路の動作
の検査を行なうものである。

作用 本発明は、任意のアドレス情報信号を発生する手段を設
け、２値化再生信号のかわりに、このアドレス情報信号
発生手段より任意のアドレスを送出し、アドレス検出回
路が、目標アドレスとアドレス情報信号発生手段より送
出されたアドレスとが一致した時のみ、検出出力を発生
することを発生することを確認して、検査を行なうもの
である。

実 施 例 本発明の実施例のブロック図を第１図に示す。第５図，
第６図の図中と同じ番号のものは、同じ機能のものを示
す。

アドレス検出回路の検査は、以下の手順によって行なわ
れる。

まず、CPU6により、マルチプレクサ21の選択する入力
を、２値化再生信号９からアドレス発生回路22のアドレ
ス信号出力23に切り替える。次に、CPU6によりアドレス
検出信号10を送出する目的地を、ゲート発生回路（リー
ドゲートあるいはライトゲート）からCPU6になるよう
に、デマルチプレクサ24の出力を、ゲート発生側出力25
からCPU側出力26に切り替える。さらに、CPU6からセク
タの目標アドレス７がアドレス検出回路８に送出され
る。

以上のような手順を行なった後、CPU6から、アドレス発
生回路22に、検査用アドレス27を送出すると、アドレス
発生回路22から、マルチプレクサ21を介して、アドレス
検出回路８に、検査用アドレス信号出力23が送出され
る。

検査用アドレス27と目標アドレス７が一致している時
は、アドレス検出回路８が正常であれば、デマルチプレ
クサ24を介して、アドレス検出信号10が、CPU側出力26
に送出されて、CPU6によって検出される。逆に、検査用
アドレス27と目標アドレス７が不一致の時は、アドレス
検出回路８が正常であれば、アドレス検出信号10は送出
されず、CPU6によって検出されない。

アドレス検出回路８が異常であれば、以上の２通りの場
合に対して、異なった結果が生じる。すなわち、検査用
アドレス27と目標アドレス７が一致している時に、アド
レス検出信号10がCPU6に検出されなかったり、検査用ア
ドレス27と目標アドレス７が不一致の時でも、アドレス
検出信号10がCPU6に検出されたりする。

以上のような手段，方法により、アドレス検出回路の検
査を行なうことにより、セクタのアドレス検出の信頼性
を確認することができる。

アドレス発生回路の一例のブロック図を第２図に示す。
28は並列入力、直列出力のシフトレジスタである。29は
並列入力状態と直列出力状態を切り替える切替入力信号
である。切替入力信号29が“L"レベルの時は、クロック
入力30で、アドレスデータ31がシフトレジスタ28に、入
力される。切替入力信号29が“H"レベルの時は、シフト
レジスタ28に入力されたアドレスデータ31が、高次ビッ
トから順々クロック入力30がシフトレジスタに入力され
る毎に、直列出力32から出力される。

また、CPUにシリアルポートが付属している場合、この
シリアルポートを用いて、アドレス信号をアドレス検出
回路８に送出することにより、アドレス検出回路８の検
査を行なうことができる。

発明の効果 本発明により、セクタ記録再生を行なう上で、最も信頼
性を要求されるアドレス検出回路の検査を、簡単に行な
うことができる。

【図面の簡単な説明】

第１図は本発明のアドレス検出回路の検査の一実施例の
ブロック図、第２図は本発明のアドレス発生回路の一実
施例のブロック図、第３図はディスク状記録媒体のセク
タのアドレスと記録信号ブロックを示した図、第４図は
記録信号のセクタフォーマット図、第５図はセクタ記録
回路のブロック図、第６図はセクタ再生回路のブロック
図である。 ６……CPU、８……アドレス検出回路、22……アドレス
発生回路。

フロントページの続き (72)発明者 福島 能久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高木 裕司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報記録媒体から読み出した再生信号に含
   まれるアドレス情報信号を再生する手段と、記録あるい
   は再生あるいは消去しようとする箇所のアドレス値を設
   定する第１のアドレス設定手段と、前記アドレス再生手
   段により再生されたアドレス値と前記第１のアドレス設
   定手段に設定されたアドレス値との一致を検出する手段
   と、アドレス一致検出手段の一致出力に基き記録あるい
   は再生あるいは消去する手段と、任意のアドレスを設定
   する第２のアドレス設定手段と、前記第２のアドレス設
   定手段により設定されたアドレス値に相当するアドレス
   情報信号を発生させる手段と、前記アドレス情報信号の
   再生手段の入力信号を情報記録媒体の再生信号から、前
   記アドレス情報信号の発生手段により発生された信号に
   切り換える信号切換手段とを備え設け、前記アドレス情
   報信号の発生手段の出力を前記アドレス情報信号の再生
   手段に入力し、前記第１のアドレス設定手段に設定する
   アドレス値と、前記第２のアドレス設定手段に設定する
   アドレス値が等しい時に、前記アドレス一致検出手段が
   一致を検出し、かつ前記第１のアドレスス設定手段に設
   定するアドレス値と前記第２のアドレス設定手段に設定
   するアドレス値が異なる時、前記アドレス一致検出手段
   が一致を検出しないことを確認することにより、前記ア
   ドレス検出手段の検査を行ない、記録再生または消去の
   信頼性を高めることを特徴とする情報記録再生装置。