JPH0693232B2 - Cache memory - Google Patents

Cache memory

Info

Publication number
JPH0693232B2
JPH0693232B2 JP62125912A JP12591287A JPH0693232B2 JP H0693232 B2 JPH0693232 B2 JP H0693232B2 JP 62125912 A JP62125912 A JP 62125912A JP 12591287 A JP12591287 A JP 12591287A JP H0693232 B2 JPH0693232 B2 JP H0693232B2
Authority
JP
Japan
Prior art keywords
directory
exclusive
cache memory
control devices
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62125912A
Other languages
Japanese (ja)
Other versions
JPS62282345A (en
Inventor
健二 十川
憲治 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62125912A priority Critical patent/JPH0693232B2/en
Publication of JPS62282345A publication Critical patent/JPS62282345A/en
Publication of JPH0693232B2 publication Critical patent/JPH0693232B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャッシュメモリに係り、特にキャッシュメモ
リの内容書替え時のディレクトリメモリの更新に好適な
ディレクトリメモリの排他制御に関する。
The present invention relates to a cache memory, and more particularly to exclusive control of a directory memory suitable for updating the directory memory when rewriting the contents of the cache memory.

〔従来の技術〕[Conventional technology]

ディレクトリの動作として数十マイクロ秒必要なサーチ
動作と数マイクロ秒で終了するリード/ライト動作があ
る。従来のキャッシュメモリでは、ディレクトリの専有
指示信号が1種しかなく、専有の優先順位は固定されて
おり、優先順位の高い制御装置2台からサーチ動作によ
る専有指示があり、優先順位の低い制御装置から、リー
ド/ライト動作による専有指示を出した場合、リード/
ライト動作終了までに百数十マイクロ秒必要となり、適
正なディレクトリの更新が出来なくなる欠点があった。
The directory operation includes a search operation that requires several tens of microseconds and a read / write operation that ends in several microseconds. In the conventional cache memory, there is only one kind of directory exclusive instruction signal, the exclusive priority is fixed, two exclusive control devices have an exclusive instruction by a search operation, and a low priority control device. From the read / write operation, read / write
One hundred and several tens of microseconds are required to complete the write operation, and there is a drawback that proper directory update cannot be performed.

〔発明の目的〕[Object of the Invention]

本発明の目的は、キャッシュメモリシステムにおいて、
適正なディレクトリの更新を可能とするキャッシュメモ
リシステムを提供することにある。
An object of the present invention is to provide a cache memory system,
It is to provide a cache memory system that enables an appropriate update of a directory.

〔発明の概要〕[Outline of Invention]

複数の制御装置と1つのキャッシュメモリで構成したキ
ャッシュメモリシステムにおいて、ディレクトリ専有指
示の信号を、サーチ動作を行う専有指示信号と、リード
/ライト動作によりディレクトリの更新を行う専有指示
信号の2種に分け、常にサーチ動作を行う専有指示信号
より、リード/ライト動作によりディレクトリの更新を
行う専有指示信号を、ディレクトリ専有の高い優先順位
に位置ずけることにより、サーチ動作によるディレクト
リの専有が2回以上続くことを防止し、最悪でもリード
/ライト作によるディレクトリの更新を数十マイクロ秒
で終了可能とする。
In a cache memory system composed of a plurality of control devices and one cache memory, a directory exclusive instruction signal is divided into two types, an exclusive instruction signal for performing a search operation and an exclusive instruction signal for updating a directory by a read / write operation. Separately, by allocating the exclusive instruction signal for updating the directory by the read / write operation to the higher priority order of directory exclusive use than the exclusive instruction signal for always performing the search operation, the directory exclusive operation by the search operation is performed twice or more. It is possible to prevent the continuation and at the worst, update the directory by read / write operation in a few tens of microseconds.

〔発明の一実施例〕[One Embodiment of the Invention]

以下、本発明の一実施例をディスクキャッシュの場合に
おいて、第1図,第2図により説明する。キャッシュメ
モリ5は4つのディスク制御装置1〜4によりアクセス
可能であり、キャッシュメモリ5には4つのディスク制
御装置1〜4配下のディスク駆動装置の情報が格納され
ている。またキャッシュメモリ5のディレクトリにはキ
ャッシュメモリ5の管理情報を格納しており、4つのデ
ィスク制御装置1〜4で排他制御により専有使用され
る。4つのディスク制御装置1〜4は、ディレクトリを
専有使用するため、それぞれ、ディレクトリを数マイク
ロ秒で終了するリード/ライト動作で使用する短い専有
指示信号7〜10と、ディレクトリを数十マイクロ秒必要
とするサーチ動作で使用する長い専有指示信号11〜14
を、キャッシュメモリ5のディレクトリ専有制御部6に
出力する。また、キャッシュメモリ5のディレクトリ専
有制御部6は、短い専有指示信号7〜10と長い専有指示
信号11〜14の結果を専有信号15〜18により、それぞれの
ディスク制御装置1〜4に報告する。ディレクトリ専有
制御部6は、長い専有指示信号11〜14より、短い専有指
示信号7〜10を専有の優先順位を高くしており、短い専
有指示信号7〜10がないことを見て、長い専有指示信号
11〜14を見に行く、長い専有指示信号11〜14のいずれか
1つによる専有が解除された場合も同様である。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2 in the case of a disk cache. The cache memory 5 is accessible by the four disk control devices 1 to 4, and the cache memory 5 stores information on the disk drive devices under the control of the four disk control devices 1 to 4. The management information of the cache memory 5 is stored in the directory of the cache memory 5 and is exclusively used by the four disk control devices 1 to 4 by exclusive control. Since the four disk control devices 1 to 4 exclusively use the directory, a short exclusive instruction signal 7 to 10 used for the read / write operation that ends the directory in several microseconds and several tens of microseconds are required for the directory, respectively. Long dedicated instruction signal 11 to 14 used in search operation
Is output to the directory exclusive control unit 6 of the cache memory 5. Further, the directory exclusive control unit 6 of the cache memory 5 reports the results of the short exclusive instruction signals 7 to 10 and the long exclusive instruction signals 11 to 14 to the respective disk controllers 1 to 4 by the exclusive signals 15 to 18. The directory exclusive control unit 6 gives priority to the short exclusive instruction signals 7 to 10 over the long exclusive instruction signals 11 to 14, and sees that the short exclusive instruction signals 7 to 10 are not present. Instruction signal
The same applies when the monopolization by any one of the long monopolization instruction signals 11 to 14 that is going to see 11 to 14 is canceled.

ディスク制御装置1が短い専有指示信号7を出力し、デ
ィレクトリ専有制御部6より専有信号15を報告され、デ
ィレクトリをリード/ライト動作で使用中に、ディスク
制御装置2,4に中央処理装置よりREAD命令が来た時当該R
EAD情報がキャッシュメモリ5に格納されているかどう
か判断するために、ディスク制御装置2,4はディレクト
リをサーチ動作で使用する長い専有指示信号12,14を出
力し、専有信号16,18が報告されるのを待つ。またこの
時ディスク制御装置3がディスク駆動装置からキャッシ
ュメモリ5にシーケンシャルロードを実行していた場
合、1トラックロード後、トラックスイッチのギャップ
中にディレクトリの内容を更新しなければならず専有指
示信号が1種だと、先に専有指示信号を出したディスク
制御装置2,4にディレクトリを専有され、ディスク制御
装置3がディレクトリを専有可能となるのは百数十マイ
クロ秒後となり、ディスク制御装置3は次の1トラック
ロードの為にディスク駆動装置へ制御信号を出さなけれ
ばならず、ディレクトリ更新のタイミングを逸してしま
う。このような不具合をなくすため、ディスク制御装置
3は、優先順位の高い短い専有指示信号9を出力し、デ
ィスク制御装置1のディレクトリ専有のあとに、ディレ
クトリを専有する。
The disk controller 1 outputs a short exclusive instruction signal 7, the directory exclusive controller 6 reports the exclusive signal 15, and the central processing unit READs the disk controllers 2, 4 while the directory is being used for read / write operations. R when the order comes
In order to determine whether the EAD information is stored in the cache memory 5, the disk controller 2, 4 outputs a long exclusive instruction signal 12, 14 which is used for the directory search operation, and the exclusive signal 16, 18 is reported. Wait for you. Further, at this time, if the disk control device 3 is executing sequential loading from the disk drive device to the cache memory 5, after loading one track, the contents of the directory must be updated in the gap of the track switch, and the exclusive instruction signal is transmitted. In the case of the first type, the directory is exclusively used by the disk control devices 2 and 4 which issued the exclusive control signal first, and the disk control device 3 becomes able to monopolize the directory after a few tens of microseconds. Must issue a control signal to the disk drive for the next one-track load, which misses the timing of directory update. In order to eliminate such a problem, the disk control device 3 outputs a short exclusive instruction signal 9 having a high priority and occupies the directory after the disk control device 1 occupies the directory.

このように2種のディレクトリ専有指示信号を持つこと
により、適正にディレクトリの更新が可能となり、キャ
ッシュメモリ5に今ロードした、トラックが次のサーチ
動作のサーチ対照トラックとして使用可能となるため、
キャッシュメモリ5のヒット率も高くなる利点がある。
Thus, by having two kinds of directory exclusive use instruction signals, the directory can be updated properly, and the track just loaded in the cache memory 5 can be used as a search reference track for the next search operation.
There is an advantage that the hit rate of the cache memory 5 also increases.

〔発明の効果〕〔The invention's effect〕

本発明によれば、ディレクトリの更新が待時間なく行な
えるため、例えばディスクキャッシュの場合、ディスク
駆動装置からキャッシュメモリへのシーケンシャルロー
ドにおいても、1トラックロード後のトラックスイッチ
のギャップ中に順次ディレクトリの更新が可能となり、
ディスク駆動装置の制御が容易になる。また、今キャッ
シュメモリにロードしたトラックが次のサーチ動作のサ
ーチ対照トラックとなるため、ヒット率も高くなる。
According to the present invention, since the directory can be updated without waiting time, for example, in the case of a disk cache, even in sequential loading from the disk drive to the cache memory, the directories are sequentially loaded in the gap of the track switch after loading one track. Can be updated,
The control of the disk drive becomes easy. Further, since the track loaded in the cache memory now becomes the search reference track for the next search operation, the hit rate becomes high.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のキャッシュメモリシステム
の当該ディレクトリ専有制御部の機能ブロック図、第2
図は同じくディレクトリ専有制御部の専有指示信号と専
有信号のタイムチャート図である。 1〜4……ディスク制御装置、 5……キャッシュメモリ、 6……ディレクトリ専有制御部、 7〜10……短い専有指示信号、 11〜14……長い専有指示信号、 15〜18……専有信号。
FIG. 1 is a functional block diagram of the directory exclusive control unit of a cache memory system according to an embodiment of the present invention.
Similarly, the figure is a time chart of the exclusive instruction signal and the exclusive signal of the directory exclusive control unit. 1-4 ... Disk control device, 5 ... Cache memory, 6 ... Directory exclusive control unit, 7-10 ... Short exclusive instruction signal, 11-14 ... Long exclusive instruction signal, 15-18 ... Exclusive signal .

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の制御装置からアクセスされるキャッ
シュメモリと、キャッシュメモリの管理情報を格納し、
前記複数の制御装置から排他的に使用されるディレクト
リにより構成されるキャッシュメモリシステムにおい
て、前記複数の制御装置はディレクトリを専有する時間
の長短に応じた2種の専有指示信号を出力し、さらに前
記ディレクトリは前記複数の制御装置からの各々2種の
専有指示信号を検出し、どちらの専有指示信号が出力さ
れているかにより、専有する制御装置の優先順位を決定
しディレクトリの専有を許可し、またディレクトリを専
有したか否かの結果を前記複数の制御装置に報告するこ
とを特徴とするキャッシュメモリ。
1. A cache memory accessed from a plurality of control devices, and management information of the cache memory are stored,
In the cache memory system configured by a directory exclusively used by the plurality of control devices, the plurality of control devices output two types of exclusive instruction signals according to the length of time for monopolizing the directory, and further, The directory detects two types of exclusive instruction signals from each of the plurality of control devices, determines the priority order of the exclusive control device according to which of the exclusive instruction signals is output, and permits the exclusive use of the directory. A cache memory for reporting the result of whether or not a directory is occupied to the plurality of control devices.
JP62125912A 1987-05-25 1987-05-25 Cache memory Expired - Lifetime JPH0693232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62125912A JPH0693232B2 (en) 1987-05-25 1987-05-25 Cache memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62125912A JPH0693232B2 (en) 1987-05-25 1987-05-25 Cache memory

Publications (2)

Publication Number Publication Date
JPS62282345A JPS62282345A (en) 1987-12-08
JPH0693232B2 true JPH0693232B2 (en) 1994-11-16

Family

ID=14921993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125912A Expired - Lifetime JPH0693232B2 (en) 1987-05-25 1987-05-25 Cache memory

Country Status (1)

Country Link
JP (1) JPH0693232B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339397A (en) * 1990-10-12 1994-08-16 International Business Machines Corporation Hardware primary directory lock

Also Published As

Publication number Publication date
JPS62282345A (en) 1987-12-08

Similar Documents

Publication Publication Date Title
US4080651A (en) Memory control processor
US4126893A (en) Interrupt request controller for data processing system
US5293618A (en) Method for controlling access to a shared file and apparatus therefor
JPH0693232B2 (en) Cache memory
JPH0447350A (en) Main storage read/response control
JPS6240736B2 (en)
JPH05204550A (en) Magnetic disk control circuit
JPH06290000A (en) Disk controller
JPS6074057A (en) Control system for disk cache
JPS6069759A (en) Control system for disk cache memory
JPH0459650B2 (en)
JPS5846763B2 (en) Jikiday squat couch
JPH05334012A (en) Large capacity disk controller
JPS63286959A (en) Memory access system
JPH07319720A (en) System switching method for processor
JPS63155338A (en) Control system for record of program executing history
JPS5985556A (en) File control system
JPH08106363A (en) Multi-disk device
JPS63127352A (en) Common bus transfer control system
JPH0512120A (en) Data cache control system
JPH01177151A (en) Information processing system
JPH04271472A (en) System for processing data base
JPH02213962A (en) Cache memory control system for disk cache
JPH0782443B2 (en) Task management method for operating system
JPH04242843A (en) Subfile management system