JPH0691740B2 - 自動始動型チヨツプ式電源の制御回路 - Google Patents

自動始動型チヨツプ式電源の制御回路

Info

Publication number
JPH0691740B2
JPH0691740B2 JP61025634A JP2563486A JPH0691740B2 JP H0691740 B2 JPH0691740 B2 JP H0691740B2 JP 61025634 A JP61025634 A JP 61025634A JP 2563486 A JP2563486 A JP 2563486A JP H0691740 B2 JPH0691740 B2 JP H0691740B2
Authority
JP
Japan
Prior art keywords
power supply
signal
threshold
threshold value
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61025634A
Other languages
English (en)
Other versions
JPS61189170A (ja
Inventor
ド サルトル ジヤン
Original Assignee
エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム filed Critical エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム
Publication of JPS61189170A publication Critical patent/JPS61189170A/ja
Publication of JPH0691740B2 publication Critical patent/JPH0691740B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、チョップ式電源と呼ばれる安定化電源の制
御回路に関するものである。
従来の技術 チョップ式電源は、以下のような動作を行なう。AC主電
源から電力が整流器ブリッジに供給され、そのブリッジ
からの電流が変圧器の１次巻線に供給される。変圧器の
電流は１次巻線と直列に接続されているスイッチ（例え
ばパワートランジスタ）によりチョップされる。
スイッチングトランジスタの制御回路は、そのトランジ
スタをオンする方形波を発生する。その方形波が持続し
ている間は電流が流れる。これに対しそれ以外のときは
電流は流れない。
変圧器の２次巻線の１つ（またはいくつか）には、交流
電圧が現われる。この交流電圧は整流され、濾波されて
直流電圧となる。これがチョップ式電源の直流出力電圧
である。
この直流電圧の値を安定化するために、上記スイッチの
周期的な導通期間比、すなわち、チョッピング周期にお
ける導通持続時間と非導通持続時間との非が調整され
る。
発明が解決しようとする問題点 本件出願人が提案した第１図に示すチョップ式電源にお
いては、２個の集積回路が用いられている。一方の集積
回路CI1は、パワートランジスタTPのベースを制御し
て、そのベースに周期的にオン制御信号及びオフ制御信
号を供給する。このベース制御用集積回路CI1は、後述
することから十分に分かるように、変圧器TAの１次巻線
EP側に設けられている。もう一方の集積回路すなわち制
御回路CI2は、２次巻線ES1の側に設けられている。この
集積回路は、電源の出力電圧VSを検知して、制御信号を
発生し、小変圧器TXを通して第１の集積回路に送る働き
をする。第１の集積回路CI1は、その制御信号に基づい
て、スイッチ用トランジスタTPの周期的導通比を変更し
て、電源の出力電圧VSを制御する。
ここで、第１図の回路を更に詳細に検討する。
チョップ式電源を設計するにあたって様々な問題があ
る。その中で本発明の発明者に特に関心がある問題は、
電源の始動の問題と、電源回路の様々な点で過大電圧や
過剰電流が生じたときの安全性の問題である。
第１の問題は、電源の始動である。スイッチがオンした
とき、制御回路CI2は、電源が正常出力電圧に達するま
で、ベース制御回路CI1に最大導通比の方形波を発生さ
せる。これは、最初放電した状態にあるフィルタコンデ
ンサが接続されている２次巻線側に過大な電流を流すこ
とになるので、非常に有害である。そのため、始動段階
での過剰電流によりパワートランジスタを破壊する危険
がある。
電源を投入したときの始動段階におけるオン制御方形波
の持続期間を制限する漸進始動回路が米国特許第395971
4号明細書で既に提案されている。この米国特許明細書
は、電源の投入のときからのコンデンサの充電によっ
て、初め短い方形波を発生させ、その方形波の持続時間
を、制御回路が通常与える持続時間に達するまで徐々に
増大させる回路を開示している。この短い方形波は、優
先性を有しているが、始動期間の間方形波は徐々に長く
なるので、或る時間のあとにはその優先性を放棄しなけ
ればならない。この時間は、コンデンサの充電時定数で
決定される。
第２の問題は、回路内で発生するかも知れない突発的な
過剰電流または過大電圧の危険である。この過剰電流ま
たは過大電圧は、非常に有害であり、その過剰電流また
は過大電圧を除くために何等かの対策を講じなければ、
パワートランジスタは破壊する。特に安定化電源の出力
の短絡は、パワートランジスタを即座に破壊する。もし
その短絡が電源の投入時に発生したならば、短い持続時
間から持続時間が徐々に増大する方形波を発生する従来
の漸進始動装置は、その短絡から生じる過剰電流を十分
に防止することはできない。
最後に、第１図に示すような回路にとって特に重要な問
題は、制御回路CI2により発生されベース制御回路CI1が
受ける制御信号が存在しない危険である。なお、その制
御信号は、パワートランジスタをオンする方形波の幅だ
けでなく、その方形波の周期性も決定する。換言するな
らば、制御信号は、変圧器の二次側に発生する信号に同
期してチョッピング周波数を確定するために使用され
る。従って、そのような制御信号がないことは、検討し
なければならない擾乱の原因となる。
更に、二次回路が一次回路から電気的に分離されている
第１図に示す回路構成で、後述するように、ベース制御
回路が電源の投入のあと迅速に動作するのに対して、制
御回路CI2は、チョップ式電源が動作状態にあるときの
み動作することができる。その結果、始動の際、ベース
制御回路CI1は、制御信号を受けることができない。こ
の問題も検討されねばならない。
そこで本発明は、電源の動作の偶発的擾乱（初期始動も
過渡的な擾乱動作状態を考えることができる）に対する
安全性に係る上記した様々な問題を可能な限り解決する
ことを目的とするものである。
問題点を解決するための手段 すなわち、本発明によるならば、改良されたチョップ式
電源制御回路が提供される。そのチョップ式電源制御回
路は、電源投入時には漸進始動型電源として動作させ、
一方、制御信号がないというような動作欠陥状態のとき
には安全モードに移行するように動作する。この安全モ
ードは、低周波数の周期的な連続サイクルからなってい
る。そして、そのサイクルは、サイクルの周期に比較し
て短く且つチョップ式電源のスイッチング周期に比較し
て長い第１の部分の間において漸進始動を行なう。その
第１の部分の後に、サイクルの終了まで休止期間が続
く。この周期サイクルは、電源の正常動作が確立するま
でまたは正常動作に回復するまで、続く。電源が正常状
態で動作していないとき（始動時または異常動作時）に
上記したサイクルは、超低周波発振器が規定する。そし
て、この発振器は、正常動作が実現されたとき不能化さ
れる。一方、高周波発振器が、制御信号がないときその
代わりのチョッピング信号を発生する。この信号は、各
サイクルの第１の部分の間のみ送られ、第２の部分の間
は禁止される。
本発明の非常に重要な特徴によれば、漸進始動は、固定
時定数のコンデンサの充電により方形波の持続期間を制
限することによってではなく、パワートランジスタの電
流を、始動状態の間徐々に増大してゆく最大値に制限す
ることによって、行われる。そして、上記した電流の値
の超過は、パワートランジスタの導通状態を遮断する。
従って、短絡に似た状態のときでも、トランジスタの電
流値は制限される。これは、従来の漸進型始動ではなか
ったものである。
更に詳述するならば、制御信号を受けて電源の主スイッ
チをオンする方形波を発生し、該方形波は、受けた制御
信号の関数として幅が変化する、チョップ式電源の制御
回路が提供される。この制御回路は、 前記制御信号の存在を検出する手段と、 該検出手段に制御されて、前記制御信号が存在しないと
きには一連の超低周波数の周期的サイクルを発生し、前
記制御信号が存在するときには前記検出手段により禁止
される超低周波は発振器と、 前記制御信号が存在しないときに、前記オン制御方形波
を発生するためにチョッピング信号を発生する高周波発
振器と、 前記各超低周波数周期的サイクルの内の、該サイクル自
体の周期と比較して短く且つ前記高周波発振器の発振周
波数の周期に比較して長い第１の部分の間のみ、前記チ
ョッピング信号を前記主スイッチに通過させ、前記各超
低周波数周期的サイクルの残りの部分の間はその通過を
阻止する禁止手段と を具備している。
好ましくは、前記高周波発振器は、前記制御信号周期よ
り僅かに大きい自走発振周期を有しており、前記制御信
号が受けられるときその制御信号と同期する。
また、前記制御信号は、正のパルスとそれに続く負のパ
ルスとからなっており、その一方は、前記高周波発振器
を同期するために使用され、前記正のパルスは、前記禁
止手段を介してフリップフロップのセット入力に供給さ
れて、前記主スイッチの導通をトリガし、前記負のパル
スは、前記フリップフロップのリセット入力に供給され
て、該主スイッチの導通を遮断する。
更に、始動サイクルの間、徐々に増大する値に電流を制
限するために、前記主スイッチの電流を測定した信号を
受けて、しきい値を越えたとき前記主スイッチの導通状
態を遮断する信号を発生するしきい値コンパレータ（9
2）と、該コンパレータのしきい値を変化する手段（9
0）とが更に設けられる。このしきい値可変手段は、正
常動作状態のとき前記しきい値を第１の値に固定し、前
記各周期的しきい値変動サイクルの開始時には、前記主
スイッチのより低い電流に対応する第２のしきい値に第
１のしきい値からしきい値を急激に変化させ、該周期的
しきい値変動サイクルの第１の部分においてしきい値を
前記第２のしきい値から前記第１のしきい値へ徐々に戻
す。
実施例 第１図は、本発明を実施したチョッパ式電源の構成の一
例であり、本発明の有効性をよく示している。参照番号
10は一般の配電線である。配電は110または220ボルト、
50または60ヘルツで行なわれる。この配電線はフィルタ
12を通して整流器ブリッジ14の入力に接続している。こ
の整流器ブリッジの出力は、下向きの黒い三角形で表わ
す１次接地に一端が接続する一方、変圧器TAの１次巻線
EPの一端に他端が接続する。
フィルタ用コンデンサ16は整流器ブリッジ14の出力に並
列に設けられている。１次巻線の他端はスイッチングト
ランジスタTPのコレクタに接続されている。このトラン
ジスタのエミッタは、電流測定用の小抵抗18を通して１
次接地に接続されている。
変圧器には２次巻線がいくつか設けあるが、配電線とは
電気的に絶縁され、一次接地とは電気的に絶縁された二
次接地等に接続されていることが望ましい。
本実施例では各２次巻線は一端が２次接地に接続されて
いる。他端は、それぞれ整流用のダイオードを通して低
域フィルタ用コンデンサに接続している。
以下の説明では２次巻線ES1のみに注目する。この２次
巻線はダイオード20を通してコンデンサ22に接続してい
る。チョッパ式電源の直流出力電圧はコンデンサ22の端
子の電圧VSである。しかし、それ以外の直流出力電圧は
２次巻線に接続している他のフィルタ用コンデンサの端
子から得られる。これら出力電圧が、使用する回路（図
にはない）に対する電源からの安定化電圧である。例え
ば、２次巻線ES2からは先ほど述べた制御用集積回路CI2
に安定化された数ボルトの電圧が供給される。従って、
チョッパ式電源が働かない限りは、この回路には電圧が
供給されず、その結果信号を発生することもない。
パワートランジスタTPのベースを制御する集積回路CI1
に対しても同様であることがすぐわかる。この回路には
２次巻線ES3からダイオード24とコンデンサ26とを通っ
て安定化電圧が供給される。（この巻線は２次巻線であ
りながら２接地ではなく１次接地に接続されている。こ
れは、集積回路CI1が１次接地と電気的にカップルして
いる必要があるという単純な理由によるということをつ
いでに指摘しておく。） しかし、チョッパ式電源が働くのを保障する必要がある
ため、集積回路CI1の電源端子28は、高抵抗30とダイオ
ード32を通して配電線にも直接接続させてある。集積回
路CI1は１次接地に接続しているからこうすることが可
能である。これに対し集積回路CI2は配電線と電気的に
絶縁している必要があるためこのようにはできない。チ
ョッパ式電源が正常に働き始めるとすぐに、２次巻線ES
3から出てダイオード24を通った安定化電圧は、配電線
から出てダイオード32を通った電圧に勝るようになる。
その結果、ダイオード32はオフとなる。配電線からの直
接給電圧は初期始動直後だけ行なわれる。
次に、集積回路CI1とCI2の役割を詳しく説明する。
制御用集積回路CI2は、コンデンサ22の端子、即ち安定
化電圧の出力に設けられた分圧器34から、安定化すべき
電圧の値VSに関する情報を受け取る。
この情報は、前もって決めた基準値と比較された後、パ
ルス幅変調器に入力される。この変調器は、出力電圧の
値VSに依存してパルス幅が変化する周期的方形波を発生
する。VSが小さい程方形波のパルス幅が大きくなるとい
う関係がある。
その方形波はチョッパ式電源のチョッピング周波数と同
じ周波数である。そして、このチョッピング周波数は、
回路の２次側で発生される。具体的には、このチョッピ
ング周波数は、集積回路CI2の内部で発生することもあ
るし、図には示さなかった外部の回路の中で発生するこ
ともある。これは、選択したチョッピング周波数の鋸歯
状電圧信号である。そして、この鋸歯波電圧は、パルス
幅変調のために周知の方法で使用される。
チョッピング周波数と同じ周波数をもつ、可変パルス幅
の方形波は、小変圧器TXの１次巻線36に供給される。こ
の１次巻線とは電気的に絶縁されている２次巻線38から
は、方形波の立上がりや立下りで正パルスや負パルスを
発生する。
制御用集積回路CI2により位置と周波数が決められるこ
れらパルスが、制御用集積回路CI1の入力端子40に供給
される制御信号である。
変圧器TXはフェライト棒にコイルを何回か巻きつけたも
のである。１次側のコイルと２次側のコイルは互いに充
分離して、チョッパ式電源の１次回路と２次回路の間の
絶縁基準が満たされるようにしてある。
制御用集積回路CI1には入力端子がいろいろある。それ
のうち、電源端子28と信号制御端子40は既に説明した。
電流測定端子44は電流測定用小抵抗18に接続している。
この端子は、変圧器の励磁状態をモニタする禁止端子で
ある。結局のところ、集積回路の一部をなすのだが、技
術的理由（かさばる）とか実用上の理由（使用者が制御
する可能性）とかで外部に設けた他部品（抵抗、コンデ
ンサ）との接続を行なうために入力端子が設けてある。
集積回路CI1は、出力端子46を備えている。この端子は
パワートランジスタTPのベースに直結させられている。
この端子からは、トランジスタTPのオンオフを行なわせ
る方形波が発生する。
第２図は集積回路CI1の全体構成図である。ただし、本
発明に関係のある部品のみに限って表示してある。
この回路の出力端子46は、プッシュプル増幅段の出力で
ある。この段全体を参照番号48で表わす。この段は２個
の増幅器を備えていることが望ましい。一方はオン信号
を受け取り、他方はオフ信号を受け取る。オフ信号は、
反転したオン信号を数マイクロ秒遅延してつくられる。
このような増幅器は現在ではよく知られている。
オン信号は、フリップフロップ50から送られてくる。こ
のフリップフロップは、セト入力端子52とリセット入力
端子54をもつ。セット入力端子は、パワートランジスタ
をオン状態にさせるのに用いる。リセット端子はオン状
態を停止させるのに用いる。
セット入力端子52にはANDゲート58からのパルスが入力
される。その結果、同時にいくつかの条件が満たされる
時にのみオン状態となる。これに対し、条件が満足され
ないとオン状態を禁止する。
リセット入力端子54には、ORゲート60からのパルスが入
力される。その結果、停止信号がこのゲートの入力端子
の１つに入力されるとすぐにオフ状態（もちろんオン状
態となったあとで）となる。
第２図では、ANDゲート58は３入力端子をもつ。入力端
子の１つには高周波発振器64の出力62からの周期パルス
が入力される。他の入力端子は、このパルスの通過を抑
制する働きをもつ。
発振器は電源のチョッピング周期（例えば20キロヘル
ツ）を決定するのに用いる。発振器は、正常動作状態に
おいては制御信号により同期されるのに対し、始動時に
は集積回路CI1の外にあって、接続端子66、68を通じて
この集積回路に接続している抵抗値R0を抵抗と容量値C0
をもつコンデンサにより決まるある自走発振周波数f0で
自己発振を行なう。自走発振周波数f0は原則として通常
のチョッピング周波数よりもわずかに小さい値をもつ。
発振器64は弛張発振器で、端子40に正パルスが現われる
と電圧値がゼロに戻るような鋸歯状電圧を出力端子70に
発生する。そのようなわけで、端子40からの制御信号を
受けて、正パルスと負パルスに分けて整形を行なう分離
整形回路74の出力72に発振器64が接続されている。従っ
て、分離整形回路74には出力が２つある。出力72は正パ
ルス用で、出力76は負パルス用である。（正パルス、負
パルスという言い方は、たとえ分離整形回路が出力72と
76から同じ符号のパルスを発生するにしても、オンパル
スとオフパルスを区別するのにも使用する。） 発振器64には出力が２つある。出力70は鋸歯状波を発生
し、出力62は鋸歯状波がゼロとなるときに短いパルスを
発生する。
パルス幅変調器78には、発振器の出力70が接続される一
方、この回路の接続端子80に接続された外部抵抗R1によ
り調整可能な基準電圧が供給される。変調器78は、発振
器の信号と同期した方形波を発生する。この方形波は、
最大導通時間Tmaxを決める。この時間を越えると、安全
のためパワートランジスタがオフ状態となる必要があ
る。変調器78からの方形波はORゲート60の入力端子の１
つに供給される。時間Tmaxは外部抵抗R1で調節すること
ができる。
すぐ上で説明した素子類が、集積回路CI1が正常動作状
態において機能する際の重要な働きをする。以下に説明
する素子は、正常動作状態にない場合、即ち電源の始動
時の制御を行なうために設けられている。
超低周波発振器82は、接続端子86を通して外部容量C2に
接続している。この外部容量を用いて非常に低い周波数
の制御を行なうことができる。周波数は１ヘルツでもよ
い。
発振器82は弛張発振器で、鋸歯状波を発生する。この鋸
歯状波は、一方では、しきい値コンパレータ88に供給さ
れる。このコンパレータからは、この発振器から発生し
た超低周波数の鋸歯状波の同期した方形波を発生する。
しかし、この方形波は鋸歯状波と比べて持続時間が短
い。この持続時間はコンパレータ88のしきい値により決
まる。持続時間は例えば周期の10％である。しかし、高
周波発振器64から多数のパルスからなる一連のパルスが
超低周波数の周期の10％の間に出力されて利用されうる
ように、自走発振周波数の周期と比べて持続時間が長く
なっていなければならない。この一連のパルスは始動サ
イクルの第１部分の間の始動動作を決める。この一連の
パルスのあとには、１周期の残りの90％の時間続く休止
期間が続く。
発振器82は始動にのみ用いられる。制御信号が端子40に
現われ、チョッパ式電源が稼動していることを表示して
いるときには、発振器は動作禁止される。そのようなわ
けで、この発振器の禁止制御入力に分離整形回路74の出
力72がフリップフロップ89を通して接続している。この
フリップフロップは出力72に現われるパルスにもとづき
状態を変える。出力72にパルスがもはや出力されなくな
ると発振器64からの出力62により初期状態にリセットさ
れる。
超低周波発振器からの鋸歯状波は、可変しきい値発生回
路90にも送られる。この回路は、正常動作状態では第１
の値VS1をもち、始動時には第１の値VS1と第２の値の間
で周期的に変動するしきい値をもつしきい値信号（電源
または電圧）を発生する。後にこのしきい値の変動の様
子を詳しく述べる。今言っておくことができるのは、変
動が超低周波数の鋸歯状波により制御されるということ
である。
回路90から発生したしきい値信号は、コンパレータ92の
入力に供給される。このコンパレータ92のもう一方の端
子はパワースイッチを通過する電流の大きさを表わす信
号を受けるために、既に説明をした端子44に接続してい
る。コンパレータ92の出力はORゲート60の一入力端子に
供給される。従って、このゲートはパワートランジスタ
TPをオン状態のあとでオフ状態にする働きをもつ。従っ
て、回路90により決められた（固定または可変）しきい
値を越えるとすぐにトランジスタTPはオフ状態となる。
別のしきい値コンパレータ94の入力端子の１つも電流測
定用端子44に接続しており、このコンパレータ94のもう
１つの入力端子には第３のしきい値VS3を表わす信号が
供給される。第３のしきい値VS3は、回路90により決め
られる第１のしきい電圧VS1よりもスイッチ内の大きな
電流に対応する。コンパレータ94の出力は記憶用フリッ
プフロップ96を通してANDゲート58の１つの入力に接続
されており、パワースイッチ内の電流が第３のしきい値
VS3を越える場合に、トランジスタTPがコンパレータ92
によってオフされず、再びオンされたあと禁止されるよ
うにしている。この禁止は、フリップフロップ96が正常
動作状態に対応する初期状態に再び戻るまで続く。
理論上は、集積回路CI1に電力が普通に供給されなくな
り、再び電力が供給されるときに限りこのリセットが行
なわれる。例えば、フリップフロップ96のリセットはヒ
ステリシスのあるしきい値のコンパレータ98により行な
う。このコンパレータは、（端子28を通して）この回路
に供給される電圧Vccの部分電圧と基準電圧の比較を行
ない、この基準値より小さい第２の基準値よりもVccが
小さくなった後最初に第１の基準値をVccが越えるとき
にフリップフロップをリセットする（ヒステリシス）。
（端子40に制御信号があるかどうか、つまり電源が正常
に働いているかどうかの検出を行なう）フリップフロッ
プ89の出力はORゲート100の入力の１つに接続される。
このORゲートのもう１つの入力には、電源の動作が正常
状態になるとすぐにトランジスタTPのオン状態に再び戻
るのを禁止する（超低周波数サイクルの90％の時間の間
の禁止する）ためにコンパレータ88の出力に接続されて
いる。
次に、ベース制御回路のチョップ式電源と集積回路CI1
の内部の電圧波形を参照しながら上記した電源の動作の
説明を行なう。
ａ）スイッチをオンした際の始動 最初の状態では集積回路には電力は全く供給されていな
い。
電源供給端子28の電圧はゼロからVaaまで上昇する。Vaa
の値は、チョッパ式電源が端子28にVccからそのままの
値の電圧を供給しない限りは、Vcoの定格通りの値では
なく、ダイオード32と抵抗30（第１図参照）から供給さ
れるより小さな値をもつ。Vaaは集積回路CI1の全素子が
ほぼ正常に動作するに充分な電圧である。Vaaはまた、
フリップフロップ96を再び初期設定するに充分な電圧で
ある。初期設定し直されるとそれ以後は、フリップフロ
ップは、パワートランジスタTPがオンになるのをもはや
制御しない。
一方、入力40には制御信号はない。その結果、高周波発
振器は自走発振周波数で発振し、超低周波発振器も同様
に発振する。（この超低周波発振器は、フリップフロッ
プ89により制御されることはない。何故なら、このフリ
ップフロップは分離整形回路74の出力72の制御信号を受
け取らないからである）。
超低周波発振器82とコンパレータ88で、超低周波数で繰
返される始動動作の周期的サイクルが決まる。
各サイクルは、コンパレータ88の出力における持続時間
の短い方形波により決まる第１の部分と超低周波の周期
の終わりの部分からなる第２の部分とからなっている。
第１の部分は始動を実際に行なわせる。第２の部分は、
実際に始動しなかった場合の休止の部分である。休止時
間は、パワーの消費を少なくするよう実効動作の持続時
間よりもはるかに長くしてある。
サイクルの第１の部分の間は、高周波発振器64からのオ
ン信号はANDゲート58を通過可能となる。その後は禁止
される。高周波発振器64の出力62から出る各パルスはト
ランジスタTPをオン状態とする。そして、その一連のト
リガパルスは超低周波数の周期の約10％の時間に出力さ
れる。
始動の間はトランジスタ内の電流は増加する傾向にあ
る。発振器64から各オン制御パルスが供給された後、電
流が回路90の可変しきい値により決まるしきい値をこえ
るとすぐにコンパレータ92がオン状態を遮断する。もし
このコンパレータ92がオン状態を引き起こさないなら
ば、持続時間Tmaxの終わりに変調器78がそれをすること
になる。
しきい値発生回路は、正常動作状態で、（即ち、超低周
波発振器82がフリップフロップ89により不能化されると
き）第１の固定しきい値VS1をコンパレータ92に供給
し、更に、超低周波発振器からの鋸歯状波の関数として
可変しきい値を次のような方法で供給する。
−始動サイクルの始めの瞬間（鋸歯状波の開始またはす
ぐ前の鋸歯状波のゼロへの戻り）には、しきい値は第１
値VS1から、第１の値に対応する電流よりも小さな電流
に対応する第２のVS2へと突然変化する。
続いて、このしきい値は（超低周波数の鋸歯状波に駆動
されるおかげで）第２の値から第１の値へと徐々に上昇
していく。上昇持続時間は、始動方形波の持続時間（即
ち、超低周波周期の約10％の時間）と一致していること
が望ましい。
この後は、しきい値は、その周期の終わりまで第１の値
VS1にとどまる。しかし、このときにこの回路が始動し
なかった場合には、コンパレータ88はORゲート100を通
してANDゲート58を閉じさせ、その後の超低周波周期の
残りの期間の間（90％）パワートランジスタがオンとな
ることを禁止する。この場合、始動サイクルの第２の部
分に移行する。第２の部分というのは休止であって、そ
の間は発振器64からのパルスはANDゲート58を通過する
ことはない。
このようなわけで、始動サイクルは２レベルで作用す
る。第１は、一連のオン制御パルスが出力され（10％の
時間）、次のサイクルが始まるまでは停止する（90％の
時間）。第２は、この一連のパルスの間電流の制限しき
い値が、比較的低い第２の値から、より高い正常値へと
徐々に変化する。
従って、始動時の一連のパルス期間にトランジスタTP内
の電流のピークの振幅を観測するならば、振幅が第２の
値から第１の値へとほぼ直線的に増加するのを見ること
ができる。このため、単純にTmaxを小さな値から規格の
値に増加させるような場合に比べてずっと有効な作用に
より徐々に始動させる方法が得られる。
始動がうまくいかない場合には、次のサイクルの第１の
部分で新たに一連のオン制御パルスが供給される。（サ
イクルはほぼ１秒に１回繰返し、一連のパルスは100ミ
リ秒持続するということを指摘しておく。） 始動がうまくいった場合には、制御信号が端子40に現わ
れる。この信号は分離整形回路74で整形される。この信
号は、鋸歯状波がゼロに戻るのを妨げるフリップフロッ
プ89を通して超低周波発振器82を停止させる。さらに、
フリップフロップ89はORゲート100を通して、コンパレ
ータ88により与えられる禁止効果を無効にする信号を発
生する。最終的には、始動がうまくいくとすぐに、制御
信号は高周波発振器64を同期させる。
第３図は始動期間の高周波信号を表わす図である。
−ラインａは、発振器64（周波数f0、周期T0の出力70の
鋸歯状波である。
−ラインｂは、トランジスタTPをオン状態にさせるパル
スである。このパルスは鋸歯状波がゼロに戻るのと同期
している（発振器64の出力62）。
−ラインｃは、トランジスタの周期的導通接続時間の最
大値を決める変調器78の出力の方形波である。
−ラインｄは、スイッチ内の電流が回路90により決まる
（始動時に徐々に増加する）しきい値を越えたときにコ
ンパレータ12から発生するパルスである。
ラインｂのパルスによりトリガされたトランジスタTPの
導通状態は、電流のしきい値を越えない場合にはライン
ｃの方形波により、そうでない場合にはコンパレータ92
の出力により停止される。
第４図は、始動サイクルの間の超低周波の信号を表わ
す。ラインの時間軸のスケールは第３図の場合と同じで
はない。その理由としては、高周波発振器64の周波数は
例えば20キロヘルツであるのに対し、低周波発振器82の
周波数は例えば１ヘルツであることを指摘すれば充分で
あろう。高周波パルスは実際には数が多すぎて全部は描
ききれないので、第４図には簡単化して単に記号的に表
してある。
−ラインｅは、超低周波発振器（周波数f2、T2）の鋸歯
状波出力である。
−ラインｆは、コンパレータ88の出力で、超低周波数で
の始動の各サイクルの第１の段階（トランジスタTPをオ
ンすることによる始動）と第２の段階（オン状態を禁止
することによる休止）を表わす。
−ラインｇは、自走発振している高周波発振器から発生
するパルスである。
−ラインｈは、ANDゲート58の出力の一連のオン制御パ
ルスである。
−ラインｉは、始動サイクルの間に回路90により与えら
れるしきい値の周期的変化を表わす。鋸歯状波が始まる
点で、理論上の固定値VS1は突然VS2に落ちる。続いて、
始動用の一連のパルスの間に、鋸歯状波が直線的に増加
するのに伴いVS2からVS1へと徐々に回復する。
ｂ）正常動作状態が確立している際の電源の動作 この場合、超低周波発振器はもはや機能しない。
高周波発振器は制御信号により同期される。
制御信号の正パルスと同期してゼロに戻る高周波鋸歯状
波は、トランジスタTPをオン状態にする。（正常動作状
態ではANDゲート58により禁止されることはない。）負
パルスは、ORゲート64を通じてトランジスタTPをオフす
る。ただし、既にオフされている場合は別である。その
ようなオフは、 −コンパレータ92により、電流のしきい値が第１の値を
越えるのが検出されることによるか、あるいは、 −正パルスとすぐ後に続く負パルスの間隔が決められた
最大持続時間Tmaxよりも大きい場合は、変調器78により
行なわれる。
第５図は、正常動作状態での高周波信号を表わす。
−ラインｊは、回路の入力40に入力させる正負が交互に
現われるパルスである。（これらパルスは、パワートラ
ンジスタTPがオン時とオフされるときを決める制御信号
である。） −ラインｋは、分離整形回路74の出力72に現われる整形
されたパルスである。このパルスは制御信号の正パルス
にのみ対応する。
−ラインｌは、発振器64の出力70に鋸歯状波である。こ
の鋸歯状波は、ゼロに戻るのがラインｋのパルスと同期
するように、制御信号と同期させてある。
−ラインｍは、発振器64の出力62のパルスである。この
パルスは、ラインｌの鋸歯状波がゼロに戻るときに発生
する。
−ラインｎは、変調器78の出力の方形波であって、この
方形波がパワートランジスタの導通状態の持続時間の最
大値を決める。
−ラインｏは、分離整形回路74の出力76から発生するパ
ルスである。このパルスは、制御信号の負パルスに対応
している。
−ラインｐは、パワートランジスタ内の電流がVS1に対
応するしきい値を越えた場合のコンパレータ92の出力の
パルスを参考として揚げたものである。
パワートランジスタTPは、ラインｋのパルスによりオン
された後、すぐ後に続くラインｏのパルスにより普通は
オフされる。特別な場合、即ち、ラインｏのパルスが現
れる前にしきい値 VS1が越えられてしまっている場合
には、ラインｐのパルスにより、また、しきい値VS1が
越えられていなくて、ラインｎの方形波が始まった後に
ラインｏのパルスが現われる場合には、ラインｎのパル
スによりオフされる。
第６図は、始動状態から正常動作状態への移り変わると
きの超低周波数信号を表わす。（第４図と同じスケー
ル） −ラインｑは、入力40の制御信号である。この信号は最
初は存在せず、ある時点で出現する。
−ラインｒは、フリップフロップ89の出力で、制御信号
の有無を表わす。
−ラインｓは、超低周波鋸歯状波である。フリップフロ
ップ89がハイレベル（制御信号の存在を示す）ならば、
この鋸歯状波はハイレベルに上がって再び下がることは
ない。
−ラインｔは、ORゲート100の出力である。この出力
は、コンパレータ88から出力されて、始動用の一連のパ
ルスを発生させる短い持続時間の方形波（第４図参照）
を初めに表わし、そのあと続くコンパレータ88によるAN
Dゲート58の禁止を阻止するハイレベルとなる。
ｃ）誤動作時における安全モード この安全モードは、スイッチをオンにするときと同様の
始動サイクルを確立することである。
制御信号が入力40から消えたときに超低周波発振器82を
再び動作させることによりこのサイクルを開始させる。
フリップフロップ89は、分離整形回路74の出力72のパル
スをもはや受けなくなると初期状態に戻る。そのため、
発振器82は再び発振を始めることができて、上記のサイ
クルが確立される。
ｄ）重大な誤動作：過剰電流 始動状態であれ、正常動作状態である、トランジスタTP
の内部に過剰電流が流れるとコンパレータ92により検知
され導通が停止する。
しかし、電源の出力に短絡などがある場合には、導通を
完全に遮断できる前に電流が上昇し続けるといった形の
過剰電流となることがある。この場合、トランジスタTP
内の電流が第１の値よりも30％ほど大きい第３図しきい
値を越えるときには、しきい値コンパレータ94がオン禁
止命令を出せるようにしておくとよい。この禁止命令
は、このコンパレータにより状態が切り替ってANDゲー
ト58をオン制御フリップフロップ96に記憶させておく。
フリップフロップ96は、この集積回路がその一部または
全体を電力供給がなされなくなった後、再び正常に電力
供給を受けるようになったときにのみ初期状態に戻るこ
とができる。トランジスタTPをオンするパルスを再び通
すには例えばスイッチを一旦切って再びオンする必要が
ある。
この説明を終るにあたり、コンパレータ92の可変しきい
値を発生する回路90に一例を第７図に示す。発振器82か
らの超低周波鋸歯状波は、電圧／電源コンバータ102に
供給される。このコンバータは、ゼロからある最大値ま
で増加する電流を発生する。
この電流は、直列に接続している電圧源（電圧値VS2）1
04と抵抗106に供給される。ツェナーダイオード108（導
通しきい値VS1）で表わした電圧クリッパは、電圧源104
と抵抗106からなる部分とは並列に接続される。コンパ
レータ102の出力と抵抗106の電圧クリッパ108を接続し
た点は回路90の出力となり、コンパレータ92の入力に接
続される。従って、鋸歯状波がゼロになるときには、回
路90の出力電圧はVS2である。その後、出力電圧は抵抗1
06内の電流が（直線的に）上昇するにつれて大きくな
る。抵抗106の端子106の電圧がVS1−VS2に達し、それを
越えると、電圧クリッパは、導通して、出力電圧がVS1
にとどまるように余剰電流を接地に逃がす。
発明の効果 以上詳しく説明したように、本発明によるチョッパ式電
源の制御回路を用いると、この電源に過剰電流が加えら
れても過剰分を遮断してしまうことができるため、スイ
ッチ用パワートランジスタが破壊される心配がない。
【図面の簡単な説明】
第１図は、２個の集積回路を用いた本発明のチョップ式
電源のダイヤグラムであり、 第２図は、変圧器の１次巻線側に設けられたパワートラ
ンジスタの制御を行なう集積回路のダイヤグラムであ
り、 第３〜６図は、制御回路内の各点での波形の時間変化を
表わす図であり、 第７図は、可変しきい値を発生するための回路の詳細な
図である。 （主な参照番号） 10……配電線、12……フィルタ、 14……整流器ブリッジ、 16,22,26……コンデンサ、18……小抵抗、 20,24,32……ダイオード、28……電源入力、 30……高抵抗、34……分圧器、 36……１次巻線、38……２次巻線、 40……制御信号入力、44……電流測定入力、 46……出力、48……プッシュプル増幅器、 50,89,96……フリップフロップ、 58……ANDゲート、60,100……ORゲート、 64……高周波発振器、74……分離整形回路、 78……変調器、82……超低周波発振器、 88,92,94……コンパレータ、 90……可変しきい値発生回路、 98……ヒステリシスコンパレータ、 102……電圧／電流コンバータ、 104……電圧源、106……抵抗、 108……ツェナーダイオード、 CI1,CI2……集積回路、 EP……１次巻線、 ES1,ES2,ES3……２次巻線、 TA,TX……変圧器

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】チョップ式電源の出力電圧を制御するため
    の制御信号を受けて電源の主スイッチをオンするオン制
    御方形波を発生し、該オン制御方形波は、受けた制御信
    号の関数として幅が変化する、チョップ式電源の制御回
    路であって、該制御回路は、 前記制御信号の存在を検出する手段と、 該検出手段に制御されて、前記制御信号が存在しないと
    きには一連の超低周波数の周期的サイクルを発生し、前
    記制御信号が存在するときには前記検出手段により不能
    化される超低周波発振器と、 前記制御信号が存在しないときに、前記オン制御方形波
    を発生するためにチョッピング信号を発生する高周波発
    振器と、 前記一連の超低周波数の各周期的サイクル期間におい
    て、該サイクル自体の周期と比較して短く且つ前記高周
    波発振器の発振周波数の周期に比較して長い第１の部分
    の間のみ、前記チョッピング信号を前記主スイッチに通
    過させ、前記一連の超低周波数の各周期的サイクル期間
    の残りの部分の間はその通過を阻止する禁止手段と を具備することを特徴とするチョップ式電源の制御回
    路。
  2. 【請求項２】前記高周波発振器は、前記制御信号の周期
    より僅かに大きい自走発振周期を有しており、前記制御
    信号が受けられるときその制御信号と同期することを特
    徴とする特許請求の範囲第（１）項記載のチョップ式電
    源の制御回路。
  3. 【請求項３】前記制御信号は、正のパルスとそれに続く
    負のパルスとからなっており、その一方は、前記高周波
    発振器を同期するために使用され、前記正のパルスは、
    前記禁止手段を介してフリップフロップのセット入力に
    供給されて、前記主スイッチの導通をトリガし、前記負
    のパルスは、前記フリップフロップのリセット入力に供
    給されて、該主スイッチの導通を遮断することを特徴と
    する特許請求の範囲第（１）項記載のチョップ式電源の
    制御回路。
  4. 【請求項４】前記主スイッチの電流を測定した信号を受
    けて、しきい値を越えたとき前記主スイッチの導通状態
    を遮断する信号を発生するしきい値コンパレータと、該
    コンパレータのしきい値を変化する手段とを更に具備し
    ており、該しきい値可変手段は、正常動作状態のとき前
    記しきい値を第１の値に固定し、前記各周期的しきい値
    変動サイクルの開始時には、前記主スイッチのより低い
    電流に対応する第２のしきい値に第１のしきい値からし
    きい値を急激に変化させ、該周期的しきい値変動サイク
    ルの第１の部分においてしきい値を前記第２のしきい値
    から前記第１のしきい値へ徐々に戻すことを特徴とする
    特許請求の範囲第（１）項記載のチョップ式電源の制御
    回路。
  5. 【請求項５】前記超低周波発振器は、鋸歯状波信号を発
    生する弛張発振器であり、前記しきい値可変手段は、該
    超低周波発振器の出力で駆動されることを特徴とする特
    許請求の範囲第（４）項記載のチョップ式電源の制御回
    路。
  6. 【請求項６】前記主スイッチを流れる電流を測定した信
    号を受けて、該主スイッチを流れる電流が前記第１のし
    きい値より大きい第３のしきい値を越えたとき、該主ス
    イッチのオンを完全に禁止する信号を発生する第２のし
    きい値コンパレータが設けられていることを特徴とする
    特許請求の範囲第（４）項及び第（５）項のいずれか１
    項に記載のチョップ式電源の制御回路。
  7. 【請求項７】前記第２のコンパレータから送られる前記
    禁止信号は、電源回路が部分的または全体的に給電が中
    止されたあと再び正常に給電された場合のみ解除される
    ことを特徴とする特許請求の範囲第（６）項記載のチョ
    ップ式電源の制御回路。
JP61025634A 1985-02-08 1986-02-07 自動始動型チヨツプ式電源の制御回路 Expired - Lifetime JPH0691740B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8501823 1985-02-08
FR8501823A FR2577360B1 (fr) 1985-02-08 1985-02-08 Circuit de commande d'alimentation a decoupage a demarrage automatique

Publications (2)

Publication Number Publication Date
JPS61189170A JPS61189170A (ja) 1986-08-22
JPH0691740B2 true JPH0691740B2 (ja) 1994-11-14

Family

ID=9316091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61025634A Expired - Lifetime JPH0691740B2 (ja) 1985-02-08 1986-02-07 自動始動型チヨツプ式電源の制御回路

Country Status (5)

Country Link
US (1) US4694386A (ja)
EP (1) EP0193435B1 (ja)
JP (1) JPH0691740B2 (ja)
DE (1) DE3666759D1 (ja)
FR (1) FR2577360B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605168B1 (fr) * 1986-10-14 1989-04-14 Thomson Semiconducteurs Circuit de commande en mode veille d'une alimentation a decoupage
US4694384A (en) * 1986-12-04 1987-09-15 General Electric Company HVIC power supply controller with primary-side edge detector
DE3731645A1 (de) * 1987-09-19 1989-03-30 Thomson Brandt Gmbh Schaltnetzteil
US4821163A (en) * 1987-12-23 1989-04-11 Bloom Gordon E Start-up circuit for an integrated-magnetic power converter
US4837670A (en) * 1988-09-20 1989-06-06 Zenith Electronics Corporation Bias source for a switchmode converter
US4872100A (en) * 1988-10-12 1989-10-03 Zenith Electronics Corporation High voltage DC to AC converter
US4837452A (en) * 1988-10-19 1989-06-06 Spectra-Physics, Inc. Off-line dc power supply
FR2744301B1 (fr) * 1996-01-30 1998-03-06 Thomson Csf Onduleur d'alimentation d'un moteur electrique de traction d'un vehicule
US5886512A (en) * 1996-12-20 1999-03-23 General Electric Company Low power and wide input voltage range DC to DC switching converter
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
DE19837919A1 (de) * 1998-08-20 1999-03-11 Siemens Ag Schaltnetzteil
EP1160964A3 (en) * 2000-06-01 2004-05-06 Sony Corporation Power supplying apparatus and methods
JP3391384B2 (ja) * 2000-12-04 2003-03-31 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
DE10139445A1 (de) * 2001-08-10 2003-02-20 Philips Corp Intellectual Pty Netzgerät
JP3883857B2 (ja) * 2001-12-05 2007-02-21 ソニー株式会社 スイッチング電源装置および電源制御方法
US7471530B2 (en) * 2006-10-04 2008-12-30 Power Integrations, Inc. Method and apparatus to reduce audio frequencies in a switching power supply
EP2299572A1 (de) * 2009-09-21 2011-03-23 SMA Solar Technology AG Aufstarten eines DC/DC-Wandlers mit Hochfrequenztransformator
WO2011120558A1 (en) * 2010-03-30 2011-10-06 Telefonaktiebolaget Lm Ericsson (Publ) Switched mode power supply with voltage regulator
JP5879728B2 (ja) * 2010-09-17 2016-03-08 東芝ライテック株式会社 電源装置、照明装置および電源システム
US8693217B2 (en) 2011-09-23 2014-04-08 Power Integrations, Inc. Power supply controller with minimum-sum multi-cycle modulation
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
JP6772053B2 (ja) * 2016-12-26 2020-10-21 株式会社京三製作所 電源装置、及び電源装置の制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733540A (en) * 1972-02-03 1973-05-15 Motorola Inc Switching regulator sweep starting protection circuit
US3879647A (en) * 1974-06-07 1975-04-22 Bell Telephone Labor Inc DC to DC converter with regulation having accelerated soft start into active control region of regulation and fast response overcurrent limiting features
US4063307A (en) * 1976-06-28 1977-12-13 Teletype Corporation Direct current power converter with start-up and protection circuits
US4195335A (en) * 1978-07-20 1980-03-25 The Boeing Company Switching power supply having a wide range input capability
JPS5838071B2 (ja) * 1978-08-25 1983-08-20 東光株式会社 スイツチングレギユレ−タ
US4330816A (en) * 1980-01-02 1982-05-18 Fujitsu Fanuc Limited Overcurrent protection apparatus
US4400767A (en) * 1981-06-30 1983-08-23 Honeywell Information Systems Inc. Self start flyback power supply
DE3340138A1 (de) * 1983-11-07 1985-05-15 Siemens AG, 1000 Berlin und 8000 München Sperrwandler-schaltnetzteil

Also Published As

Publication number Publication date
US4694386A (en) 1987-09-15
JPS61189170A (ja) 1986-08-22
EP0193435B1 (fr) 1989-11-02
DE3666759D1 (en) 1989-12-07
EP0193435A1 (fr) 1986-09-03
FR2577360A1 (fr) 1986-08-14
FR2577360B1 (fr) 1987-03-06

Similar Documents

Publication Publication Date Title
JPH0691740B2 (ja) 自動始動型チヨツプ式電源の制御回路
JPH0691739B2 (ja) 漸進始動型チヨツプ式電源の制御回路
US6107851A (en) Offline converter with integrated softstart and frequency jitter
JP2719911B2 (ja) チヨツプ式電源の保護回路
US4887199A (en) Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies
US4621313A (en) Soft-start capacitor discharge circuit
US5563758A (en) Circuit to permit three phase input power supply to operate when one phase drops out and provide lightening protection
EP0435628B1 (en) Inverter device
US5072353A (en) Circuit configuration for a blocking oscillator converter switching power supply
WO2008120012A2 (en) Forward power converter controllers
JPH07123711A (ja) スイッチング電源の過負荷・短絡保護回路
JPH0695830B2 (ja) 直流―直流変換器
USRE34462E (en) Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies
JP3208484B2 (ja) 待機モードにおけるチョップ式電源の制御回路
US9413249B2 (en) Secondary-side dynamic load detection and communication device
EP0650294B1 (en) Switch mode power supply circuit
JPH04119072A (ja) 電源と水平偏向システム
JPS61189171A (ja) 大過剰電流に対する保護機能をもつ、チヨツプ式電源の制御回路
JPH01148064A (ja) 電源装置の保護回路
JP2558114B2 (ja) 電源瞬断検出装置
JPH0728532A (ja) 安定化電源の過負荷保護回路
RU2011279C1 (ru) Преобразователь переменного тока в переменный
JPH0219856Y2 (ja)
JPH01298956A (ja) スイッチング電源
JPH0648902B2 (ja) 直列共振コンバータの制御方法