JPH0691626B2

JPH0691626B2 - クランプ回路

Info

Publication number: JPH0691626B2
Application number: JP60016226A
Authority: JP
Inventors: 博道赤塚; 紀之山下; 督也福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-01-30
Filing date: 1985-01-30
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS61174883A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、VTRの同期分離回路に用いて好適なクラン
プ回路に関する。

〔発明の概要〕

この発明は、VTRの同期分離回路に用いて好適なクラン
プ回路において、同期式のクランプ回路により同期信号
をクランプする構成とし、クランプパルスを積分回路及
び波形整形回路を介して供給することにより、ノイズの
悪影響を除去するようにしたクランプ回路である。

〔従来の技術〕第10図は、従来のVTRの同期分離回路の一例を示すもの
である。第10図において、71が入力端子を示し、ビデオ
信号が入力端子71からローパスフィルタ72を介してクラ
ンプ回路73に供給される。クランプ回路73により、ビデ
オ信号の同期信号のシンクチップ部分が所定のクランプ
レベルにクランプされる。クランプ回路73の出力がスラ
イス回路74に供給される。

スライス回路74からは、入力レベルがスライスレベルよ
り低い時にパルスが発生される。スライスレベルは、ク
ランプ後のビデオ信号のシンクチップ部分のレベルより
高く、ビデオ信号の他の信号部分のレベルより低いレベ
ルに設定されている。従って、シンクチップ部分の信号
がスライス回路74に供給されると、スライス回路74から
パルスが発生され、これにより同期信号が分離される。
分離された同期信号は、出力端子75から取り出される。

同期分離回路のクランプ回路としては、従来、第11図に
示すものが用いられていた。

第11図は、ダイオードクランプ回路と称されるクランプ
回路である。第11図において、81,82,83がNPN形トラン
ジスタである。トランジスタ81のベースには、基準電源
85が接続されている。トランジスタ81のコレクタが電源
端子84に接続される。トランジスタ81のエミッタがコン
デンサ86を介して入力端子87に接続されると共に、トラ
ンジスタ82のベースに接続される。

トランジスタ82のエミッタがトランジスタ83のベースに
接続され、トランジスタ82のコレクタとトランジスタ83
のコレクタが共通接続され、トランジスタ82及び83によ
りダーリントン接続のエミッタフォロワトランジスタが
構成される。トランジスタ82及び83のコレクタ共通接続
点が電源端子84に接続される。トランジスタ83のエミッ
タが電流源88を介して接地されると共に、トランジスタ
83のエミッタから出力端子89が導出される。

トランジスタ81のベース・エミッタ間電圧をV_BE81,基準
電源85の電圧をV₁₁とすると、トランジスタ81のエミッ
タの電圧V₁₂は、 V₁₂＝V₁₁−V_BE81 となる。従って、入力端子87から供給される信号レベル
が電圧V₁₂より低い時には、トランジスタ81を流れる電
流によりコンデンサ86が充電され、トランジスタ82のベ
ースに加えられるレベルが電圧V₁₂まで引き上げられ
る。入力端子87から供給される信号レベルが電圧V₁₂よ
り高い時には、トランジスタ81がカットオフする。この
ため、コンデンサ86に蓄えられていた電荷がトランジス
タ82,83のベース電流により徐々に放電され、トランジ
スタ82のベースに加えられる信号レベルが徐々に下げら
れる。

ダイオードクランプ回路は、コンデンサ86に対する充電
電流が大きく、放電電流が小さいため、クランプ電圧よ
りも低いレベルの信号に対して瞬時にクランプがなさ
れ、クランプ電圧よりも高いレベルの信号に対する応答
は遅い。このようにして、入力端子87から供給されるビ
デオ信号の同期信号中のシンクチップレベルは、電圧V
₁₂にクランプされてトランジスタ82に供給され、出力端
子89から取り出される。

ダイオードクランプ回路は、小信号の信号に対する応答
が遅い。このため、ノイズによる悪影響を受けにくいも
のである。

第11図に示す従来のダイオードクランプ回路を用いた場
合、垂直ブランキング区間の等価パルス部分で、第12図
Ｂに示すように、信号レベルの変動が生じるという問題
点があった。この信号レベルの変動は、コンデンサ86の
容量が小さい場合に特に大きな変動となる。クランプ回
路を集積回路化する場合には、コンデンサ86の容量を大
きくすることは困難である。従って、この問題点は、ク
ランプ回路を集積化する場合に大きな問題となる。

垂直ブランキング区間の等化パルス部分で発生する信号
レベルの変動は、以下のように説明される。

前述のように、トランジスタ81のエミッタの電圧V
₁₂は、 V₁₂＝V₁₁−V_BE81 …… であり、トランジスタ82のベースに加えられるレベル
は、電圧V₁₂にクランプされる。トランジスタ81のベー
ス・エミッタ間電圧V_BE81は、 V_BE81＝（kT/q）ln（I_C81/I_S） …… で示される。式において、ｑが電子の電荷,kがボルツ
マン定数,Tが絶対温度,I_C81がコレクタ電流,I_Sが逆方向
飽和和電流である。従って，式より、トランジスタ
81のベース・エミッタ間電圧V_BE81は、トランジスタ81
のコレクタ電流I_C81により変化し、これにより、電圧V
₁₂が変化し、クランプされるレベルが変化する。コレク
タ電流I_C81は、第13図に示すように、コンデンサ86に対
する充電電流i₁と漏れ電流i₂である。コンデンサ86に対
する充電電流i₁は、入力信号のデューディ比（T₂/T₁）
より変化する。

つまり、第14図に示すように、入力端子87から供給され
る信号レベルがクランプ電圧V₁₂より高いレベルなる時
間T₁では、トランジスタ81がカットオフし、コンデンサ
86に蓄えられていた電荷が放電される。従って、時間T₁
では、トランジスタ82のベースに加えられるレベルが第
14図に示すように、ΔV_Aだけ下降する。この電圧ΔV
_Aは、放電電流をI₁,コンデンサ86の静電容量をＣとす
る。

ΔV_A＝（I₁/C）T₁ …… である。

入力端子87から供給される信号レベルが電圧V₁₂より低
いレベルとなる時間T₂では、コンデンサ86に充電電流が
流れ、トランジスタ82のベースに加えられるレベルが第
14図に示すように、ΔV_Bだけ上昇する。この電圧ΔV
_Bは、充電電流をI₂とすると、 ΔV_B＝（I₂/C）T₂ …… である。時間T₂では、電圧が下降した分だけ電圧が上昇
するので、 ΔV_A＝ΔV_B …… である。従って、（I₁/C）T₁＝（I₂/C）T₂ I₁T₁＝I₂T₂ I₁/I₂＝T₂/T₁ …… となる。式より、充電電流I₂は、デューティ比T₂/T₁
により変化する。

垂直ブランキング区間では、第12図Ａに示すように、垂
直同期パルスの前後に、デューディ比（T₂/T₁）の異な
る等化パルスが3H分挿入されている。従って、垂直ブラ
ンキング区間の等化パルスの部分で、コンデンサ86に対
する充電電流I₂が変化する。このため、垂直ブランキン
グ区間の等化パルスの部分でクランプ電圧V₁₂が変化
し、信号レベルの変動が生じる。

コンデンサ86の静電容量が大きい場合には、式よりΔ
V_Aが小さいため、垂直ブランキング区間の等化パルスで
発生する信号レベルの変化は問題とならない。しかし、
集積回路内で実現できるコンデンサの容量は、数百pFで
ある。このようにコンデンサ86の静電容量が小さい場合
には、この信号レベルの変動は大きな問題となる。

そこで、第15図に示すように、コンデンサ86の一端をス
イッチ回路90を介し電流値がI₁₀なる電流源92に接続
し、スイッチ回路90に端子91からクランプパルスを供給
し、このクランプパルスによりスイッチ回路90を制御し
てクランプ動作を行わせる同期クランプ回路を用いるこ
とが考えられる。このクランプパルスは、第10図におけ
るスライス回路74から取り出される同期信号により形成
される。

ビデオ信号は、入力端子87から供給される。第10図にお
けるスライス回路74からのクランプパルスは、端子91か
ら供給される。このクランプパルスがローレベルの間
は、スイッチ回路90がオフしている。このため、トラン
ジスタ81とコンデンサ86とにより、ダイオードクランプ
回路の動作がなされている。

クランプパルスがハイレベルになるとスイッチ回路90が
オンする。このため、コンデンサ86の一端がスイッチ回
路90を介して電流源92に接続される。これにより、入力
信号が強力にクランプされ、出力端子89から取り出され
る。

つまり、トランジスタ81のベースに加えられる電圧をV
₁₁,トランジスタ81のベース・エミッタ間電圧をV_BE81と
すると、トランジスタ81のエミッタの電圧V₁₂は、 V₁₂＝V₁₁−V_BE81 となる。入力端子87から供給される信号レベルが電圧V
₁₂より低い時には、トランジスタ81を流れる電流により
コンデンサ86が充電され、トランジスタ82のベースに加
えられる信号レベルが電圧V₁₂まで引き上げられる。入
力端子87から供給される信号レベルが電圧V₁₂より高い
時には、トランジスタ81がカットオフする。このため、
コンデンサ86に蓄えられていた電荷が電流源92により放
電され、トランジスタ82のベースに加えられる信号レベ
ルが電圧V₁₂まで引き下げられる。このように、コンデ
ンサ86に対する放電電流が電流源92により流されるの
で、信号電圧を引き下げる方向についても応答が早く、
トランジスタ82のベースに加えられる信号レベルは電圧
V₁₂にクランプされる。

電流源92の電流値I₁₀は、コンデンサ86の充電電流に比
べて十分大きい。従って、ハイレベルのクランプパルス
が供給されている間にトランジスタ81を流れる電流は、
電流源92の電流値I₁₀に略々等しく、一定である。この
ため、前述の式よりトランジスタ81のベース・エミッ
タ間電圧V_BE81は一定であり、デューティ比が変化して
もクランプ電圧V₁₂が変動することはない。

〔発明が解決しようとする問題点〕

第15図に示す従来の同期クランプ回路は、クランプパル
スが供給されるタイミングで、入力信号をクランプレベ
ルに強力にクランプするものである。このため、クラン
プレベル以下まで低く垂れ下がるノイズについてもクラ
ンプ動作がなされ、この結果幅の広いパルスが出力され
てしまうという問題点があった。例えば、第16図Ａに示
すように、スイッチングノイズＮがビデオ信号中に含ま
れていた場合、この信号が入力端子87から供給される
と、このノイズＮにより第10図におけるスライス回路74
からクランプパルスが発生され、このクランプパルスに
よりクランプ動作なされる。クランプパルスは、クラン
プ回路の出力からスライス回路74で形成され、クランプ
パルスが供給されると入力端子87から供給される入力信
号は強力にクランプされる。従って、ノイズＮがクラン
プレベルE_C以上になったときにも、このノイズＮをクラ
ンプレベルE_Cで引き下げ、第16図Ｂに示す出力が出力端
子89から取り出される。この出力は、スライス回路74に
供給され、この出力がスライスレベルE_S以下の時にパル
スとして出力されるので、スライス回路74からは、第16
図Ｃに示すように、このノイズＮによる幅の広いパルス
Ｐが出力される。このパルスＰにより、同期分離回路が
誤動作する。

従って、この発明の目的は、ノイズによる誤動作が改善
されたクランプ回路を提供することにある。

この発明の他の目的は、集積化が容易なクランプ回路を
提供することにある。

〔問題点を解決するための手段〕

この発明は、クランプされる入力信号が供給される入力
端子15と、一端が入力端子15に接続され他端がエミッタ
フォロワ形トランジスタ21,22を介して出力端子24に接
続されたコンデンサ14と、第１の基準電圧源12と他端と
の間に接続されたダイオード11と、他端と基準電位点間
にスイッチング素子16,17を介して接続された電流源18
と、出力端子24に接続され同期信号を取り出すためのス
ライス回路６と、同期信号を積分する積分回路８と、積
分回路８の出力のエッジ部分の位相をすすめるように波
形整形する波形整形回路９とを有し、波形整形回路９の
出力をスイッチング素子16,17の制御電極にクランプパ
ルスとして供給するようにしたクランプ回路である。

〔作用〕

入力端子15からビデオ信号が供給され、トランジスタ11
とコンデンサ14と電流源18とこの電流値18のスイッチン
グするトランジスタ16により、トランジスタ16に供給さ
れるクランプパルスのタイミングでビデオ信号がクラン
プされる。このクランプパルスは、出力端子24の出力か
らスライス回路６で取り出される同期信号を、積分回路
８で積分し、波形整形回路９を介して供給される。

〔実施例〕

この発明の一実施例について、以下の順序に従い、図面
を参照して説明する。

A,VTRの同期分離回路に適用された一実施例の説明。

B,一実施例におけるクランプ回路の構成及びその説明。

C,一実施例における積分回路の構成及びその説明。

D,一実施例における波形整形回路の構成及びその説明。

A,VTRの同期分離回路に適用された一実施例の説明。

第１図は、この発明がVTRの同期分離回路に適用された
一例である。第１図において１が入力端子を示し、ビデ
オ信号が入力端子１からローパスフィルタ２を介してク
ランプ回路３に供給される。カランプ回路３には、波形
整形回路９からクランプパルスが供給される。クランプ
回路３により、ビデオ信号の同期信号のシンクチップ部
分がクランプされる。クランプ回路３の出力がリミッタ
4,アンプ５を介してスライス回路６に供給される。

スライス回路６には、スライスレベルが設定されてい
る。入力レベルがこのスライスレベルより低い時には、
スライス回路６からパルスが発生される。スライスレベ
ルは、クランプ後のビデオ信号のシンクチップ部分のレ
ベルより高く、ビデオ信号の他の部分のレベルより低く
設定されている。従って、クランプ回路３からシンクチ
ップ部分の信号がスライス回路６に供給されると、スラ
イス回路６からパルスが発生され、これにより同期信号
が分離される。分離された同期信号は、出力端子７から
取り出されると共に、積分回路８に供給される。

積分回路８によりスライス回路６から出力される同期信
号のパルスが積分され、立ち上がりのなまったパルスが
形成される。この立ち上がりのなまったパルスが波形整
形回路９に供給される。

波形整形回路９には２つの基準レベルが設定されてい
る。積分回路８の出力がこの２つの基準レベルの間のレ
ベルのとき、波形整形回路９からパルスが出力される。
このパルスがクランプパルスとしてクランプ回路３に供
給される。

B,一実施例におけるクランプ回路の構成及びその説明クランプ回路３は、第２図に示すように構成されてい
る。第２図において11がNPN形トランジスタである。ト
ランジスタ11のベースには抵抗10を介して基準電源12が
接続されている。

トランジスタ11のコレクタが電源端子13に接続される。
トランジスタ11のエミッタがコンデンサ14を介して入力
端子15に接続されると共に、トランジスタ16のコレクタ
及びトランジスタ21のベースに接続される。

トラジスタ16のエミッタ及びトランジスタ17のエミッタ
が共通接続され、この共通接続点が定電流源18を介して
接地される。トランジスタ16のベースから端子19が導出
される。トランジスタ17のベースに基準電源20が接続さ
れる。トランジスタ17のコレクタが電源端子13に接続さ
れる。

トランジスタ21のエミッタがトランジスタ22のベースに
接続され、トランジスタ21のコレクタとトランジスタ22
のコレクタが共通接続され、トランジスタ21及び22によ
りダーリントン接続のエミッタフォロワトランジスタが
構成される。トランジスタ21及び22のコレクタ共通接続
点が電源端子13に接続される。トランジスタ22のエミッ
タが電流源23を介して接地されると共に、トランジスタ
22のエミッタから出力端子24が導出される。

ビデオ信号は、入力端子15から供給される。クランプパ
ルスは、端子19から供給される。このクランプパルスが
ローレベルの間は、トランジスタ17がオンし、トランジ
スタ16がオフしている。このため、トランジスタ11とコ
ンデンサ14とにより、ダイオードクランプの動作がなさ
れている。

クランプパルスがハイレベルとなると、トランジスタ16
がオンし、トランジスタ17がオフする。このため、コン
テンザ14の一端がトランジスタ16を介して定電流源18に
接続される。これにより、入力信号が強力にクランプさ
れ、出力端子24から取り出される。

つまり、トランジスタ11のベースに加えられる基準電圧
V₁,トランジスタ11のベース・エミッタ間電圧をV_BE1と
すると、トランジスタ11のエミッタの電圧V₂は、 V₂−V₁＝V_BE1 となる。入力端子15から供給される信号レベルが電圧V₂
より低い時には、トランジスタ11を流れる電流によりコ
ンデンサ14が充電され、トランジスタ21のベースに加え
られる信号レベルが電圧V₂まで引き上げられる。入力端
子15から供給される信号レベルが電圧V₂より高い時に
は、トランジスタ11がカットオフする。このため、コン
デンサ14に蓄えられていた電荷が電流源18により放電さ
れ、トランジスタ21のベースに加えられる信号レベルが
電圧V₂まで引き下げられる。このように、コンデンサ14
に対する放電電流が電流源18により流されるので、信号
電圧を引き下げる方法についても応答が早く、トランジ
スタ21のベースに加えられる信号レベルは電圧V₂にクラ
ンプされる。

前述のように、クランプパルスは、第１図におけるクラ
ンプ回路３の出力がスライス回路６に供給され、このス
ライス回路６で取り出される同期信号により形成され、
積分回路8,波形整形回路９を介して供給されている。こ
のため、ビデオ信号中のシンクチップレベルは、電圧V₂
にクランプされてトランジスタ21に供給され、出力端子
24から取り出される。

C,一実施例における積分回路の構成及びその説明積分回路８は、第３図に示すように構成されている。第
３図において31がNPN形トランジスタを示し、トランジ
スタ31のエミッタが接地される。トランジスタ31のベー
スがコンデンサ32及び抵抗33の並列接続を介して入力端
子34に接続されると共に、抵抗35を介して接地される。
トランジスタ31のコレクタが抵抗36を介して電源端子37
に接続されると共に、トランジスタ38のベースに接続さ
れる。

トランジスタ38のベースと接地間に抵抗39が挿入され
る。トランジスタ38のエミッタが接地される。トランジ
スタ38のコレクタが抵抗40を介して電源端子37に接続さ
れると共に、トランジスタ38のコレクタと接地間にコン
デンサ41が挿入され、トランジスタ38のコレクタから出
力端子42が導出される。

第１図におけるスライス回路６の出力は、第３図におい
て入力端子34から供給される。入力端子34から第４図Ａ
に示すパルスが供給されると、このパルスがトランジス
タ31で反転され、第４図Ｂに示すパルスがトランジスタ
38のベースに加えられる。このトランジスタ38のベース
に供給されるパルスの立ち下がりで、トランジスタ38が
オフする。トランジスタ38がオフすると、コンデンサ41
に充電電流が流れ、トランジスタ38のコレクタの電圧
は、コンデンサ41及び抵抗40の時定数でもって徐々に上
昇する。トランジスタ38のベースに供給されるパルスが
ハイレベルになると、トランジスタ38がオンする。トラ
ンジスタ38がオンすると、コンデンサ41に蓄えられてい
た電荷がトランジスタ38を介して急激に放電され、トラ
ンジスタ38のコレクタの電圧がローレベルになる。

従って、入力端子34から第４図Ａに示すパルスが供給さ
れると、出力端子34からは、第４図Ｃに示す立ち上がり
のなまったパルスが出力される。

第１図においてクランプ回路３に供給されるクランプパ
ルスは、この積分回路８を介して供給されるものである
から、ノイズによる誤動作が軽減される。

つまり、第１図における入力端子１から第５図Ａに示す
ように、ノイズＮが含まれる信号が供給されると、この
ノイズＮのスライス回路６のスライスレベルVaより低い
レベルでスライス回路６から第５図Ｂに示す幅の狭いパ
ルスPnが出力される。スライス回路６の出力は、積分回
路８により積分される。このため、このように幅の狭い
パルスPnは、第５図Ｂに示すように、所定レベルVbまで
電位が上昇しない。従って、このノイズによるパルスが
第２図における端子19から供給されても、トランジスタ
16がオンとならず、クランプパルスとして働かない。

ところで、クランプ回路３に供給されるクランプパルス
は、クランプ回路３の出力からスライス回路６により形
成されるものであるから、クランプ回路３に供給される
同期信号に対して遅れを持つ。このため、信号全体の直
流レベルがクランプレベルに比べて下降し、第６図に示
すように、同期信号Syの縮みが生じる。スライス回路６
の出力を積分回路８を介してクランプ回路３に供給する
ようにすると、この遅延時間が増大し、同期信号の縮み
がより顕著に現れる。

同期信号の縮みは以下のように説明される。第７図に示
すように同期信号Syに対してクランプパルスCpが遅延時
間Ｔだけ遅れて現れるとすると、時刻t₁〜t₂では、同期
信号の区間が終了しているにもかかわらず、クランプパ
ルスが出力され続ける。従って、時刻t₁〜t₂でクランプ
動作がなされ、直流レベルがΔＶだけ下降するものとな
る。このため、次の同期信号のシンクチップ部分のレベ
ルは、クランプレベルに比べてΔＶだけ下降している。
このシンクチップ部分のレベルは、次のクランプパルス
によりクランプレベルまで引き下げられる。このクラン
プパルスも、同期信号に対して遅延時間Ｔだけ遅れてい
る。このため、同期信号が供給されてから時間Ｔだけク
ランプ動作が行われず、この部分のレベルがクランプレ
ベルより低くなる。従って、第６図に示すように、同期
信号の縮みが生じる。

D,一実施例における波形整形回路の構成及びその説明波形整形回路９は、このようなクランプパルスの遅延に
よる同期信号の縮みが生じないように設けられるもので
ある。

波形整形回路９は、第８図に示すように構成されてい
る。第８図において51がNPN形トランジスタを示し、ト
ランジスタ51のベースから入力端子52が導出される。ト
ランジスタ51のコレクタが電源端子53に接続される。ト
ランジスタ51のエミッタが抵抗54を介して接地されると
共に、トランジスタ55及びトランジスタ62のベースに接
続される。

トランジスタ55及びトランジスタ56の互いのエミッタが
共通接続され、この共通接続点が抵抗57を介して接地さ
れる。トランジスタ55のコレクタが電源端子53に接続さ
れる。トランジスタ56のコレクタがエミッタフォロワト
ランジスタ63のベースに接続される。トランジスタ56の
ベースが電流源60を介して接地されると共に、抵抗58及
び59の直列接続を介して電源端子53に接続される。

トランジスタ61及びトランジスタ62の互いのエミッタが
共通接続され、この共通接続点が抵抗64を介して接地さ
れる。トランジスタ61のベースが抵抗58と抵抗59の接続
点に接続される。トランジスタ61のコレクタが電源端子
53に接続される。トランジスタ62のコレクタが抵抗65を
介して電源端子53に接続されると共に、トランジスタ63
のベースに接続される。

エミッタフォロワトランジスタ63のコレクタが電源端子
53に接続される。トランジスタ63のエミッタから出力端
子66が導出されると共に、トランジスタ63のエミッタが
電流源68を介して接地される。

トランジスタ55及び56により第１の比較回路が構成さ
れ、トランジスタ61及び62により第２の比較回路が構成
されている。第１図における積分回路８の出力は、入力
端子52から供給され、エミッタフォロワトランジスタ51
を介してトランジスタ55及びトランジスタ62のベースに
供給される。抵抗58及び59により比較電圧Vr₁及びこの
比較電圧Vr₁より高いレベルの比較電圧Vr₂が形成され
る。比較電圧Vr₁がトランジスタ56のベースに供給さ
れ、比較電圧Vr₂がトランジスタ62のベースに供給され
る。

トランジスタ55及び56により入力信号と比較電圧Vr₁と
のレベル比較がなされる。入力信号が比較電圧Vr₁より
低い時には、トランジスタ56がオンし、トランジスタ55
がオフしている。入力信号が比較電圧Vr₁より高くなる
と、トランジスタ55がオンし、トランジスタ56がオフす
る。トランジスタ61及び62により、入力信号と比較電圧
Vr₂とのレベル比較がなされる。入力信号が比較電圧Vr₂
より低い時には、トランジスタ61がオンし、トランジス
タ62がオフしている。入力信号が比較電圧Vr₂より高く
なると、トランジスタ62がオンし、トランジスタ63がオ
フする。

トランジスタ56のコレクタ及びトランジスタ62のコレク
タのレベルがエミッタフォロワトランジスタ63を介して
出力端子66から取り出される。従って、出力端子66から
取り出される出力は、入力信号が比較電圧Vr₁とVr₂との
間のときにハイレベルとなり、入力信号が比較電圧Vr₁
より低い時又は比較電圧Vr₂より高い時にローレベルと
なる。

入力端子52から、第９図Ａに示す積分回路８の出力が供
給されると、この積分回路８の出力が基準電圧Vr₁とVr₂
との間のレベルの時、出力端子66からパルスが出力され
ている。第９図Ｂに示すパルスが出力される。このパル
スがクランプパルスとして第１図におけるクランプ回路
３に供給される。このパルスは、入力レベルが基準電圧
Vr₂に達した所で発生が停止されるので、同期信号の区
間が終了した後にクランプパルスが出力されることがな
くなり、同期信号のシンクチップ部分だけが確実にクラ
ンプされる。このため、信号レベル全体の直流レベルが
下降することがなくなり、同期信号の縮みが生じない。

〔発明の効果〕

この発明に依れば、クランプパルスをスライス回路６か
ら取り出される同期信号を積分回路８で積分し、波形整
形回路９を介してクランプ回路のスイッチング素子にク
ランプパルスとして供給するものである。このため、ス
ライス回路６から出力されるノイズ成分は、積分回路８
で積分され、所定レベルまで上昇せず、クランプパルス
として働かない。従って、ノイズより幅広いパルスが出
力されることがない。また、波形整形回路９により、同
期信号のシンクチップ部分が確実にクランプされ、他の
信号部分はクランプされない。このため、信号レベルが
下降し、同期信号の縮みが生じることがない。更に、同
期クランプの構成であるから、クランプコンデンサ14を
小容量とすることができ、集積化が容易である。

【図面の簡単な説明】

第１図はこの発明がVTRの同期分離回路に適用された一
実施例のブロック図、第２図はこの発明の一実施例にお
けるクランプ回路の接続図、第３図はこの発明の一実施
例における積分回路の接続図、第４図及び第５図はこの
発明の一実施例における積分回路の説明に用いる波形
図、第６図及び第７図は同期信号の縮みについての説明
に用いる波形図、第８図はこの発明の一実施例における
波形整形回路の接続図、第９図はこの発明の一実施例に
おける波形整形回路の説明に用いる波形図、第10図は従
来のVTRの同期分離回路の一例のブロック図、第11図は
従来のクランプ回路の一例の接続図、第12図は従来のク
ランプ回路の説明に用いる波形図、第13図は従来のクラ
ンプ回路の説明に用いる接続図、第14図は従来のクラン
プ回路の説明に用いる波形図、第15図は従来の同期クラ
ンプ回路の他の例の接続図、第16図は従来の同期クラン
プ回路のノイズによる影響の説明に用いる波形図であ
る。図面における主要な符号の説明 3:クランプ回路、6:スライス回路、8:積分回路、9:波形
整形回路、11:トランジスタ、12:基準電源、14:コンデ
ンサ、15:入力端子、16,17:スイッチングトランジス
タ、18:電流源、21,22:エミッタフォロワトランジス
タ、24:出力端子。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭56−132871（ＪＰ，Ａ) 特公昭54−24846（ＪＰ，Ｂ２) 発明協会公開技報公技番号82−6494号

Claims

【特許請求の範囲】

【請求項１】クランプされる入力信号が供給される入力
端子と、一端が該入力端子に接続され他端がエミッタフォロワ形
トランジスタを介して出力端子に接続されたコンデンサ
と、第１の基準電圧源と上記他端との間に接続されたダイオ
ードと、上記他端と基準電位点間にスイッチング素子を介して接
続された電流源と、上記出力端子に接続され同期信号を取り出すためのスラ
イス回路と、該同期信号の前縁部を積分する積分回路と、該積分回路により積分された上記同期信号の前縁部が第
１及び第２の比較電位の間にあるときパルスを出力する
波形整形回路とを有し、上記波形整形回路の出力を上記スイッチング素子の制御
電極にクランプパルスとして供給するようにしたクラン
プ回路。