JPH0691322B2 - Ceramic multilayer wiring board - Google Patents

Ceramic multilayer wiring board

Info

Publication number
JPH0691322B2
JPH0691322B2 JP62080071A JP8007187A JPH0691322B2 JP H0691322 B2 JPH0691322 B2 JP H0691322B2 JP 62080071 A JP62080071 A JP 62080071A JP 8007187 A JP8007187 A JP 8007187A JP H0691322 B2 JPH0691322 B2 JP H0691322B2
Authority
JP
Japan
Prior art keywords
ceramic
wiring board
multilayer wiring
dielectric layer
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62080071A
Other languages
Japanese (ja)
Other versions
JPS63245994A (en
Inventor
康行 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62080071A priority Critical patent/JPH0691322B2/en
Publication of JPS63245994A publication Critical patent/JPS63245994A/en
Publication of JPH0691322B2 publication Critical patent/JPH0691322B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器等に使用される回路を構成するセラミ
ック多層配線基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic multilayer wiring board that constitutes a circuit used in electronic devices and the like.

従来の技術 近年、電子機器等においては回路を高密度化するために
セラミック多層配線基板を用いている。そのセラミック
多層配線基板にコンデンサを形成するとき、第2図に示
す焼成温度が1500℃程度の高温焼成のアルミナ系多層配
線基板においては、比誘電率が約9のアルミナ系セラミ
ックからなる誘電体層1を多層化し、各層の間には酸化
防止のため還元雰囲気中で焼成が必要なタングステンや
モリブデン等からなる導電層により導電路として使用す
る導電パターン部2が形成され、その導体層の一部を電
極3として前記誘電体層1を介して互いに対向するよう
に配設してコンデンサが形成されている。しかし、この
アルミナ系多層配線基板の場合、誘電体層1を形成する
アルミナ系セラミックの比誘電率が低いため大容量のコ
ンデンサーが形成できない問題がある。この問題を解決
するためには、第3図に示すように大容量のコンデンサ
を形成する必要がなく導電路としての導電パターン部4
を形成する絶縁層5はアルミナ系セラミックで、大容量
のコンデンサを必要として電極6を形成する誘電体層7
はチタン酸バリウムあるいは鉛を含むペロブスカイト構
造をもつセラミックで構成する多層配線基板が考えられ
る。しかしながら、このような多層配線基板は絶縁層5
としてアルミナ系セラミックを使用しているため1500℃
程度の高温焼成が必要であり、かつタングステンやモリ
ブデン等により導電パターン部4や電極6を形成するた
め還元雰囲気で焼成することが必要となる。しかしチタ
ン酸バリウムあるいは鉛を含むペロブスカイト構造のセ
ラミックは還元雰囲気で、かつ高温で焼成を行う程絶縁
抵抗が著しく低下しコンデンサの機能を失ってしまう問
題がある。そこでその対策として、前記絶縁層5として
使用されるアルミナ系セラミックに代えてガラスセラミ
ックを使用し、前記導電パターン部4や電極6として使
用されるタングステンやモリブデン等に代えて銀パラジ
ウム合金等の材料を使用し、誘電体層7としてチタン酸
バリウムあるいは鉛を含むペロブスカイト構造をもつセ
ラミックを使用し、約900℃で焼成する多層配線基板が
考えられている。
2. Description of the Related Art In recent years, ceramic multilayer wiring boards have been used to densify circuits in electronic devices and the like. When a capacitor is formed on the ceramic multi-layer wiring board, in the high-temperature firing alumina-based multi-layer wiring board having a firing temperature of about 1500 ° C. as shown in FIG. 1 is multi-layered, and a conductive pattern portion 2 used as a conductive path is formed between the layers by a conductive layer made of tungsten, molybdenum, or the like that needs to be baked in a reducing atmosphere to prevent oxidation, and a part of the conductive layer is formed. Are arranged as electrodes 3 so as to face each other with the dielectric layer 1 interposed therebetween to form a capacitor. However, in the case of this alumina-based multilayer wiring board, there is a problem that a large-capacity capacitor cannot be formed because the alumina-based ceramic forming the dielectric layer 1 has a low relative dielectric constant. To solve this problem, it is not necessary to form a large-capacity capacitor as shown in FIG. 3, and the conductive pattern portion 4 as a conductive path is formed.
The insulating layer 5 that forms the electrode is an alumina-based ceramic, and the dielectric layer 7 that forms the electrode 6 is required for a large-capacity capacitor.
Can be a multilayer wiring board made of ceramic having a perovskite structure containing barium titanate or lead. However, such a multilayer wiring board has
1500 ° C because it uses alumina ceramic
It is necessary to perform firing at a high temperature to a certain degree, and it is necessary to perform firing in a reducing atmosphere because the conductive pattern portion 4 and the electrode 6 are formed of tungsten, molybdenum, or the like. However, the ceramic having a perovskite structure containing barium titanate or lead has a problem that the insulation resistance is remarkably reduced and the function of the capacitor is lost as it is fired in a reducing atmosphere at a high temperature. Therefore, as a countermeasure, a glass ceramic is used instead of the alumina-based ceramic used as the insulating layer 5, and a material such as a silver-palladium alloy is used instead of the tungsten or molybdenum used as the conductive pattern portion 4 or the electrode 6. A multilayer wiring board in which a ceramic having a perovskite structure containing barium titanate or lead is used as the dielectric layer 7 and is fired at about 900 ° C. is considered.

発明が解決しようとする問題点 しかしながら上記の構成に於ては、絶縁層5と誘電体層
7が異積材料であるために焼成によって反りや変形が生
じる問題があった。また、電極6として銅を使用した場
合には、酸化を防止するために還元雰囲気で焼成する必
要があるが、誘電体層7として使用されるチタン酸バリ
ウムや鉛を含むペロブスカイト構造をもつセラミックが
還元雰囲気での焼成によって一部還元され、絶縁抵抗が
著しく低下しコンデンサとしての機能が失われるという
問題を有していた。本発明は上記の問題点を解消し、簡
単な方法でかつ高品質のコンデンサを形成したセラミッ
ク多層配線基板を提供することが出来るものである。
Problems to be Solved by the Invention However, in the above-mentioned configuration, since the insulating layer 5 and the dielectric layer 7 are different materials, there is a problem that warpage or deformation occurs due to firing. When copper is used as the electrode 6, it is necessary to fire it in a reducing atmosphere in order to prevent oxidation, but a ceramic having a perovskite structure containing barium titanate or lead used as the dielectric layer 7 is used. There is a problem in that the function as a capacitor is lost due to a significant reduction in insulation resistance due to partial reduction due to firing in a reducing atmosphere. The present invention can solve the above problems and provide a ceramic multilayer wiring board in which a high quality capacitor is formed by a simple method.

問題点を解決するための手段 本発明のセラミック多層配線基板は、ガラスセラミック
とアルミナ系セラミックの混合物で構成された絶縁層
と、前記ガラスセラミックと同一組成のガラスセラミッ
クと前記アルミナ系セラミックよりも比誘電率の高いセ
ラミックの混合物で構成された誘電体層とを積層し、前
記誘電体層を介して互いに対向した電極を配設すること
によりコンデンサを形成したものである。
Means for Solving the Problems The ceramic multilayer wiring board of the present invention has an insulating layer composed of a mixture of glass ceramic and alumina-based ceramic, a glass ceramic having the same composition as the glass ceramic, and a ratio higher than that of the alumina-based ceramic. A capacitor is formed by laminating a dielectric layer composed of a mixture of ceramics having a high dielectric constant and disposing electrodes facing each other with the dielectric layer interposed therebetween.

作用 本発明のセラミック多層配線基板は、絶縁層と誘電体層
がそれぞれ同質のガラスセラミックを含む混合物で構成
されているため、焼成時の収縮過程が近似し焼成後にお
いても反りや変形が無いものとなる。さらにコンデンサ
容量においても従来のアルミナ系多層配線基板に比べて
大きな容量を得ることができる。
Action The ceramic multilayer wiring board of the present invention, in which the insulating layer and the dielectric layer are each composed of a mixture containing the same quality of glass ceramic, the shrinking process during firing is similar and there is no warpage or deformation even after firing. Becomes Further, as for the capacitor capacity, it is possible to obtain a larger capacity than that of the conventional alumina-based multilayer wiring board.

実施例 以下、本発明の一実施例のセラミック多層基板について
第1図を参照して説明する。第1図において、絶縁層8
はホウケイ酸鉛系のガラスセラミック9とアルミナ系セ
ラミックからなるフィラー成分10の混合物で構成され、
誘電体層11は上記ガラスセラミック9と同一組成のガラ
スセラミック12と、少なくともチタン酸バリウムあるい
は鉛を含むペロブスカイト構造をもつセラミックからな
るフィラー成分13により構成されている。そして、導電
パターン部14と電極15とよりなる導体層は銀や銅であ
り、誘電体層11を介して互いに対向するように電極15を
設けてコンデンサが形成されている。以上が900℃で空
気中もしくは、窒素などの還元雰囲気中で焼成を行った
後のセラミック多層配線基板である。つぎに、焼成前の
セラミック多層配線基板の作成過程を説明する。
EXAMPLE Hereinafter, a ceramic multilayer substrate of an example of the present invention will be described with reference to FIG. In FIG. 1, the insulating layer 8
Is composed of a mixture of a lead borosilicate glass ceramic 9 and a filler component 10 composed of an alumina ceramic,
The dielectric layer 11 is composed of a glass ceramic 12 having the same composition as the glass ceramic 9 and a filler component 13 made of a ceramic having a perovskite structure containing at least barium titanate or lead. The conductor layer composed of the conductive pattern portion 14 and the electrode 15 is silver or copper, and the electrode 15 is provided so as to face each other with the dielectric layer 11 in between to form a capacitor. The above is the ceramic multilayer wiring board after firing at 900 ° C. in air or in a reducing atmosphere such as nitrogen. Next, a process for producing the ceramic multilayer wiring board before firing will be described.

絶縁層8となるグリーンシートは次のように作成され
る。平均粒径が約1.8μmのホウケイ酸鉛系のガラス粉
末とフィラー成分10として平均粒径が約1.8μmのアル
ミナ系セラミックを重量混合比(以下混合比という)で
45対55の粉末をアクリル系バインダーを用いてグリーン
シート化する。また、誘電体層11となるグリーンシート
は次のように作成される。絶縁層8で用いたガラスセラ
ミック9と同一組成の平均粒径が約1.8μmのホウケイ
酸鉛系のガラス粉末とフィラー成分13として平均粒径が
約1.2μmで比誘電率が約5000のチタン酸バリウム粉
末、あるいは平均粒径が約1.5μmで比誘電率が約5000
の鉛を含むペロブスカイト構造をもつセラミック粉末を
混合比で45対55に混合した粉末をアクリル系バインダー
を用いてグリーンシート化する。しかる後、前記絶縁層
8および誘電体層11の各グリーンシートに導電パターン
部14と電極15として、銀もしくは銅を印刷し乾燥後に前
記名グリーンシートを計4枚積層して多層化したもので
ある。次に、表1に今回検討を行った材料の組合せを一
覧表にして示す。表中の記号でA,B,C,Dは、A……ホウ
ケイ酸鉛系のガラス粉末、B……アルミナ系セラミック
粉末、C……鉛を含むペロブスカイト構造をもつセラミ
ック粉末、D……チタン酸バリウム粉末のことである。
The green sheet to be the insulating layer 8 is created as follows. A lead borosilicate glass powder having an average particle size of about 1.8 μm and an alumina ceramic having an average particle size of about 1.8 μm as the filler component 10 are mixed at a weight mixing ratio (hereinafter referred to as a mixing ratio).
45:55 powder is made into a green sheet using an acrylic binder. Further, the green sheet that becomes the dielectric layer 11 is created as follows. Lead borosilicate glass powder having the same composition as that of the glass ceramic 9 used in the insulating layer 8 and having an average particle size of about 1.8 μm, and titanic acid having a filler component 13 having an average particle size of about 1.2 μm and a relative dielectric constant of about 5000. Barium powder, or an average particle size of about 1.5 μm and a relative dielectric constant of about 5000
A ceramic powder having a perovskite structure containing lead is mixed at a mixing ratio of 45 to 55 to form a green sheet using an acrylic binder. After that, silver or copper is printed as the conductive pattern portion 14 and the electrode 15 on each green sheet of the insulating layer 8 and the dielectric layer 11, and after drying, a total of four green sheets are laminated to form a multilayer. is there. Next, Table 1 shows a list of material combinations examined this time. In the table, A, B, C, D are A ... Lead borosilicate glass powder, B ... Alumina ceramic powder, C ... Lead-containing ceramic powder having a perovskite structure, D ... Titanium. It is barium acid powder.

そして、表1に示した試料番号1〜4のうち試料番号1,
2は900℃の空気中で焼成され、試料番号3,4は900℃の窒
素雰囲気中で焼成された後の多層配線基板の特性を表2
に示す。表2中の試料番号1〜4は表1中の試料番号1
〜4にそれぞれ対応するとともに、IRは絶縁抵抗で単位
はΩ・cm、εは比誘電率、tanδは誘電正接であり、ε
及びtanδの各測定は10KHzにて行ったものである。
And among the sample numbers 1 to 4 shown in Table 1, the sample number 1
No. 2 is fired in air at 900 ° C, and sample Nos. 3 and 4 show the characteristics of the multilayer wiring board after fired in a nitrogen atmosphere at 900 ° C.
Shown in. Sample numbers 1 to 4 in Table 2 are sample numbers 1 in Table 1.
Corresponding to ~ 4, IR is insulation resistance, unit is Ω · cm, ε is relative permittivity, tanδ is dielectric loss tangent, ε
And tan δ are measured at 10 KHz.

表2に示すように、従来の問題であったセラミック多層
配線基板の反り・変形は絶縁層8と誘電体層11にそれぞ
れ同一組成のガラスセラミック9,12を有することにより
解消された。また、焼成された絶縁層8は、焼成された
ガラスセラミック9の中に焼成されたフィラー成分10が
点在する形をとり、焼成された誘電体層11は焼成された
ガラスセラミック12の中に焼成されたフィラー成分13が
点在する形をとる。したがって、大きな比誘電率をもつ
誘電体層11となるため、大容量のコンデンサを形成する
ことができる。尚、本実施例で用いた鉛を含むペロブス
カイト構造をもつセラミックやチタン酸バリウムの比誘
電率は約5000程度のものであったが、他に比誘電率が15
000〜20000の鉛を含むペロブスカイト構造をもつセラミ
ックやチタン酸バリウムがあり、これらの材料を用いる
と誘電体層9の比誘電率をさらに高めることができる。
また、導電パターン部14と電極15からなる導体層に銅を
使用するときには、還元雰囲気中で焼成を行う必要があ
るが、従来の誘電体材料は還元雰囲気で900℃焼成を行
うと絶縁抵抗が著しく低化し、コンデンサの機能を失っ
てしまう為に導電パターン部14と電極15に銅を使用する
ことができなかった。しかし、本発明の誘電体材料はガ
ラスセラミック12にてフィラー成分13が還元雰囲気から
遮断されるため、フィラー成分13は還元の影響をあまり
うけずコンデンサの機能を失わずに銅を導電パターン部
14と電極15の導体層に用いることができる。また、絶縁
層8と誘電体層11におけるガラスセラミック9,12の割合
はそれぞれ35〜65%でも反りや変形は解消されることが
わかっている。尚、ガラスセラミック9,12やフィラー成
分10,13の材質と組成及び焼成温度等の条件によって前
記割合が上記値をはずれる場合があることは言うまでも
ない。
As shown in Table 2, the warp / deformation of the conventional ceramic multilayer wiring board which has been a problem has been solved by providing the insulating layer 8 and the dielectric layer 11 with glass ceramics 9 and 12 having the same composition, respectively. Further, the fired insulating layer 8 has a form in which the fired filler component 10 is scattered in the fired glass ceramic 9, and the fired dielectric layer 11 is in the fired glass ceramic 12. The fired filler components 13 are scattered. Therefore, since the dielectric layer 11 has a large relative dielectric constant, a large capacity capacitor can be formed. The ceramic having a perovskite structure containing lead and barium titanate used in this example had a relative permittivity of about 5,000.
There are ceramics and barium titanate having a perovskite structure containing 000 to 20,000 lead, and using these materials, the relative dielectric constant of the dielectric layer 9 can be further increased.
Further, when copper is used for the conductor layer composed of the conductive pattern portion 14 and the electrode 15, it is necessary to perform firing in a reducing atmosphere. However, when a conventional dielectric material is fired at 900 ° C. in a reducing atmosphere, insulation resistance is increased. It was not possible to use copper for the conductive pattern portion 14 and the electrode 15 because the function was significantly lowered and the function of the capacitor was lost. However, in the dielectric material of the present invention, since the filler component 13 is shielded from the reducing atmosphere in the glass ceramic 12, the filler component 13 is less affected by the reduction and does not lose the function of the capacitor.
It can be used for the conductor layers of 14 and electrode 15. Further, it is known that the warpage and the deformation are eliminated even when the ratio of the glass ceramics 9 and 12 in the insulating layer 8 and the dielectric layer 11 is 35 to 65%, respectively. Needless to say, the ratio may deviate from the above value depending on the conditions such as the material and composition of the glass ceramics 9 and 12 and the filler components 10 and 13 and the firing temperature.

発明の効果 以上のように本発明によれば、絶縁層がガラスセラミッ
クとアルミナ系セラミックの混合物で構成されるととも
に、誘電体層は絶縁層と同質のガラスセラミックとアル
ミナ系セラミックよりも比誘電率の高いセラミックの混
合物で構成される為に、焼成による反りや変形がなく、
かつ大容量のコンデンサが得られる。
EFFECTS OF THE INVENTION As described above, according to the present invention, the insulating layer is made of a mixture of glass ceramics and alumina-based ceramics, and the dielectric layer has a relative dielectric constant higher than that of the glass ceramics and alumina-based ceramics having the same quality as the insulating layers. Since it is composed of a mixture of high ceramics, there is no warpage or deformation due to firing,
In addition, a large capacity capacitor can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明における一実施例のセラミック多層配線
基板の要部断面側図、第2図は従来のセラミック多層配
線基板の要部断面側図、第3図は従来の他のセラミック
多層配線基板の要部断面側図である。 8……絶縁層、9,12……ガラスセラミック、10,13……
フィラー成分、12……誘電体層、14……導電パターン
部、15……電極。
FIG. 1 is a sectional side view of an essential part of a ceramic multilayer wiring board according to an embodiment of the present invention, FIG. 2 is a sectional side view of an essential part of a conventional ceramic multilayer wiring board, and FIG. 3 is another conventional ceramic multilayer wiring board. It is a principal part sectional side view of a board | substrate. 8 ... Insulating layer, 9,12 ... Glass-ceramic, 10, 13 ...
Filler component, 12 ... Dielectric layer, 14 ... Conductive pattern part, 15 ... Electrode.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ガラスセラミックとアルミナ系セラミック
の混合物で構成された絶縁層と、前記ガラスセラミック
と同一組成のガラスセラミックと前記アルミナ系セラミ
ックよりも比誘電率の高いセラミックの混合物で構成さ
れた誘電体層とを積層し、前記誘電体層を介して互いに
対向した電極を配設することによりコンデンサを形成し
たセラミック多層配線基板。
1. A dielectric layer composed of an insulating layer made of a mixture of glass ceramic and alumina ceramic, and a mixture of a glass ceramic having the same composition as the glass ceramic and a ceramic having a relative dielectric constant higher than that of the alumina ceramic. A ceramic multilayer wiring board in which a capacitor is formed by laminating a body layer and disposing electrodes facing each other with the dielectric layer interposed therebetween.
【請求項2】電極が銅であることを特徴とする特許請求
の範囲第1項記載のセラミック多層配線基板。
2. The ceramic multilayer wiring board according to claim 1, wherein the electrode is copper.
JP62080071A 1987-04-01 1987-04-01 Ceramic multilayer wiring board Expired - Lifetime JPH0691322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080071A JPH0691322B2 (en) 1987-04-01 1987-04-01 Ceramic multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080071A JPH0691322B2 (en) 1987-04-01 1987-04-01 Ceramic multilayer wiring board

Publications (2)

Publication Number Publication Date
JPS63245994A JPS63245994A (en) 1988-10-13
JPH0691322B2 true JPH0691322B2 (en) 1994-11-14

Family

ID=13707987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080071A Expired - Lifetime JPH0691322B2 (en) 1987-04-01 1987-04-01 Ceramic multilayer wiring board

Country Status (1)

Country Link
JP (1) JPH0691322B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652229B2 (en) * 1988-12-29 1997-09-10 株式会社住友金属エレクトロデバイス Multilayer circuit ceramic substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089038A (en) * 1976-03-30 1978-05-09 E. I. Du Pont De Nemours And Co. Dielectric compositions of zirconates and/or aluminates and devices thereof
US4101952A (en) * 1976-08-17 1978-07-18 Sprague Electric Company Monolithic base-metal glass-ceramic capacitor
JPS6092697A (en) * 1983-10-26 1985-05-24 日本電気株式会社 Composite laminated ceramic part

Also Published As

Publication number Publication date
JPS63245994A (en) 1988-10-13

Similar Documents

Publication Publication Date Title
US5814366A (en) Method of manufacturing multilayered ceramic substrate
JP2753887B2 (en) Composite circuit board with built-in capacitor
US4633366A (en) Laminar electrical component with magnesium orthoborate
EP0492518B1 (en) A ceramic substrate for electronic circuit and a method for producing the same
JPS62265795A (en) Ceramic board with built-in capacitor
JPH10135073A (en) Composite ceramic electronic part and its manufacture
JP2681216B2 (en) Composite circuit board with built-in capacitor
JP4122612B2 (en) Low temperature fired ceramic circuit board
JP4578134B2 (en) Glass ceramic multilayer wiring board with built-in capacitor
JP3127797B2 (en) Glass ceramic substrate with built-in capacitor
JPH11330705A (en) Substrate containing capacitor and manufacture thereof
JPH0691322B2 (en) Ceramic multilayer wiring board
JPH0346978B2 (en)
JPH01166599A (en) Manufacture of laminated ceramic substrate
JP2753892B2 (en) Composite circuit board with built-in capacitor
JPH02121392A (en) Capacitor built-in composite circuit board and manufacture thereof
JPH0738493B2 (en) Co-fired ceramic circuit board
JP3372061B2 (en) High frequency dielectric material, resonator and method of manufacturing the same
JPH08134388A (en) Electrically conductive ink
JP2784545B2 (en) Dielectric ceramic composition for composite circuit board
JPH0555079A (en) Composite circuit board containing capacitor
JP2652229B2 (en) Multilayer circuit ceramic substrate
JPS6092697A (en) Composite laminated ceramic part
JP2989945B2 (en) Composite circuit board with built-in capacitor
JPH05299847A (en) Multilayered wiring board and dielectric material