JPH0690137A - Fir digital filter - Google Patents
Fir digital filterInfo
- Publication number
- JPH0690137A JPH0690137A JP26541892A JP26541892A JPH0690137A JP H0690137 A JPH0690137 A JP H0690137A JP 26541892 A JP26541892 A JP 26541892A JP 26541892 A JP26541892 A JP 26541892A JP H0690137 A JPH0690137 A JP H0690137A
- Authority
- JP
- Japan
- Prior art keywords
- tap coefficient
- input data
- function unit
- memory
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は位相検波回路、画像信号
処理回路等のディジタル信号処理回路に用いて好適なＦ
ＩＲ（有限インパルス応答）ディジタルフィルタに関す
る。FIELD OF THE INVENTION The present invention is suitable for use in digital signal processing circuits such as phase detection circuits and image signal processing circuits.
The present invention relates to an IR (finite impulse response) digital filter.
【０００２】[0002]
【従来の技術】従来のＦＩＲディジタルフィルタのブロ
ック構成回路を図３に示す。一般に、ＦＩＲディジタル
フィルタは入力データをｘ［ｎ］、インパルス応答を表
すタップ係数（フィルタ係数）をｈ［ｍ］（ｍ＝０，
１，２…Ｎ−１）とした場合、出力データｙ［ｎ］は入
力データｘ［ｎ］とタップ係数ｈ［ｍ］のたたみ込み、
即ち、次の〔数１〕式により求められる。2. Description of the Related Art FIG. 3 shows a block circuit of a conventional FIR digital filter. Generally, an FIR digital filter uses x [n] as input data and h [m] (m = 0, tap coefficient (filter coefficient) representing an impulse response).
1, 2, ... N-1), the output data y [n] is the convolution of the input data x [n] and the tap coefficient h [m],
That is, it is obtained by the following [Equation 1].
【０００３】[0003]
【数１】 したがって、一つの出力データ（出力値）ｙ［ｎ］を求
めるためには、図３に示す回路構成によって、前記〔数
１〕式に基づく演算処理を忠実に実行する必要があっ
た。次に、図３に示すＦＩＲディジタルフィルタ５０に
ついて具体的に説明する。[Equation 1] Therefore, in order to obtain one output data (output value) y [n], it is necessary to faithfully execute the arithmetic processing based on the equation [1] by the circuit configuration shown in FIG. Next, the FIR digital filter 50 shown in FIG. 3 will be specifically described.
【０００４】まず、入力データｘ［ｎ］は第一アドレス
発生器５２からの書込アドレスＡｗによってＲＡＭ５１
に書き込まれる。この場合、書込アドレスＡｗは、００
００H…ＦＦＦＦH，００００H…ＦＦＦＦHのようにサイ
クリックに生成され、その数は最低タップ数だけ必要に
なる。なお、入力データｘ［ｎ］を一旦ＲＡＭ５１に書
き込む理由は、データ処理の実行をハードウェア化する
際、タップ係数列の数が多くなるに従って回路規模も大
きくなり、パイプライン処理が困難になるためである。First, the input data x [n] is transferred to the RAM 51 by the write address Aw from the first address generator 52.
Written in. In this case, the write address Aw is 00
00 H ... FFFF H , 0000 H ... FFFF H are cyclically generated, and the number of them is required to be the minimum number of taps. The reason why the input data x [n] is once written in the RAM 51 is that when the data processing is implemented by hardware, the circuit scale increases as the number of tap coefficient sequences increases, and pipeline processing becomes difficult. Is.
【０００５】一方、ＲＡＭ５１に記憶された入力データ
ｘ［ｎ］は、第一アドレス発生器５２からの読出アドレ
スＡｏｒによって、書き込まれた順番に読み出され、乗
算機能部５３に付与される。この場合、タップ係数の数
が、例えば、２５６であれば、読出アドレスＡｏｒは、
００００H…００ＦＦH，０００１H…０１００H，０００
２H…０１０１H，０００３H…０１０２Hのように順番に
生成される。On the other hand, the input data x [n] stored in the RAM 51 is read in the written order by the read address Aor from the first address generator 52 and given to the multiplication function unit 53. In this case, if the number of tap coefficients is 256, for example, the read address Aor is
0000 H ... 00FF H , 0001 H ... 0100 H , 000
2 H ... 0101 H , 0003 H ... 0102 H are sequentially generated.
【０００６】他方、タップ係数ｈ［ｍ］は予めＲＯＭ５
４に格納されており、第二アドレス発生器５５からの読
出アドレスＡｏｆにより順次読み出されるとともに、乗
算機能部５３に付与される。そして、乗算機能部５３で
はタップ係数と入力データの乗算、即ち、ｈ［ｍ］・ｘ
［ｎ−ｍ］の乗算処理が実行される。また、得られた乗
算結果は加算機能部５６に付与され、乗算結果の総和、
即ち、前記〔数１〕式が求められる。On the other hand, the tap coefficient h [m] is previously stored in the ROM 5
4 and is sequentially read by the read address Aof from the second address generator 55 and given to the multiplication function unit 53. The multiplication function unit 53 multiplies the tap coefficient by the input data, that is, h [m] .x.
[Nm] multiplication processing is executed. Further, the obtained multiplication result is given to the addition function unit 56, and the sum of multiplication results,
That is, the equation [1] is obtained.
【０００７】なお、５７は前記〔数１〕式のΣ記号によ
る総和、即ち、出力データ（出力値）ｙ［ｎ］が得られ
る毎に加算機能部５６を初期化するセレクタ、５８は加
算機能部５６から得た加算結果を必要なビット数に丸め
る四捨五入機能部、５９は各ブロックにタイミング信号
を付与するタイミング信号発生器である。Reference numeral 57 is a selector for initializing the addition function unit 56 every time the summation by the Σ symbol of the formula [1], that is, output data (output value) y [n] is obtained, and 58 is an addition function. A rounding function unit that rounds the addition result obtained from the unit 56 to a required number of bits, and 59 is a timing signal generator that gives a timing signal to each block.
【０００８】[0008]
【発明が解決しようとする課題】ところで、ＦＩＲディ
ジタルフィルタは直線位相特性（固定遅延特性）をもた
せることが容易なため、位相の保持を必要とするデータ
に対するフィルタリングに利用されることも多いが、急
峻な遮断特性や阻止帯域で大きな減衰量を要求した場合
には、多数のタップ数（タップ係数）が必要となるた
め、これに伴って演算量が増加し、さらに、演算処理時
間も増加する。By the way, since an FIR digital filter can easily have a linear phase characteristic (fixed delay characteristic), it is often used for filtering data that needs to retain its phase. When a steep cutoff characteristic or a large attenuation amount in the stop band is required, a large number of taps (tap coefficients) are required, so that the amount of calculation increases and the processing time also increases. .
【０００９】しかし、上述した従来のＦＩＲディジタル
フィルタ５０は、一つの出力データ（出力値）ｙ［ｎ］
を求めるに当たり、前記〔数１〕式に基づく演算処理を
忠実に実行するため、Ｎ回の乗算処理とＮ−１回の加算
処理が必要となり、結局、演算処理時間の増大を招くと
ともに、演算処理の高速化を実現できない問題があっ
た。However, the conventional FIR digital filter 50 described above has one output data (output value) y [n].
In order to faithfully execute the arithmetic processing based on the equation [1], N times of multiplication processing and N−1 times of addition processing are necessary, which eventually leads to an increase in the arithmetic processing time and the arithmetic operation. There was a problem that high speed processing could not be realized.
【００１０】本発明はこのような従来の技術に存在する
課題を解決したものであり、演算処理の高速化を実現す
るとともに、メモリの小容量化によるコスト低減を図れ
るＦＩＲディジタルフィルタの提供を目的とする。The present invention solves the problems existing in the prior art as described above, and an object of the present invention is to provide an FIR digital filter capable of realizing high-speed arithmetic processing and cost reduction by reducing the memory capacity. And
【００１１】[0011]
【課題を解決するための手段】本発明は入力データｘ
［ｎ］に対してタップ係数ｈ［ｍ］を乗算し、かつ加算
することによりフィルタリングした出力データｙ［ｎ］
を得るＦＩＲディジタルフィルタ１を構成するに際し
て、特に、入力データｘ［ｎ］を記憶するメモリ２と、
メモリ２から同一値のタップ係数ｈ［ｍ］単位で各タッ
プ係数ｈ［ｍ］に対応する入力データｘ［ｎ］を読み出
す読出機能部３と、読み出した入力データｘ［ｎ］を同
一値のタップ係数ｈ［ｍ］単位で加算して部分和を求め
る第一加算機能部４と、部分和に対して予め設定した対
応するタップ係数ｈ［ｍ］を乗算して部分積を求める乗
算機能部５と、得られた各部分積を加算する第二加算機
能部６により構成してなることを特徴とする。この場
合、複数のタップ係数ｈ［ｍ］は一つのタップ係数ｈｉ
に近似させて用いることができる。The present invention provides input data x
Output data y [n] filtered by multiplying and adding tap coefficient h [m] to [n]
When configuring the FIR digital filter 1 for obtaining the following, in particular, a memory 2 for storing the input data x [n],
The read function unit 3 that reads the input data x [n] corresponding to each tap coefficient h [m] from the memory 2 in the unit of the same tap coefficient h [m] and the read input data x [n] having the same value A first addition function unit 4 for adding a tap coefficient h [m] to obtain a partial sum and a multiplication function unit for multiplying the partial sum by a corresponding preset tap coefficient h [m] to obtain a partial product. 5 and a second addition function unit 6 that adds each obtained partial product. In this case, the plurality of tap coefficients h [m] is one tap coefficient hi
Can be used by approximating.
【００１２】[0012]
【作用】次に、本発明に係るＦＩＲディジタルフィルタ
１の作用について説明する。Next, the operation of the FIR digital filter 1 according to the present invention will be described.
【００１３】まず、タップ係数（フィルタ係数）ｈ
［ｍ］とはディジタルフィルタのインパルス応答を表す
ものである。したがって、前記〔数１〕式におけるタッ
プ係数ｈ［ｍ］に複数の同一値が含まれ、相違値がｈｉ
（ｉ＝１，２…Ｍ）のＭ個であるとき、分配法則によ
り、前記〔数１〕式は次の〔数２〕式に書き替えること
ができる。First, the tap coefficient (filter coefficient) h
[M] represents the impulse response of the digital filter. Therefore, a plurality of the same values are included in the tap coefficient h [m] in the equation [1], and the difference value is hi.
When there are M (i = 1, 2 ... M), the equation [1] can be rewritten as the following equation 2 according to the law of distribution.
【００１４】[0014]
【数２】 これにより、乗算回数は前記〔数１〕式に基づく場合の
Ｎ回に比べ、Ｍ（Ｍ＜Ｎ）回に減少させることができ
る。なお、例えば、ｈ1＝０であれば、〔数２〕式にお
ける下記〔数３〕の部分は演算の必要がないため、０と
なるタップ係数の数だけ加算回数も減少させることがで
きる。なお、当該〔数３〕はｈ［ｍ］＝ｈ1となるｍに
対するｘ［ｎ−ｍ］の総和を意味する。[Equation 2] As a result, the number of multiplications can be reduced to M (M <N) times as compared with N times in the case of the above [Formula 1]. Note that, for example, if h 1 = 0, the following [Formula 3] part in the [Formula 2] does not need to be calculated, so that the number of additions can be reduced by the number of tap coefficients that become 0. Note that the [Equation 3] means the sum of x [n−m] with respect to m where h [m] = h 1 .
【００１５】[0015]
【数３】 このような原理に基づく本発明に係るＦＩＲディジタル
フィルタ１によれば、まず、入力データｘ［ｎ］は一旦
メモリ２に記憶される。一方、メモリ２からは読出機能
部３により同一値のタップ係数ｈ［ｍ］単位で各タップ
係数ｈ［ｍ］に対応する入力データｘ［ｎ］が読み出さ
れる。この場合、入力データｘ［ｎ］の読み出しは従来
のような一定の順番ではなく、同一値のタップ係数ｈ
［ｍ］単位で各タップ係数ｈ［ｍ］に対応する入力デー
タｘ［ｎ］のみが選択されて読み出される。そして、読
み出さた入力データｘ［ｎ］は、第一加算機能部４によ
り同一値のタップ係数ｈ［ｍ］単位で加算され、部分和
が求められるとともに、得られた部分和は乗算機能部５
に付与される。一方、タップ係数ｈ［ｍ］は予めＭ個の
相違値（ｈｉ）のみがＲＯＭ等に格納されているため、
当該部分和に対応するタップ係数ｈｉがＲＯＭ等から読
み出され、乗算機能部５に付与される。よって、乗算機
能部５により当該部分和と対応するタップ係数ｈｉが乗
算され、部分積が求められるとともに、得られた各部分
積は第二加算機能部６によって加算され、前記〔数２〕
式が求められる。[Equation 3] According to the FIR digital filter 1 according to the present invention based on such a principle, first, the input data x [n] is temporarily stored in the memory 2. On the other hand, the read function unit 3 reads the input data x [n] corresponding to each tap coefficient h [m] from the memory 2 in units of tap coefficients h [m] having the same value. In this case, the reading of the input data x [n] is not performed in a fixed order as in the past, but the tap coefficient h of the same value is used.
Only the input data x [n] corresponding to each tap coefficient h [m] is selected and read in units of [m]. Then, the read input data x [n] is added by the first addition function unit 4 in the unit of the tap coefficient h [m] of the same value to obtain a partial sum, and the obtained partial sum is multiplied by the multiplication function unit 5
Granted to. On the other hand, as for the tap coefficient h [m], only M different values (hi) are stored in advance in the ROM or the like,
The tap coefficient hi corresponding to the partial sum is read out from the ROM or the like and given to the multiplication function unit 5. Therefore, the multiplication function unit 5 multiplies the partial coefficient and the corresponding tap coefficient hi to obtain a partial product, and the obtained partial products are added by the second addition function unit 6 to obtain the above [Formula 2].
Expression is required.
【００１６】一方、ある区間において所定値を持つタッ
プ係数は複数存在するため、当該区間における複数のタ
ップ係数ｈ［ｍ］を、その区間における一つの代表値に
より近似すれば、相違値をとるタップ係数ｈｉの数（Ｍ
の値）はさらに減少し、たたみ込み演算における乗算回
数もさらに減少させることができる。On the other hand, since there are a plurality of tap coefficients having a predetermined value in a certain section, if a plurality of tap coefficients h [m] in the section are approximated by one representative value in the section, taps having different values are tapped. Number of coefficients hi (M
Value) can be further reduced, and the number of multiplications in the convolution operation can be further reduced.
【００１７】[0017]
【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments according to the present invention will be described in detail with reference to the drawings.
【００１８】まず、本発明に係るＦＩＲディジタルフィ
ルタの構成について、図１を参照して説明する。First, the structure of the FIR digital filter according to the present invention will be described with reference to FIG.
【００１９】図１中、１はＦＩＲディジタルフィルタで
あり、入力データｘ［ｎ］の入力部１１と出力データｙ
［ｎ］の出力部１２を備える。ディジタルフィルタ１に
おいて、２ｒはメモリ２を構成するＲＡＭであり、入力
部１１から入力する入力データｘ［ｎ］を記憶する。ま
た、１３は第一アドレス発生器であり、ＲＡＭ２ｒに入
力データｘ［ｎ］を書き込む際の書込アドレスＡｗを生
成するとともに、ＲＡＭ２ｒから同一値のタップ係数ｈ
［ｍ］単位で各タップ係数ｈ［ｍ］に対応する入力デー
タｘ［ｎ］を読み出すための読出アドレスＡｒを生成す
る。なお、第一アドレス発生器１３は前記読出機能部３
を構成する。In FIG. 1, reference numeral 1 denotes an FIR digital filter, which has an input section 11 for input data x [n] and output data y.
The output unit 12 of [n] is provided. In the digital filter 1, 2r is a RAM that constitutes the memory 2 and stores the input data x [n] input from the input unit 11. A first address generator 13 generates a write address Aw for writing the input data x [n] in the RAM 2r, and outputs the same tap coefficient h from the RAM 2r.
A read address Ar for reading the input data x [n] corresponding to each tap coefficient h [m] is generated in units of [m]. The first address generator 13 is the read function unit 3
Make up.
【００２０】一方、４は第一加算機能部であり、同一値
のタップ係数ｈ［ｍ］単位でｈ各タップ係数ｈ［ｍ］
（ｈｉ）に対応して読み出した入力データｘ［ｎ］を加
算し、部分和、即ち、前記〔数３〕（ｈ［ｍ］＝ｈ1の
場合）を求める。また、５は乗算機能部であり、部分和
に対して対応するタップ係数ｈ［ｍ］（ｈｉ）を乗算し
て部分積、即ち、下記〔数４〕（ｈ［ｍ］＝ｈ1の場
合）を求める。On the other hand, 4 is a first addition function unit, and each tap coefficient h [m] in units of tap coefficient h [m] of the same value.
The read input data x [n] corresponding to (hi) is added to obtain the partial sum, that is, [Equation 3] (when h [m] = h 1 ). Reference numeral 5 denotes a multiplication function unit, which multiplies the partial sum by the corresponding tap coefficient h [m] (hi), that is, a partial product, that is, in the case of [Equation 4] (h [m] = h 1 ) ).
【００２１】[0021]
【数４】 なお、１４は前記〔数３〕が求められる毎に、第一加算
機能部４を初期化するセレクタである。[Equation 4] Reference numeral 14 is a selector that initializes the first addition function unit 4 every time the above [Formula 3] is obtained.
【００２２】他方、１５はＲＯＭであり予め設定された
タップ係数ｈｉが格納されている。この場合、格納する
タップ係数ｈｉは複数のタップ係数ｈ［ｍ］を一つに近
似したタップ係数である。即ち、ある区間において所定
値を持つタップ係数は複数存在するため、当該区間にお
ける複数のタップ係数ｈ［ｍ］を、その区間における一
つの代表値により近似したものである。これにより、相
違値をとるタップ係数ｈ［ｍ］の数を減少させることが
できるとともに、たたみ込み演算における乗算回数を減
少させることができ、ＲＯＭ１５の小容量化が可能とな
る。On the other hand, reference numeral 15 is a ROM in which preset tap coefficients hi are stored. In this case, the stored tap coefficient hi is a tap coefficient obtained by approximating a plurality of tap coefficients h [m] into one. That is, since there are a plurality of tap coefficients having a predetermined value in a certain section, the plurality of tap coefficients h [m] in the section are approximated by one representative value in the section. As a result, the number of tap coefficients h [m] having different values can be reduced, the number of multiplications in the convolution operation can be reduced, and the ROM 15 can be downsized.
【００２３】また、１６は第二アドレス発生器であり、
ＲＯＭ１５から目的のタップ係数ｈｉを読み出すための
読出アドレスＡｆを生成する。一方、６は第二加算機能
部であり、乗算機能部５から得られた各部分積を加算、
即ち、前記〔数４〕の総和となる〔数２〕式を求める。
なお、１７は前記〔数２〕式におけるｙ［ｎ］が求めら
れる毎に、第二加算機能部６を初期化するセレクタであ
る。Reference numeral 16 is a second address generator,
A read address Af for generating the target tap coefficient hi from the ROM 15 is generated. On the other hand, 6 is a second addition function unit, which adds each partial product obtained from the multiplication function unit 5,
That is, the formula [2], which is the sum of the formula [4], is obtained.
Reference numeral 17 is a selector that initializes the second addition function unit 6 each time y [n] in the above-mentioned [Equation 2] is obtained.
【００２４】その他、１８は第二加算機能部６から得た
加算結果を必要なビット数に丸める四捨五入機能部、１
９は各ブロックにタイミング信号を付与するタイミング
信号発生器である。また、各ブロックにおける機能はハ
ードウェア、ソフトウェアのいずれによっても実現でき
る。In addition, reference numeral 18 denotes a rounding function unit for rounding the addition result obtained from the second addition function unit 6 into a required number of bits, 1
Reference numeral 9 is a timing signal generator that gives a timing signal to each block. Further, the function in each block can be realized by either hardware or software.
【００２５】次に、本発明に係るＦＩＲディジタルフィ
ルタ１の機能について、図１を参照して説明する。Next, the function of the FIR digital filter 1 according to the present invention will be described with reference to FIG.
【００２６】まず、入力データｘ［ｎ］は第一アドレス
発生器１３からの書込アドレスＡｗによってＲＡＭ２ｒ
に書き込まれる。この場合、書込アドレスＡｗは、従来
と同様、００００H…ＦＦＦＦH，００００H…ＦＦＦＦH
のようにサイクリックに生成され、また、書込アドレス
Ａｗの数は最低タップ数だけ必要になる。First, the input data x [n] is written into the RAM 2r by the write address Aw from the first address generator 13.
Written in. In this case, the write address Aw is 0000 H ... FFFF H , 0000 H ... FFFF H , as in the conventional case.
As described above, the number of write addresses Aw is required to be the minimum number of taps.
【００２７】一方、ＲＡＭ２ｒに記憶された入力データ
ｘ［ｎ］は、第一アドレス発生器１３からの読出アドレ
スＡｒによって読み出され、第一加算機能部４に付与さ
れる。この場合、タップ係数がｈｉ（ｉ＝１，２…Ｍ）
とすれば、読出アドレスＡｒはタップ係数単位で読み出
しを行う。即ち、タップ係数ｈ1が乗じられる入力デー
タｘ［ｎ］をＲＡＭ２ｒから選択的に読み出すととも
に、順次、各タップ係数ｈ2…が乗じられる入力データ
ｘ［ｎ］をＲＡＭ２ｒから選択的に読み出す。On the other hand, the input data x [n] stored in the RAM 2r is read by the read address Ar from the first address generator 13 and given to the first addition function unit 4. In this case, the tap coefficient is hi (i = 1, 2 ... M)
Then, the read address Ar is read in units of tap coefficients. That is, the input data x [n] multiplied by the tap coefficient h 1 is selectively read from the RAM 2r, and the input data x [n] multiplied by each tap coefficient h 2 ... Is selectively read from the RAM 2r.
【００２８】そして、読み出さた入力データｘ［ｎ］
は、第一加算機能部４により各タップ係数ｈ1，ｈ2…単
位で加算され、部分和（前記〔数３〕）が求められると
ともに、得られた部分和は乗算機能部５に付与される。
この際、セレクタ１４により、当該〔数３〕が求められ
る毎に、第一加算機能部４が初期化される。Then, the read input data x [n]
Are added in units of tap coefficients h 1 , h 2 ... By the first addition function unit 4 to obtain a partial sum (the above [Formula 3]), and the obtained partial sum is given to the multiplication function unit 5. It
At this time, the first addition function unit 4 is initialized every time the selector 14 obtains the [Equation 3].
【００２９】一方、タップ係数ｈｉは予めＲＯＭ１５に
格納されている。したがって、第一加算機能部４から得
る部分和に対応するタップ係数ｈｉは、第二アドレス発
生器１６からの読出アドレスＡｆによりＲＯＭ１５から
読み出され、乗算機能部５に付与される。On the other hand, the tap coefficient hi is stored in the ROM 15 in advance. Therefore, the tap coefficient hi corresponding to the partial sum obtained from the first addition function unit 4 is read from the ROM 15 by the read address Af from the second address generator 16 and given to the multiplication function unit 5.
【００３０】よって、乗算機能部５により当該部分和と
対応するタップ係数ｈｉが乗算され、前記〔数４〕の部
分積が求められるとともに、得られた各部分積は第二加
算機能部６によって加算され、〔数４〕の総和となる
〔数２〕式が求められる。Therefore, the multiplication function unit 5 multiplies the partial sum and the corresponding tap coefficient hi to obtain the partial product of [Equation 4], and the obtained partial products are calculated by the second addition function unit 6. Equation 2 is added to obtain the sum of Equation 4, and Equation 2 is obtained.
【００３１】なお、一例として、タップ数が３０１の場
合、近似により３０の相違値まで圧縮できる。また、こ
れにより、乗算回数は２９回、加算回数は１１７回とな
る。図２はこのような条件による本発明に係るＦＩＲデ
ィジタルフィルタ１のフィルタ特性Ｐｎと従来における
ＦＩＲディジタルフィルタ５０（図３）のフィルタ特性
Ｐｏを対比して示す。図２から明らかなように、本発明
に係るＦＩＲディジタルフィルタ１によれば、従来のデ
ィジタルフィルタ５０に対して乗算回数及び加算回数を
大幅に減少させても、十分なフィルタ特性が得られる。
特に、タップ係数の近似は遮断特性にはほとんど影響を
与えないため、急峻な遮断特性を得るべくタップ数を増
大させる場合であっても、少ない演算量で高速処理が可
能となり極めて有効である。As an example, when the number of taps is 301, it is possible to compress to 30 different values by approximation. Further, as a result, the number of multiplications is 29 and the number of additions is 117. FIG. 2 shows the filter characteristic Pn of the FIR digital filter 1 according to the present invention and the filter characteristic Po of the conventional FIR digital filter 50 (FIG. 3) under these conditions in comparison. As is apparent from FIG. 2, according to the FIR digital filter 1 of the present invention, sufficient filter characteristics can be obtained even if the number of multiplications and the number of additions are significantly reduced as compared with the conventional digital filter 50.
In particular, the approximation of the tap coefficient has almost no effect on the cutoff characteristic. Therefore, even when the number of taps is increased to obtain a steep cutoff characteristic, high speed processing can be performed with a small amount of calculation, which is extremely effective.
【００３２】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではない。
例えば、複数のタップ係数は一つのタップ係数に近似さ
せて用いたが、必ずしも近似しなくてもよい。その他、
細部の構成において本発明の要旨を逸脱しない範囲で任
意に変更できる。The embodiment has been described in detail above.
The present invention is not limited to such an embodiment.
For example, although a plurality of tap coefficients are used by being approximated to one tap coefficient, they are not necessarily approximated. Other,
The detailed configuration can be arbitrarily changed without departing from the gist of the present invention.
【００３３】[0033]
【発明の効果】このように、本発明に係るＦＩＲディジ
タルフィルタは、入力データを記憶するメモリと、メモ
リから同一値のタップ係数単位で各タップ係数に対応す
る入力データを読み出す読出機能部と、読み出した入力
データを同一値のタップ係数単位で加算して部分和を求
める第一加算機能部と、部分和に対して予め設定した対
応するタップ係数を乗算して部分積を求める乗算機能部
と、得られた各部分積を加算する第二加算機能部を備え
てなるため、乗算処理回数及び加算処理回数を大幅に減
少させることができ、演算処理の高速化を実現できると
ともに、メモリ（ＲＯＭ）の小容量化によるコスト低減
を図れるという顕著な効果を奏する。As described above, the FIR digital filter according to the present invention includes a memory for storing input data, a read function unit for reading out the input data corresponding to each tap coefficient in units of tap coefficients having the same value from the memory. A first addition function unit for adding the read input data in tap coefficient units of the same value to obtain a partial sum; and a multiplication function unit for multiplying the partial sum by a corresponding tap coefficient set in advance to obtain a partial product. Since the second addition function unit for adding each obtained partial product is provided, the number of multiplication processes and the number of addition processes can be significantly reduced, and the operation process can be speeded up, and the memory (ROM The remarkable effect that the cost can be reduced by reducing the capacity of (1).
【図１】本発明に係るＦＩＲディジタルフィルタのブロ
ック回路図、FIG. 1 is a block circuit diagram of an FIR digital filter according to the present invention,
【図２】同ＦＩＲディジタルフィルタの周波数対振幅応
答図、FIG. 2 is a frequency vs. amplitude response diagram of the same FIR digital filter;
【図３】従来の技術に係るＦＩＲディジタルフィルタの
ブロック回路図、FIG. 3 is a block circuit diagram of a FIR digital filter according to a conventional technique,
１ ＦＩＲディジタルフィルタ ２ メモリ ３ 読出機能部 ４ 第一加算機能部 ５ 乗算機能部 ６ 第二加算機能部 1 FIR Digital Filter 2 Memory 3 Read Function Section 4 First Addition Function Section 5 Multiplication Function Section 6 Second Addition Function Section
Claims (2)
し、かつ加算することによりフィルタリングした出力デ
ータを得るＦＩＲディジタルフィルタにおいて、入力デ
ータを記憶するメモリと、メモリから同一値のタップ係
数単位で各タップ係数に対応する入力データを読み出す
読出機能部と、読み出した入力データを同一値のタップ
係数単位で加算して部分和を求める第一加算機能部と、
部分和に対して予め設定した対応するタップ係数を乗算
して部分積を求める乗算機能部と、得られた各部分積を
加算する第二加算機能部を備えてなることを特徴とする
ＦＩＲディジタルフィルタ。1. An FIR digital filter that obtains filtered output data by multiplying and adding input data with a tap coefficient, and a memory for storing the input data and a tap coefficient unit having the same value from the memory. A read function unit for reading input data corresponding to the tap coefficient, a first addition function unit for adding the read input data in units of tap coefficients having the same value to obtain a partial sum,
An FIR digital signal characterized by comprising a multiplication function unit for multiplying a partial sum by a corresponding tap coefficient set in advance to obtain a partial product, and a second addition function unit for adding each obtained partial product. filter.
近似させて用いることを特徴とする請求項１記載のＦＩ
Ｒディジタルフィルタ。2. The FI according to claim 1, wherein a plurality of tap coefficients are approximated to one tap coefficient for use.
R digital filter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26541892A JPH0690137A (en) | 1992-09-07 | 1992-09-07 | Fir digital filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26541892A JPH0690137A (en) | 1992-09-07 | 1992-09-07 | Fir digital filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690137A true JPH0690137A (en) | 1994-03-29 |
Family
ID=17416887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26541892A Pending JPH0690137A (en) | 1992-09-07 | 1992-09-07 | Fir digital filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690137A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657008B1 (en) * | 2004-12-07 | 2006-12-14 | 한국전자통신연구원 | Fir filter of ds-cdma uwb modem transmitter and control method thereof |
| US8271567B2 (en) | 2007-09-26 | 2012-09-18 | Intersil Americas Inc. | Methods and systems for compression, storage, and generation of digital filter coefficients |
-
1992
- 1992-09-07 JP JP26541892A patent/JPH0690137A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657008B1 (en) * | 2004-12-07 | 2006-12-14 | 한국전자통신연구원 | Fir filter of ds-cdma uwb modem transmitter and control method thereof |
| US8271567B2 (en) | 2007-09-26 | 2012-09-18 | Intersil Americas Inc. | Methods and systems for compression, storage, and generation of digital filter coefficients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866647A (en) | Continuously variable digital delay circuit | |
| US5511015A (en) | Double-accumulator implementation of the convolution function | |
| US4843581A (en) | Digital signal processor architecture | |
| EP0373468B1 (en) | A pipelined processor for implementing the least-mean-squares algorithm | |
| GB2303009A (en) | Finite impulse response filter | |
| US5729483A (en) | Implementation of a digital interpolation filter and method | |
| WO2000039926A1 (en) | Efficient convolution method and apparatus | |
| US4118784A (en) | Differential DFT digital filtering device | |
| JPH0690137A (en) | Fir digital filter | |
| EP0037130B1 (en) | Arrangement for calculating the discrete fourier transform by means of two circular convolutions | |
| US5040137A (en) | Random access FIR filtering | |
| US6058406A (en) | Variable length fractional bandwidth low-pass filtering | |
| JP2004527025A (en) | Pyramid filter without multiplier | |
| JP3177358B2 (en) | Digital filter | |
| Iruleswari et al. | Design and Implementation of distributed arithmetic technique based FIR filter using lookup table | |
| KR950002072B1 (en) | Digital filter | |
| JPH06196969A (en) | Finite impulse response filter | |
| JPH06216715A (en) | Digital filter | |
| KR0133403B1 (en) | An 1-dimension fir filter having symmetric coefficients | |
| Tjahjadi et al. | Non-recursive digital FIR filter implementation using stored square ROM multipliers | |
| JPH05283979A (en) | Fir type filter | |
| JPH06216716A (en) | Digital filter | |
| JPH0374530B2 (en) | ||
| JPH06181427A (en) | Digital filter | |
| JPH03211910A (en) | Digital filter |