JPH0690126A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH0690126A JPH0690126A JP4239465A JP23946592A JPH0690126A JP H0690126 A JPH0690126 A JP H0690126A JP 4239465 A JP4239465 A JP 4239465A JP 23946592 A JP23946592 A JP 23946592A JP H0690126 A JPH0690126 A JP H0690126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- switch
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【目的】スイッチングされた後のアナログ出力信号の基
準電圧レベル（黒レベル）が変動無く確保され、ＤＣ特
性の精度を上げることができるアナログスイッチ回路を
構成する。 【構成】ＰＮＰトランジスタのバッファ回路１，２から
２系統のアナログ信号を入力として取り込む。スイッチ
回路３，４には、バッファ回路１，２に用いたトランジ
スタと同特性のＰＮＰトランジスタによる電圧設定ダイ
オード回路を備えている。そのスイッチ回路３，４によ
りスイッチングされた両系統のアナログ信号は加算回路
５により加算されて出力される。信号発生回路６により
スイッチ回路３，４のＯＮ／ＯＦＦをコントロールす
る。
準電圧レベル（黒レベル）が変動無く確保され、ＤＣ特
性の精度を上げることができるアナログスイッチ回路を
構成する。 【構成】ＰＮＰトランジスタのバッファ回路１，２から
２系統のアナログ信号を入力として取り込む。スイッチ
回路３，４には、バッファ回路１，２に用いたトランジ
スタと同特性のＰＮＰトランジスタによる電圧設定ダイ
オード回路を備えている。そのスイッチ回路３，４によ
りスイッチングされた両系統のアナログ信号は加算回路
５により加算されて出力される。信号発生回路６により
スイッチ回路３，４のＯＮ／ＯＦＦをコントロールす
る。
Description
【０００１】
【産業上の利用分野】本発明は、信号となるアナログ情
報を開閉することで必要な信号を伝達させるスイッチに
関し、特に出力信号のＤＣ特性を確保するアナログスイ
ッチ回路に関する。
報を開閉することで必要な信号を伝達させるスイッチに
関し、特に出力信号のＤＣ特性を確保するアナログスイ
ッチ回路に関する。
【０００２】
【従来の技術】アナログスイッチとは、信号となるアナ
ログ情報を開閉して必要な信号を伝達するものであり、
基本的に機械的リレー等を用いたシリーズ・パス型と半
導体特性を用いたシャント型のスイッチがある。その中
で、バイポーラ・トランジスタを用いたシャント型スイ
ッチは、以下のメリットが有り、弱電流を扱う回路で
は、主流となっている。 ・機械的リレーのスイッチに比べて、スイッチ速度が速
い。 ・ＦＥＴ、高速ダイオード・ブリッジ構成に比べて、安
価でかつ簡易な構成である。 ・スイッチ時のオン抵抗が低い。 ・ドライブ方法が容易である。
ログ情報を開閉して必要な信号を伝達するものであり、
基本的に機械的リレー等を用いたシリーズ・パス型と半
導体特性を用いたシャント型のスイッチがある。その中
で、バイポーラ・トランジスタを用いたシャント型スイ
ッチは、以下のメリットが有り、弱電流を扱う回路で
は、主流となっている。 ・機械的リレーのスイッチに比べて、スイッチ速度が速
い。 ・ＦＥＴ、高速ダイオード・ブリッジ構成に比べて、安
価でかつ簡易な構成である。 ・スイッチ時のオン抵抗が低い。 ・ドライブ方法が容易である。
【０００３】次に、従来の回路例について図面を参照し
て説明する。図３は従来例のシャント型トランジスタス
イッチ回路の回路図、図４は従来例の一定バイアス電圧
を備えたシャント型スイッチ回路の回路図である。
て説明する。図３は従来例のシャント型トランジスタス
イッチ回路の回路図、図４は従来例の一定バイアス電圧
を備えたシャント型スイッチ回路の回路図である。
【０００４】まず、バイポーラ・トランジスタを用いた
シャント型スイッチの基本的構成を図３に示す。
シャント型スイッチの基本的構成を図３に示す。
【０００５】この回路では、トランジスタＯＦＦ時に入
力信号を出力に伝達し（スイッチＯＮ）、トランジスタ
ＯＮ時に出力端子が短絡され入力信号は出力に伝達され
ない（スイッチOFF ）。
力信号を出力に伝達し（スイッチＯＮ）、トランジスタ
ＯＮ時に出力端子が短絡され入力信号は出力に伝達され
ない（スイッチOFF ）。
【０００６】また、この回路のトランジスタのＯＮ／Ｏ
ＦＦは、ＴＴＬレベルの信号でコントロールしている。
この回路構成を基に、２系統のアナログ信号をスイッチ
ングし、どちらか１系統の信号を出力し伝達する回路
で、ＤＣ特性を確保したアナログ信号出力ができる回路
構成を図４に示す。
ＦＦは、ＴＴＬレベルの信号でコントロールしている。
この回路構成を基に、２系統のアナログ信号をスイッチ
ングし、どちらか１系統の信号を出力し伝達する回路
で、ＤＣ特性を確保したアナログ信号出力ができる回路
構成を図４に示す。
【０００７】この回路は、スイッチングのトランジスタ
に、分圧抵抗とコンデンサを用いて一定のオフセット電
圧を与え、トランジスタＯＮ時（スイッチＯＦＦ）の電
圧レベルの保持を行い、ＤＣ特性を確保した信号を出力
させる。
に、分圧抵抗とコンデンサを用いて一定のオフセット電
圧を与え、トランジスタＯＮ時（スイッチＯＦＦ）の電
圧レベルの保持を行い、ＤＣ特性を確保した信号を出力
させる。
【０００８】
【発明が解決しようとする課題】上述した従来の回路構
成で、スイッチングされた後のアナログ出力信号のＤＣ
特性を考えてみると、図３のようなトランジスタスイッ
チ回路では、トランジスタＯＮ時（スイッチＯＦＦ）に
トランジスタのＶCEが０Ｖにならずに残留電圧（オフセ
ット電圧）が発生するという欠点があり、ＤＣ特性が確
保できない。その改善として、図４に示すスイッチング
のトランジスタに一定のバイアス電圧を与えるスイッチ
回路構成が考えられるが、分圧抵抗の精度のばらつき
や、コンデンサとトランジスタの内部抵抗での積分回路
の影響等による保持電圧レベルの不安定さがあり、ＤＣ
特性の精度を上げるまで至っていない。その回路構成に
よる装置で現象を考えてみると、例えば、アナログ信号
をビデオ映像信号として使ったとき、２系統のビデオ映
像信号で１つの映像画面内のある領域に他の映像画面を
はめ込み表示（スーパーインポーズ等）させた場合で、
上記回路構成でスイッチされ出力した映像信号のはめ込
み画面は、２系統それぞれのＤＣ特性の違いにより、画
面内の黒レベルが合わず明るさが変わる問題が発生す
る。本発明の目的は、上記の欠点を解消し、スイッチン
グされた後のアナログ出力信号の基準電圧レベル（黒レ
ベル）が変動無く確保され、ＤＣ特性の精度を上げるこ
とができるアナログスイッチ回路の構成のアナログスイ
ッチ回路を提供することにある。
成で、スイッチングされた後のアナログ出力信号のＤＣ
特性を考えてみると、図３のようなトランジスタスイッ
チ回路では、トランジスタＯＮ時（スイッチＯＦＦ）に
トランジスタのＶCEが０Ｖにならずに残留電圧（オフセ
ット電圧）が発生するという欠点があり、ＤＣ特性が確
保できない。その改善として、図４に示すスイッチング
のトランジスタに一定のバイアス電圧を与えるスイッチ
回路構成が考えられるが、分圧抵抗の精度のばらつき
や、コンデンサとトランジスタの内部抵抗での積分回路
の影響等による保持電圧レベルの不安定さがあり、ＤＣ
特性の精度を上げるまで至っていない。その回路構成に
よる装置で現象を考えてみると、例えば、アナログ信号
をビデオ映像信号として使ったとき、２系統のビデオ映
像信号で１つの映像画面内のある領域に他の映像画面を
はめ込み表示（スーパーインポーズ等）させた場合で、
上記回路構成でスイッチされ出力した映像信号のはめ込
み画面は、２系統それぞれのＤＣ特性の違いにより、画
面内の黒レベルが合わず明るさが変わる問題が発生す
る。本発明の目的は、上記の欠点を解消し、スイッチン
グされた後のアナログ出力信号の基準電圧レベル（黒レ
ベル）が変動無く確保され、ＤＣ特性の精度を上げるこ
とができるアナログスイッチ回路の構成のアナログスイ
ッチ回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明のアナログスイッ
チ回路は、２系統以上のアナログ信号を入力として取り
込むバッファ回路と、バッファ回路に用いたトランジス
タと同特性のトランジスタによる電圧設定ダイオード回
路を備えたスイッチ回路と、スイッチ回路でスイッチン
グされた各系統のアナログ信号を合わせる加算回路とを
有している。
チ回路は、２系統以上のアナログ信号を入力として取り
込むバッファ回路と、バッファ回路に用いたトランジス
タと同特性のトランジスタによる電圧設定ダイオード回
路を備えたスイッチ回路と、スイッチ回路でスイッチン
グされた各系統のアナログ信号を合わせる加算回路とを
有している。
【作用】上記回路構成の手段により、各系統のアナログ
信号を入力として取り込むバッファ回路からの信号は、
以下の出力信号が得られる。
信号を入力として取り込むバッファ回路からの信号は、
以下の出力信号が得られる。
【００１０】スイッチングによる出力信号は、バッファ
回路に用いたトランジスタと同特性のトランジスタのダ
イオード回路により、バッファ回路のベース・エミッタ
間バイアス電圧と同じ一定電圧レベル値をスイッチ回路
のバイアス電圧として扱うことで、ＤＣ特性を常にバッ
ファ回路のバイアス電圧値に確保することができる。よ
って、スイッチ回路のスイッチＯＦＦ時では、常にバッ
ファ回路のバイアス電圧値が出力されている。スイッチ
ング後にＤＣ特性が確保された各系統のアナログ信号
は、バッファ回路に用いたトランジスタとコンプリメン
タリ（相補対称）なトランジスタを用いたバッファ構成
の加算回路により、基準のＤＣレベルが変動しないアナ
ログ信号の出力が取り出せるように作用する。
回路に用いたトランジスタと同特性のトランジスタのダ
イオード回路により、バッファ回路のベース・エミッタ
間バイアス電圧と同じ一定電圧レベル値をスイッチ回路
のバイアス電圧として扱うことで、ＤＣ特性を常にバッ
ファ回路のバイアス電圧値に確保することができる。よ
って、スイッチ回路のスイッチＯＦＦ時では、常にバッ
ファ回路のバイアス電圧値が出力されている。スイッチ
ング後にＤＣ特性が確保された各系統のアナログ信号
は、バッファ回路に用いたトランジスタとコンプリメン
タリ（相補対称）なトランジスタを用いたバッファ構成
の加算回路により、基準のＤＣレベルが変動しないアナ
ログ信号の出力が取り出せるように作用する。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の一実施例のアナログスイッ
チ回路の回路図である。図１において、本実施例のアナ
ログスイッチ回路は、２系統のアナログ信号を入力とし
て取り込むＰＮＰトランジスタのバッファ回路１，２
と、バッファ回路１，２に用いたトランジスタと同特性
のＰＮＰトランジスタによる電圧設定ダイオード回路を
備えたスイッチ回路３，４と、スイッチングされた各系
統のアナログ信号を合わせる加算回路５と、トランジス
タのＯＮ／ＯＦＦをコントロールする信号発生回路６と
で構成されている。
チ回路の回路図である。図１において、本実施例のアナ
ログスイッチ回路は、２系統のアナログ信号を入力とし
て取り込むＰＮＰトランジスタのバッファ回路１，２
と、バッファ回路１，２に用いたトランジスタと同特性
のＰＮＰトランジスタによる電圧設定ダイオード回路を
備えたスイッチ回路３，４と、スイッチングされた各系
統のアナログ信号を合わせる加算回路５と、トランジス
タのＯＮ／ＯＦＦをコントロールする信号発生回路６と
で構成されている。
【００１３】図１に示す本実施例の回路構成を基に、ス
イッチングの動作概要を図２に示す信号波形を用いて以
下に説明する。
イッチングの動作概要を図２に示す信号波形を用いて以
下に説明する。
【００１４】図２は本実施例のアナログスイッチ回路の
スイッチング動作の信号波形を示す図である。２系統の
アナログ信号波形（１），（２）は、入力として取り込
むバッファ回路１，２により、出力信号波形（３），
（４）となる。ここで、信号波形（１），（２）は、例
えば、ビデオ映像信号でペデスタル（黒レベル）クラン
プされているアナログ信号を用いる。また、信号波形
（３），（４）は、ＰＮＰトランジスタ（ここでＶBE電
圧を０．６５Ｖと設定）のエミッタフォロワ出力のた
め、ペデスタル（黒レベル）クランプ電圧レベルに０．
６５Ｖバイアス電圧を加えた波形になる。信号波形
（３），（４）は、バッファ回路１，２に用いたトラン
ジスタと同特性のＰＮＰトランジスタのダイオード回路
により、バッファ回路１，２のベース・エミッタ間バイ
アス電圧と同じ一定電圧レベル値（０．６５Ｖ）をスイ
ッチ回路３，４のバイアス電圧として扱い、スイッチ回
路のＯＮ／ＯＦＦに対応して、ペデスタル（黒レベル）
レベルを常に０．６５Ｖのバイアス電圧値に確保した信
号波形（５），（６）を出力する。スイッチ回路のトラ
ンジスタのＯＮ／ＯＦＦは、コントロール信号発生回路
６からＴＴＬレベル信号波形（７），（８）を発生さ
せ、２系統のスイッチ回路に各々反転のパルスを与え、
１系統のみの信号が出力されるようにスイッチを行う。
スイッチング動作の信号波形を示す図である。２系統の
アナログ信号波形（１），（２）は、入力として取り込
むバッファ回路１，２により、出力信号波形（３），
（４）となる。ここで、信号波形（１），（２）は、例
えば、ビデオ映像信号でペデスタル（黒レベル）クラン
プされているアナログ信号を用いる。また、信号波形
（３），（４）は、ＰＮＰトランジスタ（ここでＶBE電
圧を０．６５Ｖと設定）のエミッタフォロワ出力のた
め、ペデスタル（黒レベル）クランプ電圧レベルに０．
６５Ｖバイアス電圧を加えた波形になる。信号波形
（３），（４）は、バッファ回路１，２に用いたトラン
ジスタと同特性のＰＮＰトランジスタのダイオード回路
により、バッファ回路１，２のベース・エミッタ間バイ
アス電圧と同じ一定電圧レベル値（０．６５Ｖ）をスイ
ッチ回路３，４のバイアス電圧として扱い、スイッチ回
路のＯＮ／ＯＦＦに対応して、ペデスタル（黒レベル）
レベルを常に０．６５Ｖのバイアス電圧値に確保した信
号波形（５），（６）を出力する。スイッチ回路のトラ
ンジスタのＯＮ／ＯＦＦは、コントロール信号発生回路
６からＴＴＬレベル信号波形（７），（８）を発生さ
せ、２系統のスイッチ回路に各々反転のパルスを与え、
１系統のみの信号が出力されるようにスイッチを行う。
【００１５】そのため、信号波形（５），（６）に示す
ようにスイッチ回路３，４のスイッチＯＦＦ時では、常
にバッファ回路１，２の０．６５Ｖのバイアス電圧値が
出力されている。スイッチングされた２系統の信号波形
（７），（８）は、バッファ回路１，２に用いたＰＮＰ
トランジスタとコンプリメンタリ（相補対称）な特性を
持つＮＰＮトランジスタを用いたバッファ構成の加算回
路５により、黒レベルが変動しないアナログ信号加算の
信号波形（９）として出力される。本実施例では、２系
統のアナログ信号を入力としたが、上記回路構成を並べ
ることにより、３系統以上のスイッチングおよびアナロ
グ信号の加算が可能となる。
ようにスイッチ回路３，４のスイッチＯＦＦ時では、常
にバッファ回路１，２の０．６５Ｖのバイアス電圧値が
出力されている。スイッチングされた２系統の信号波形
（７），（８）は、バッファ回路１，２に用いたＰＮＰ
トランジスタとコンプリメンタリ（相補対称）な特性を
持つＮＰＮトランジスタを用いたバッファ構成の加算回
路５により、黒レベルが変動しないアナログ信号加算の
信号波形（９）として出力される。本実施例では、２系
統のアナログ信号を入力としたが、上記回路構成を並べ
ることにより、３系統以上のスイッチングおよびアナロ
グ信号の加算が可能となる。
【００１６】
【発明の効果】以上説明したように、本発明のアナログ
スイッチ回路は、ＰＮＰトランジスタのバッファ回路で
２系統のアナログ信号を入力として取り込み、スイッチ
回路にバッファ回路に用いたトランジスタと同特性のＰ
ＮＰトランジスタによる電圧設定ダイオード回路を備
え、スイッチングされた各系統のアナログ信号を加算回
路で合わせ、信号発生回路によりトランジスタのＯＮ／
ＯＦＦをコントロールすることにより、スイッチングさ
れた後のアナログ出力信号の基準電圧レベル（黒レベ
ル）が変動無く確保され、ＤＣ特性の精度を上げること
ができる。
スイッチ回路は、ＰＮＰトランジスタのバッファ回路で
２系統のアナログ信号を入力として取り込み、スイッチ
回路にバッファ回路に用いたトランジスタと同特性のＰ
ＮＰトランジスタによる電圧設定ダイオード回路を備
え、スイッチングされた各系統のアナログ信号を加算回
路で合わせ、信号発生回路によりトランジスタのＯＮ／
ＯＦＦをコントロールすることにより、スイッチングさ
れた後のアナログ出力信号の基準電圧レベル（黒レベ
ル）が変動無く確保され、ＤＣ特性の精度を上げること
ができる。
【図１】本発明の一実施例のアナログスイッチ回路の回
路図である。
路図である。
【図２】本実施例のアナログスイッチ回路のスイッチン
グ動作の信号波形を示す図である。
グ動作の信号波形を示す図である。
【図３】従来例のシャント型トランジスタスイッチ回路
の回路図である。
の回路図である。
【図４】従来例の一定バイアス電圧を備えたシャント型
スイッチ回路の回路図である。
スイッチ回路の回路図である。
１，２ バッファ回路 ３，４ スイッチ回路 ５ 加算回路 ６ 信号発生回路
Claims (1)
- 【請求項１】 ２系統以上のアナログ信号を入力として
取り込むバッファ回路と、前記バッファ回路に用いたト
ランジスタと同特性のトランジスタによる電圧設定ダイ
オード回路を備えたスイッチ回路と、前記スイッチ回路
でスイッチングされた各系統のアナログ信号を合わせる
加算回路とを有することを特徴とするアナログスイッチ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239465A JPH0690126A (ja) | 1992-09-08 | 1992-09-08 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239465A JPH0690126A (ja) | 1992-09-08 | 1992-09-08 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690126A true JPH0690126A (ja) | 1994-03-29 |
Family
ID=17045170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239465A Pending JPH0690126A (ja) | 1992-09-08 | 1992-09-08 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180272A (ja) * | 2004-12-22 | 2006-07-06 | Rohm Co Ltd | 入出力切換回路、それを搭載した半導体集積装置 |
| US7321530B2 (en) | 2003-04-25 | 2008-01-22 | Sharp Kabushiki Kaisha | Decoder circuit, and photo-detecting amplifier circuit and optical pickup including the decoder circuit for disk recording/reproducing apparatus |
-
1992
- 1992-09-08 JP JP4239465A patent/JPH0690126A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321530B2 (en) | 2003-04-25 | 2008-01-22 | Sharp Kabushiki Kaisha | Decoder circuit, and photo-detecting amplifier circuit and optical pickup including the decoder circuit for disk recording/reproducing apparatus |
| JP2006180272A (ja) * | 2004-12-22 | 2006-07-06 | Rohm Co Ltd | 入出力切換回路、それを搭載した半導体集積装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| US4581541A (en) | Switch device equipped with muting function | |
| GB1400544A (en) | Gating circuits | |
| JPH0690126A (ja) | アナログスイッチ回路 | |
| JPH042502Y2 (ja) | ||
| JPH0537325A (ja) | 半導体集積回路 | |
| JP3459445B2 (ja) | スイッチング回路 | |
| KR950005047B1 (ko) | 바이아스 스위칭회로 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JP2600401B2 (ja) | ダイオードスイッチ | |
| KR910004407Y1 (ko) | 음성 다중 모우드 제어회로 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JPH0638492Y2 (ja) | アナログスイッチ回路 | |
| KR910007418Y1 (ko) | Tv/vtr 절환회로 | |
| KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
| JPH06196978A (ja) | 直流再生回路 | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPH0294811A (ja) | レベル可変回路 | |
| JPH05328267A (ja) | 出力回路 | |
| JPH01191513A (ja) | 信号切換回路 | |
| JPH05110895A (ja) | ビデオ信号処理系の切換回路 | |
| JPH04287103A (ja) | 電流源回路 | |
| JPS6089108A (ja) | 電界効果型トランジスタ増幅装置 | |
| JPH0548433B2 (ja) | ||
| JPS60149212A (ja) | 出力切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981027 |