JPH0689976A

JPH0689976A - 半導体装置

Info

Publication number: JPH0689976A
Application number: JP4306790A
Authority: JP
Inventors: Yuichi Hasumi; 見裕一蓮; Takeshi Kurasawa; 澤健倉
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1992-07-22
Filing date: 1992-11-17
Publication date: 1994-03-29

Abstract

(57)【要約】【目的】ＭＯＳ型ＬＳＩのチップ内にプロセスの一部と
して作り込むことのできるソレノイド構造のインダクタ
および高インダクタンスを示すインダクタを有する半導
体装置ならびにインダクタンスの調整が可能な半導体装
置の提供。【構成】ＭＯＳ構造を持つ半導体装置において、半導体
装置内にソレノイド構造のインダクタが作り込まれてい
る半導体装置、および好ましくはこのソレノイド構造の
インダクタの内部に磁心として高透磁率材料を有し、よ
り好ましくは磁心が閉回路である半導体装置、ならびに
閉回路磁心を共有する２つのソレノイド構造の一方に磁
束制御部を接続する半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ソレノイドコイル構造
のインダクタが作り込まれたＭＯＳ構造を持つＬＳＩチ
ップなどの半導体装置に関する。

【０００２】

【従来の技術】インダクタンス部品、すなわちインダク
タは回路に遅延を持たせたり、回路のインピーダンスを
変えるために用いられる。

【０００３】ところで、従来、インダクタをＬＳＩチッ
プ内で実現した例はなく、ＬＳＩチップとは別にインダ
クタを作製し、同一パッケージに収めていた。すなわ
ち、ＬＳＩチップ内ではトランジスタを用いてキャパシ
タンスを得ることができるが、インダクタンスは得られ
ていない。

【０００４】例えば、一般に、マイクロ波帯の能動素子
は、その入出力インピーダンスが低く、回路に実装する
場合には、特に、高周波の電力トランジスタの場合に
は、トランジスタの容器の内部にＬＣ回路からなるイン
ピーダンス変成器を組み入れてトランジスタの容器の端
子から見たインピーダンスを高め、回路への実装をしや
すくしている。このためのＬＣ複合回路が特公昭５９−
１００６７号および特開昭５３−３８２７４号に開示さ
れている。

【０００５】

【発明が解決しようとする課題】ところで、ここに開示
されたＬＣ複合回路は、半導体基板上に形成されたＭＯ
Ｓ容量に近接して同一の半導体基板上にスパイラルイン
ダクタンスを形成した一つのチップとして得ることがで
きるものであるが、例えばこのＬＣ複合回路を高周波電
力トランジスタのインピーダンス変成器として使用する
場合、プロセスの一部として作り込まれるものでないた
めトランジスタとは別に作成する必要があるし、トラン
ジスタの容器内に実装する必要があった。また、ここに
開示されるＬＣ複合回路のスパイラルインダクタンス
は、半導体基板上に平面状に形成されるものであるた
め、高透磁率のコア材などを用いてインダクタンスを高
くすることができないため、高インダクタンス部品を得
ることができず、高インダクタンスが要求される場合に
は、外部回路で補足する必要があるなどの問題があっ
た。

【０００６】本発明の主目的は、上記従来技術の問題点
を解消し、ＭＯＳ型ＬＳＩのチップ内にプロセスの一部
として作り込むことのできるソレノイド構造のインダク
タを有する半導体装置を提供するにある。

【０００７】また、本発明の他の目的は、上記目的に加
え、高インダクタンスを示すインダクタを有する半導体
装置を提供するにある。

【０００８】また、本発明の他の目的は、上記目的に加
え、インダクタンスの補正および一時的な変化を生じさ
せ、所望の値に調整することのできるインダクタを有す
る半導体装置を提供するにある。

【０００９】

【課題を解決するための手段】上記主目的を達成するた
めに、本発明は、ＭＯＳ構造を持つ半導体装置におい
て、半導体装置内にソレノイド構造のインダクタが作り
込まれていることを特徴とする半導体装置を提供するも
のである。

【００１０】上記他の目的を達成するために、本発明
は、上記半導体装置であって、前記ソレノイド構造のイ
ンダクタは、さらにその内部に磁心として高透磁率材料
を有することを特徴とする半導体装置を提供するもので
ある。ここで、前記磁心が閉回路をなすのが好ましい。

【００１１】また、本発明は、上記半導体装置であっ
て、さらに、磁束制御部および前記閉回路磁心を共用す
る磁束制御用ソレノイドを有することを特徴とする半導
体装置を提供するものである。

【００１２】ここで、前記インダクタのソレノイド構造
および磁束制御用ソレノイドの少なくとも一方は、ＭＯ
Ｓ構造のゲート酸化膜上に形成された複数の細片状のゲ
ートと、これらのゲートをその一端部と次のゲートの他
端部とを順次接続する複数のメタル配線材料とから構成
されるのが好ましい。

【００１３】

【発明の作用】本発明の半導体装置では、ＭＯＳ型ＬＳ
Ｉの製造工程（プロセス）の一部として、ＬＳＩチップ
内にソレノイド構造のインダクタ（コイル）が作り込ま
れている。従って、ＬＳＩチップ内でインダクタンスを
得ることができ、容量と合わせて遅延回路や同調回路な
どを外部回路を用いずにチップ内で容易かつ安価に構成
することができる。従って、このようにして製造された
回路は、製造プロセスの一部として作り込まれたもので
あるので回路構成を簡単かつ低コストにすることができ
る。

【００１４】また、本発明の半導体装置は、プロセスの
一部として作り込まれたソレノイド構造のインダクタ
（コイル）の中心に高透磁率材料のコア（磁心）を有し
ており、ＬＳＩチップ内に作り込まれたものであるにも
かかわらず、高インダクタンス（誘導係数）を達成でき
る。従って、高インピーダンスを実現するのに外部回路
を用いる必要がない。さらに、本発明の他の態様の半導
体装置では、コアが閉回路となっており、有限長のソレ
ノイド構造のコイルのようにその両端から磁力線が現わ
れることがないので、データの消去や変化または遅延等
が生じることがなく、ＬＳＩチップ内のトランジスタに
悪影響を与える恐れがない。

【００１５】さらにまた、本発明の他の態様の半導体装
置では、ソレノイド構造のインダクタの閉回路コアを共
有するもう１つのソレノイドを構成し、この磁束制御用
ソレノイドに磁束制御部、例えば電流制御回路を設け、
この磁束制御用ソレノイドに流す電流を制御してコア中
の磁束を変化させることによりソレノイド構造のインダ
クタのインダクタンスを所望の値に制御することができ
る。

【００１６】

【実施例】本発明に係る半導体装置を添付の図面に示す
好適実施例に基づいて詳細に説明する。図１は、本発明
に係る半導体装置の一実施例の概念的平面図である。

【００１７】同図に示すように半導体装置１０は、半導
体基板１２上に形成され、アレイ状に配置された短冊状
の多数のポリシリコンゲート１４と、このポリシリコン
ゲート１４上に絶縁膜を介してアレイと交差するように
形成された磁心（コア）１６と、このコア１６を包み込
むように絶縁膜を介して、前後のポリシリコンゲート１
４の一端部と他端部とを順次接続する多数のメタル配線
１８とからなる。こうして、多数のポリシリコンゲート
１４とこれを順次接続するメタル配線１８とによってソ
レノイド構造のコイル２０が形成される。

【００１８】ここで、ソレノイドコイル２０を構成する
ポリシリコンゲート１４は、ポリシリコン（多結晶シリ
コン）が用いられているが、本発明はこれに限定され
ず、従来ＬＳＩのゲート電極配線材料やメタル配線材料
として用いられるものであればどのうようなものを用い
てもよい。例えば、ゲート電極配線材料としては代表的
にポリシリコンの他、Ｍｏ、Ｗなどの高融点金属、Ｍｏ
Ｓｉ₂、ＷＳｉ₂、ＴａＳｉ₂、ＴｉＳｉ₂などのシリ
サイドなどを挙げることができる。メタル配線材料とし
ては、例えば、代表的にアルミニウム（Ａｌ）およびＡ
ｌ合金、銅（Ｃｕ）などの低抵抗材を挙げることができ
る。これらの配線材料を単独あるいは積層して用いても
よい。例えば、ポリサイドゲートのようにポリシリコン
の下地上にシリサイドを積層してゲート電極を構成して
もよい。また、これらの配線材料の他、金線、Ａｌ線な
どのボンディング線材料などを用いてもよい。これらの
材料のうち、半導体製造プロセスでの製造の容易性を考
慮すると、特に、プロセスの追加や変更を生じさせず、
蒸着、ＣＶＤ、スパッタなどの薄膜形成技術が適用可能
なものが好ましい。

【００１９】本発明に用いられるソレノイドコイル２０
を構成するメタル配線１８は、ＬＳＩなどの半導体装置
に用いられるメタル配線材料であればどのようなものを
用いてもよいし、半導体装置実装の際に用いられるボン
ディング線材料を用いてもよい。ここでメタル配線材料
としては、例えば、代表的にＡｌ、Ａｌ合金、Ｃｕなど
を挙げることができる。また、ボンディング線材料とし
ては、例えば、金、白金、Ａｌ、Ａｌ合金、Ｃｕなどを
挙げることができる。また、これらのメタル配線材料、
ボンディング線材料の他ゲート電極配線材料を用いても
よい。さらに、上述のゲート電極材料、メタル配線材料
およびボンディング線材料を積層もしくは接続して用い
てもよい。これらの材料のうち、半導体製造プロセスで
の製造の容易性を考慮すると、特に、プロセスで行われ
るメタライゼーションプロセスが適用可能なものが好ま
しい。特に、プロセスの変更、追加を伴わないメタライ
ゼーションプロセスで形成可能なものが好ましい。

【００２０】本発明のコア１６を構成する材料として
は、従来用いられるコア材料であれば、どのようなもの
を用いてもよいが、高透磁率材料が好ましい。高透磁率
材料としては、例えば、代表的にけい素鋼、パーマロ
イ、フェライト材料、アモルファス高透磁率材料などを
挙げることができる。これらの材料のうち、半導体製造
プロセスに適用が容易なアモルファス金属が好ましく、
Ｆｅ−（Ｂ，Ｓｉ）系アモルファス合金、Ｃｏ−（Ｆ
ｅ，Ｎｉ）系アモルファス合金、Ｃｏ−（Ｎｂ，Ｚｒ，
Ｔｉ）系アモルファス合金などのスパッタリング蒸着膜
などが好ましい。本発明において、コア１６は、必ずし
も必須ではないが、高インダクタンスを得るためには、
コア１６を有しているほうが好ましい。

【００２１】これらのソレノイドコイル２０とコア１６
との間を埋めている絶縁膜としては、ＳＯＧ膜、ＰＳＧ
膜、ＳｉＮ膜などを用いることができる。

【００２２】次に、このようなコア入りソレノイド構造
のコイル２０の製造方法の一例を図２に示す実施例に基
づいて説明する。

【００２３】まず、例えばＰ型Ｓｉ基板１２に従来のＬ
ＯＣＯＳ法を用いて素子分離のための二酸化シリコン２
２を選択的に成長させて、ＬＯＣＯＳ酸化膜２２を形成
した後、素子領域にＳＯＧ膜などの薄いゲート酸化膜２
４を成長させる。引き続き、低抵抗のポリシリコンゲー
ト１４を成長させる。次に必要に応じて、シリコン窒化
膜（図示せず）を被着する。

【００２４】次に、ポリシリコンゲート１４が素子領域
に短冊状のゲート電極１４として形成されるようにレジ
スト（図示せず）をパターニングする。この後、このレ
ジストをマスクとしてドライエッチング法により、例え
ば反応ガスとしてＣｌ₂＋Ｏ ₂を用い圧力１００ｍＴｏ
ｒｒ、ＲＦパワー１００Ｗの条件で反応性ドライエッチ
ング装置を用いて、ポリシリコンゲート１４をエッチン
グしてウェハ上に多数の短冊状のポリシリコンゲート１
４を形成する。

【００２５】この後、レジストをＯ₂プラズマを用いる
アッシングにより除去した後に、セルフアラインでリン
を１×１０¹³ｉｏｎｓ／ｃｍ²、加速エネルギー１００
ＫｅＶの条件で注入し、高抵抗のｎ^-型拡散層２６を形
成する。

【００２６】次に、層間絶縁膜２８として、二酸化シリ
コン膜やＣＶＤ−ＰＳＧ膜などを成長させて平坦化した
後に、コア材となるＣｏ−（Ｆｅ，Ｎｉ）系アモルファ
ス合金をスパッタリングによって蒸着し、パターニング
してエッチングすることにより、アレイ状に配列された
多数の短冊状のポリシリコンゲート１４上に、これらと
交差するようにコア１６を形成する。この後、このコア
１６を埋めるように二酸化シリコン膜やＣＶＤ−ＰＳＧ
膜などを成長させて平坦化し層間絶縁膜３０を形成す
る。

【００２７】この後、異方性エッチングによって、多数
の短冊状ポリシリコンゲート１４の両端部にコンタクト
ホールを形成し、Ａｌ（アルミニウム）電極形成法など
のメタライゼーション法によってコンタクトホールを埋
め、ポリシリコンゲート１４の一端部が次のポリシリコ
ンゲート１４の他端部に順次接続されるように層間絶縁
膜３０上にも例えば蒸着アルミニウムなどで多数のＡｌ
配線１８を形成する。

【００２８】こうして、ＭＯＳ型ＬＳＩチップの製造プ
ロセスの一部として、ＭＯＳ型ＬＳＩチップ内にソレノ
イド構造のコイル２０を作り込むことができる。上述の
方法では、ＭＯＳ型ＬＳＩの製造プロセスにコア１６を
作り込む工程を付加するだけで、ＭＯＳ型ＬＳＩチップ
製造時に、チップ内にソレノイド構造のコイル２０を作
り込むことができる。

【００２９】本発明の半導体装置の最も特徴とするコイ
ル２０を製造する方法は、上述の例に限定されず、ＭＯ
Ｓ型ＬＳＩ製造プロセスの一部としてコイル２０を作り
込むことができればどのような方法でもよい。例えば、
コア１６の形成をマスキングしてスパッタすることによ
り直接形成してもよい。

【００３０】さらに、図３および図４に示すように、Ｓ
ｉ基板１２上に、プロセス時のアルミ配線材またはボン
ディングワイヤ（線）を用いてポリシリコンゲート１４
の代わりに所定長の線状底部コイル材１８ａを多数アレ
イ状に配列するように形成し、次に絶縁膜２８を形成し
て平坦化し、その上にコア１６を形成し、さらに絶縁膜
２８を積層して平坦化し、コイル材１８ａに両端部にコ
ンタクトホールを穿設し、アルミ配線材やボンディング
線などによってコイル材１８ａと接続するコイル材１８
ｂ，１８ｂを形成し、これらの側部コイル１８ｂ，１８
ｂをコイル材１８ａの一端部と次のコイル材１８ａの他
端部とを順次接続するようにアルミ配線材またはボンデ
ィングワイヤを用いて接続することで、本発明のソレノ
イド構造のコイル２０を有する半導体装置を製造しても
よい。

【００３１】次に、図１に示すポリシリコンゲート１４
の形状は短冊状であるが、本発明では特に制限的ではな
く、メタル配線１８と組み合わせてソレノイドコイル２
０を構成できれば、どのような形状でもよく、例えば線
状であってもよい。これら多数のポリシリコンゲート１
４の配置も特に制限的ではなく、アレイ状に並んでいれ
ば傾斜した状態で並列にならんでいればよい。これらの
多数のポリシリコンゲート１４は平行に並んでいるのが
よいが、とくに制限的ではない。特に、ＭＯＳ型ＬＳＩ
の製造プロセスにおいて、未使用のゲートを用いればさ
らに効率的である。もちろん、上述したようにＡｌ配線
やボンディング線などのメタル配線材１８ａを直接Ｓｉ
基板１２にアレイ状に配列してもよい。

【００３２】このように多数のポリシリコンゲート１４
をポリシリコンゲート１４の一端部と次のポリシリコン
ゲート１４の他端部とをメタル配線１８によって接続す
ることにより、ソレノイド構造のコイル２０を構成する
が、用いられるメタル配線１８は、図１および図２に示
すように蒸着法やスパッタ法によって形成したものであ
ってもよいし、図３および図４に示すように予めメタル
配線材化されたＡｌ配線１８ａ，１８ｂ，１８ｃを順次
接続するものであってもよいし、Ａｌ配線１８ａ，１８
ｂおよび１８ｃのうち一部、例えばＡｌ配線１８ａおよ
び１８ｃは線材を用い、残り、例えばＡｌ配線１８ｂは
蒸着法またはスパッタ法などにより形成するようにして
もよい。こうして得られたソレノイドコイル２０の両端
にはリード線３２，３２が接続される。

【００３３】また、誘導係数（インダクタンス）を向上
させるためのコア１６として用いられる高透磁率材料の
断面形状も特に制限的ではないが、円柱状が好ましい。

【００３４】また、上述の例ではＳｉ基板としてＰ型Ｓ
ｉ基板を用い、ＰチャンネルＭＯＳ型ＬＳＩにインダク
タ（コイル）を作り込むものであるが、ｎ型Ｓｉ基板を
用いて、ｎチャンネルＭＯＳ型ＬＳＩにソレノイド構造
のインダクタ（コイル）を作り込むものであってもよ
い。

【００３５】また、図５に示すように、ソレノイド構造
のコイル２０が有限長であると、その両端から磁力線３
６が現われる。このため、コイル２０を設ける環境や動
作条件等によってはＬＳＩチップ内のトランジスタに悪
影響を与える恐れがあり、トランジスタ内に保持されて
いたデータが消去されたり、変化したり、回路の動作に
遅延が生じるなどの影響が考えられる。このような場合
には、図６に示す半導体装置３８のようにコア（磁心）
となる高透磁率材料を閉回路３４とすることにより、磁
束が外に出ることおよびソレノイドコイル２０の外部に
磁界が現われるのを防ぐことができる。

【００３６】ここで、閉回路コア３４の形状は、作り易
さの点からは図示例のように矩形（長方形、正方形）な
どがよいが、本発明はこれに限定されるわけではなく、
磁束のもれを防ぐ効果の点からは円形に近いほうが好ま
しく、完全な円形が最も効果が大きく最も好ましい。し
かしながら、円形のコアは作り込むのが難しく、素子と
しての面積効率も悪くなることから、作り易さと効果と
のバランスから矩形の４角を丸めて、この４角を例えば
小半径の４分円とすることもできる。また、閉回路コア
３４の大きさも特に制限的ではなく、必要なインダクタ
ンスや許容面積に応じて適宜選択すればよい。

【００３７】なお、図６に示すようにソレノイドコイル
２０は、閉回路コア３４の一部に形成されていてもよい
が、閉回路コア３４の全周に亘って形成されるものであ
ってもよい。もちろん、ソレノイドコイル２０は、閉回
路コア３４の全周に亘って形成する方が高インダクタン
スが得られるが、必要なインダクタンスに応じてコイル
２０の巻き数や形成する長さなどを適宜選択すればよ
い。

【００３８】また、このように閉回路コア３４を用いる
ことで、磁束のもれや磁界の発生を防止または大幅に低
減することにより、閉回路コア３４の内部にも容量、ト
ランジスタなどの素子を作り込み、素子の面積効率を上
げ、ＬＳＩチップの集積度を向上させることも可能であ
る。

【００３９】また、上述した半導体装置のソレノイドコ
イルはＬＳＩチップ内に作り込むことができるが、巻数
およびコア材料などが一定であるため、そのインダクタ
ンスは一定の固定値であり、そのインダクタンスを一時
的に変化させたり、目的とする値に調整することができ
ない。このため、図７に示す半導体装置４４において
は、閉回路コア３４にポリシリコンゲート１４とＡｌ配
線１８とによって形成されるソレノイドコイル２０に加
え、同じ閉回路コア３４の他の一部に同様にポリシリコ
ンゲート１４とＡｌ配線１８とによって形成される磁束
制御用ソレノイドコイル４０を形成し、その両端のリー
ド線３２を磁束を制御するための電流制御回路４２に接
続するものであってもよい。

【００４０】図７に示す半導体装置４４においては、電
流制御回路４２により磁束制御用ソレノイドコイル４０
に電流を流し、閉回路コア３４内部の磁束を変化させる
ことにより、インダクタ用ソレノイドコイル２０におけ
るインダクタンスを変化させることができ、ソレノイド
コイル４０に流す電流を電流制御回路４２により制御し
て目的とする所望のインダクタンスを得ることができ
る。なお、電流制御回路４２を有する磁束制御部によっ
て長時間連続してインダクタのソレノイドコイル２０の
インダクタンスの変化を行うと、電流制御回路４２によ
って磁束制御用ソレノイドコイル４０に電流を流し続け
ることになるので、電力消費が大きくなる。このため、
電流制御回路４２によってソレノイドコイル２０のイン
ダクタンスの変化は短時間断続して行うように制御を行
うのが好ましい。

【００４１】以下に、本発明を具体的実施例に基づいて
具体的に説明する。コア材に最大透磁率７０，０００で
あるＦｅ−Ｎｉ合金を用い、総面積約１０ｃｍ²のチッ
プ上に図７に示すようなコア断面１０μｍ×１０μｍ、
コア長さは１０ｃｍのチップを一周する閉回路コア３４
をもつ２個の巻き数１４００のソレノイドコイル２０お
よび４０をポリシリコンゲート１４とＡｌ配線１８とに
よって形成して、ソレノイド構造のインダクタをチップ
上に作り込んだ。一方のソレノイドコイル４０に電流制
御回路４２を接続し、磁束制御用として用いることので
きる本発明の半導体装置を製作した。一方のソレノイド
コイル４０に流す電流を電流制御回路４２によって０〜
２０ｍＡに制御できるようにし、８ｍＡの電流が流れて
いる他方のソレノイドコイルインダクタ２０のインダク
タンス値を求めた結果、１００〜３００〔Ｈ〕の変化が
得られた。ここで、使用した透磁率μは１０，０００で
あり、漏れ磁束は５０％であった。なお、ソレノイドコ
イルインダクタ２０の一つでのインダクタンス値は、電
流値Ｉが８ｍＡの場合、約２００〔Ｈ〕であった。

【００４２】

【発明の効果】以上、詳述したように、本発明によれ
ば、ＭＯＳ型ＬＳＩの製造工程（プロセス）の一部とし
て、ＬＳＩチップ内にソレノイド構造のインダクタ（コ
イル）を作り込むことができるので、ＬＳＩチップ内で
容易かつ低コストでインダクタンスを得ることができ、
容量と合わせて遅延回路やインピーダンス変成回路など
を外部回路を用いずにチップ内で構成することができ
る。従って、このようにして製造された回路は、製造プ
ロセスの一部として作り込まれたものであるので回路構
成を簡単かつ低コストにすることができる。

【００４３】また、本発明によれば、上記効果に加え、
インダクタ（コイル）の構造がソレノイド構造で、その
中心に高透磁率材からなるコア（磁心）を入れることが
できるので、高インダクタンス（誘導係数）を得ること
ができる。従って、チップ内に作り込まれた容量と組み
合わせることによって高インピーダンスを実現すること
もできる。

【００４４】また、本発明によれば、ソレノイド構造の
インダクタ（コイル）のコアを閉回路形状に構成するこ
とにより、上記各効果に加え、磁束をコア内に閉じ込
め、外部への放出を防ぐことができる。また、コアを閉
回路形状、特に円型にすることによりソレノイド構造の
コイル外の磁界を低減し、ＬＳＩチップ内のトランジス
タへの磁界への影響を抑えることができる。

【００４５】さらに、本発明によれば、上記効果に加
え、閉回路コアを共有する磁束制御用ソレノイドコイル
に流す電流を磁束制御部に設けられた電流制御回路によ
りコア内の磁束を変化させ、インダクタのソレノイドコ
イルのインダクタンスを制御することができるので、イ
ンダクタンスを所望の値に調整することができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の一実施例の上面概
念図である。

【図２】本発明に係る半導体装置の別の実施例の断面
模式図である。

【図３】本発明に係る半導体装置の別の実施例の上面
模式図である。

【図４】本発明に係る半導体装置の別の実施例の断面
模式図である。

【図５】本発明の半導体装置の作用の一例を示す上面
概念図である。

【図６】本発明の半導体装置の別の実施例の上面模式
図である。

【図７】本発明の半導体装置の別の実施例の上面模式
図である。

【符号の説明】

１０，３８，４４半導体装置１２Ｓｉ基板１４ポリシリコンゲート１６コア１８メタル配線１８ａ，１８ｂ，１８ｃＡｌ配線２０ソレノイド（構造）コイル２２ＬＯＣＯＳ酸化膜２４ゲート酸化膜２６拡散層２８，３０（層間）絶縁膜３２リード線３４閉回路コア３６磁力線４０磁束制御用ソレノイドコイル４２電流制御回路

Claims

【特許請求の範囲】

【請求項１】ＭＯＳ構造を持つ半導体装置において、半
導体装置内にソレノイド構造のインダクタが作り込まれ
ていることを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置であって、前
記ソレノイド構造のインダクタは、さらにその内部に磁
心として高透磁率材料を有することを特徴とする半導体
装置。
【請求項３】前記磁心が閉回路をなす請求項２に記載の
半導体装置。
【請求項４】請求項３に記載の半導体装置であって、さ
らに、磁束制御部および前記閉回路磁心を共用する磁束
制御用ソレノイドを有することを特徴とする半導体装
置。
【請求項５】前記磁束制御用ソレノイドは、ＭＯＳ構造
のゲート酸化膜上に形成された複数の細片状のゲート
と、これらのゲートをその一端部と次のゲートの他端部
とを順次接続する複数のメタル配線材料とから構成され
る請求項４に記載の半導体装置。
【請求項６】前記インダクタのソレノイド構造は、ＭＯ
Ｓ構造のゲート酸化膜上に形成された複数の細片状のゲ
ートと、これらのゲートをその一端部と次のゲートの他
端部とを順次接続する複数のメタル配線材料とから構成
される請求項１ないし５のいずれかに記載の半導体装
置。